JPH0877384A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH0877384A
JPH0877384A JP6207100A JP20710094A JPH0877384A JP H0877384 A JPH0877384 A JP H0877384A JP 6207100 A JP6207100 A JP 6207100A JP 20710094 A JP20710094 A JP 20710094A JP H0877384 A JPH0877384 A JP H0877384A
Authority
JP
Japan
Prior art keywords
color
data
ram
coefficient data
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6207100A
Other languages
English (en)
Inventor
Seiichi Kajiwara
誠一 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sega Corp
Original Assignee
Sega Enterprises Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sega Enterprises Ltd filed Critical Sega Enterprises Ltd
Priority to JP6207100A priority Critical patent/JPH0877384A/ja
Publication of JPH0877384A publication Critical patent/JPH0877384A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 カラーRAMに係数データを格納することに
よって、VRAMから表示しようとする画像データを読
み出しながら、カラーRAMから係数データを読み出す
ことができ、これによりVRAMの設置数を削減して構
成の簡略化および製造コストの低減を図る。 【構成】 画像データを格納するVRAM24と、画像
データに対し座標変換処理を実行する座標変換処理部2
6と、座標変換処理を実行する際に用いる係数データ
を、座標変換処理部26に与える係数テーブルコントロ
ールレジスタ27と、カラーデータのみを格納するカラ
ーデータモードと係数データを一部に格納する係数デー
タモードとを有するカラーRAM25と、カラーデータ
モードおよび係数データモードのいずれか一方を指定す
るRAMコントロールレジスタ29とが設けられてい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ビデオRAMに格納さ
れた画像データを読み込み、この画像データに対し所定
の係数データを用いて座標変換処理を実行し、画面の表
示を制御する画像処理装置に係り、特に、カラーデータ
が格納されたカラーRAMを備え、このカラーRAM
に、前記係数データを格納してビデオRAMの有効利用
を図る画像処理装置に関するものである。
【0002】
【従来の技術】
[従来の画面処理装置の構成]ビデオゲーム機やパーソ
ナルコンピュータなど、ディスプレイ装置に接続して画
像処理を行う電子情報機器には、画像処理装置が組み込
まれている。画像処理装置の従来例としては、いわゆる
キャクラタを描画するスプライト画面と、背景を描画す
るスクロール画面という2種類の画面を生成しておき、
これらの画面を合成して画面の表示を制御するものが知
られている。このような画像処理装置のモデル図を、図
3に示す。20はスプライト画面の表示を制御するスプ
ライトエンジン、21はスクロール画面の表示を制御す
るスクロールエンジンである。
【0003】スプライトエンジン20には、スプライト
画面の元絵となる画像データが格納されるVRAM22
と、スプライト画面の画像データを展開するフレームバ
ッファ23が接続されている。またスクロールエンジン
21にはスクロール画面の元絵となる画像データが格納
されるVRAM24と、カラーデータが格納されたカラ
ーRAM25とが接続されている。
【0004】[プライオリティ機能]上記画像処理装置
は、スプライト画面とスクロール画面とを合成して1つ
の表示画面を表示するためのものであるが、2つの画面
を合成するとき、スプライト画面とスクロール画面とは
互いに重なり合うことになる。そのため、あらかじめ各
画面の優先順位を決めておき、手前側の画面だけを表示
するようになっている。この優先順位を決める働きをプ
ライオリティ機能と呼んでいる。また、重なり合う画面
の組合わせとしてはスプライト画面とスクロール画面だ
けではなく、複数のスクロール画面同士が重なり合う場
合もある。この場合にもプライオリティ機能が働き、あ
らかじめ決められた各画面の優先順位にしたがって表示
画面を生成する。なお、スプライト画面同士の重なり
は、スプライトエンジン20がフレームバッファ23に
スプライト画面を書き込むときの順番で決められる。
【0005】[画面表示制御]スプライトエンジン20
およびスクロールエンジン21は、VRAM22,24
から読み込んだスプライト画面およびスクロール画面の
画像データに対し、拡大、縮小、平行移動や回転といっ
た座標変換処理を行う。例えばフライトシュミレーショ
ンゲームでは、スクロール画面として空を描いたものや
地面を描いたものを設定し、スプライト画面として飛行
機を描いたものを設定している。このようなフライトシ
ュミレーションゲームにおいて、ゲームプレーヤの操作
またはゲームの進行に合わせて、飛行機の画像データ
(スプライト画面)や、空および地面を示す画像データ
(スクロール画面)が、拡大、縮小、平行移動や回転を
行うことができる。これにより飛行機が空中を自在に飛
び回っている表示画面を生成することができる。
【0006】[スクロール画面の表示形式]スクロール
画面の表示形式には、セル形式とビットマップ形式があ
る。セル形式により表示されるスクロール画面は、キャ
ラクタパターンデータとパターンネームデータとから生
成される。キャラクタパターンデータは、縦横8ドット
の絵のパターンである「セル」を、横1×縦1または横
2×縦2に並べて構成されるデータである。パターンネ
ームデータは、キャラクタパターンが格納されているV
RAMの先頭アドレスやその他の制御情報をキャラクタ
パターンごとに指定するデータである。これらキャラク
タパターンデータおよびパターンネームデータは共にス
クロール用VRAMに格納される。一方、ビットマップ
形式により表示されるスクロール画面は、表示画面の各
ドットに対応したビットマップパターンデータから生成
される。ビットマップパターンデータも前記のデータと
同様、VRAMに格納される。
【0007】[座標変換処理を行う際に用いるデータ]
スクロール画面が上記のような座標変換処理を行う場
合、回転パラメータや係数データなど座標変換処理用の
データが用いられる。例えば、スクロール画面が3次元
回転座標演算処理を行う場合、透視変換係数といった係
数データが必要である。ここでいう透視変換係数とは、
拡大縮小係数のことであり、スクリーン画面(実際には
画像を表示するTV画面)の水平方向(横方向)をX
軸、垂直方向(縦方向)をY軸、これらX軸およびY軸
に対し垂直な方向をZ軸とするとき、X軸回転ではスク
リーン画面の垂直方向でのみ変化して水平方向では一定
となり、Y軸回転ではスクリーン画面の水平方向でのみ
変化して垂直方向では一定となり、Z軸回転においては
常に一定になる。
【0008】このような係数データは通常、スクロール
エンジン21に接続されるVRAM24上にテーブルと
して格納されており、スクロールエンジン21は必要に
応じてVRAM24から所定のデータを読み込むように
なっている。
【0009】
【発明が解決しようとする課題】ところで、スクロール
画面が「X軸回転」、「Z軸回転」および「X軸+Z軸
回転」を行う場合、スクロールエンジン21はVRAM
24のテーブルから係数データをラインごとに読み込む
ことができる。これに対して、スクロール画面が「Y軸
回転」や「Y軸+その他の軸の回転」を行う場合は、ス
クロールエンジン21はVRAM24のテーブルから係
数データをドットごとに読み込む。後者の場合、スクロ
ール画面の回転と合わせながら前記係数データを読み出
すことが要求される。すなわち、スクロールエンジン2
1はスクロール画面用の画像データと係数データとを常
にアクセスしなくてはならない。したがって、係数デー
タを格納するVRAMと、スクロール画面用の画像デー
タを格納するVRAM24とは、独立して設けなくては
ならない。
【0010】以上のように、表示しようとする画像デー
タを読み出すと同時に、座標変換処理を実行する際に用
いる係数データを読み出す必要がある場合、画像データ
を格納したVRAMとは別に、係数データ格納用のVR
AMを設けなくてはならなかった。そのため、従来では
複数のVRAMを設けていたが、VRAMは通常、大容
量であり、その設置数が多くなると、構成が複雑化する
ばかりでなく、製造コストが高騰するという不具合が生
じた。また、回転によっては係数データ量が256〜5
12ワードといった少量のデータ量で十分な場合がある
が、これだけのデータ量のために大容量のVRAMを係
数データ専用RAMとするのは、無駄が大きいという問
題がある。
【0011】本発明は、上記の課題を解消するために提
案されたものであり、その第1の目的は、カラーRAM
に係数データを格納することによって、VRAMから表
示しようとする画像データを読み込みながら、カラーR
AMから係数データを読み込むことができ、これにより
VRAMの設置数を削減して構成の簡略化および製造コ
ストの低減を図ることにある。
【0012】さらに詳しく本発明の目的を述べる。但
し、以下に説明する各目的は、ほぼ請求項に対応してい
るものの、各請求項の発明はそれぞれに限られたもので
はなく、以下に記載する1乃至複数の目的を達成するた
めに為されたものである。
【0013】本発明の第2の目的は、スプライト画面お
よびスクロール画面を生成する画像処理装置において、
カラーRAMが係数データを格納することにより、VR
AMの設置数を増やすことなく、VRAMから表示しよ
うとする画像データを読み出しながらカラーRAMから
係数データを読み出すことができる画像処理装置を提供
することである。本発明の第3の目的は、カラーデータ
と係数データの両方を1つのカラーRAMに格納するこ
とができる画像処理装置を提供することである。本発明
の第4の目的は、VRAMのバンク分割および該バンク
の使用目的を指定できるカラーRAM制御手段を備えた
画像処理装置を提供することである。本発明の第5の目
的は、係数データが少量で十分な場合に、大容量のVR
AMを用いるのではなく、小容量のカラーRAMを使用
することによって、無駄のない画像処理装置を提供する
ことである。
【0014】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項1の発明は、画像データを格納するVRA
Mと、前記画像データに対し座標変換処理を実行する座
標変換処理部と、前記座標変換処理を実行する際に用い
る係数データを、前記座標変換処理部に与える係数デー
タ制御部と、カラーデータのみを格納するカラーデータ
モードと、前記係数データを一部または全部に格納する
係数データモードとを有するカラーRAMと、前記カラ
ーデータモードおよび前記係数データモードのいずれか
一方を指定するカラーRAM制御手段とが設けられ、前
記係数データ制御部は、前記カラーRAMが前記カラー
RAM制御手段の指定によって前記係数データモードを
とるとき、このカラーRAMから前記係数データを読み
込むように構成されることを特徴とする。
【0015】請求項2の発明は、キャラクタを描画する
スプライト画面の生成を制御するスプライト画面制御部
と、前記スプライト画面制御部に接続され、前記スプラ
イト画面を生成するための画像データが格納されるスプ
ライト用VRAMと、前記スプライト画面を展開するた
めのフレームバッファと、背景画を描画するスクロール
画面の生成を制御するスクロール画面制御部と、前記ス
クロール画面制御部に接続され、前記スクロール画面を
生成するための画像データが格納されるスクロール用ビ
デオRAMとを備えた画像処理装置において、前記スク
ロール画面制御部には、前記画像データに対し座標変換
処理を実行する座標変換処理部と、前記座標変換処理を
実行する際に用いる係数データを、前記座標変換処理部
に与える係数データ制御部と、カラーデータのみを格納
するカラーデータモードと前記係数データを一部または
全部に格納する係数データモードとを有するカラーRA
Mとが含まれ、前記カラーRAMには前記カラーデータ
モードおよび前記係数データモードのいずれか一方を指
定するカラーRAM制御手段が設けられ、前記係数デー
タ制御部は前記カラーRAMが前記カラーRAM制御手
段の指定によって前記係数データモードをとるとき、こ
のカラーRAMから前記係数データを読み込むように構
成されることを特徴とする。
【0016】請求項3の発明は、前記カラーRAMが前
半アドレスと後半アドレスとに分割され、そのうちの一
方に前記カラーデータが格納され、他方に前記係数デー
タが格納されることを特徴とする。
【0017】請求項4の発明は、前記VRAMは複数の
バンクに分割可能に構成され、前記カラーRAM制御手
段は、当該VRAMのバンク分割および該バンクの使用
目的を指定するように構成されることを特徴とする。
【0018】請求項5の発明は、前記座標変換処理部は
スクロール画面のX軸またはY軸を回転軸として回転演
算し、さらに画面軸で回転演算するように構成されるこ
とを特徴とする。
【0019】
【作用】以上のような構成を有する請求項1の発明で
は、カラーRAM制御手段がカラーRAMを係数データ
モードに指定すると、カラーRAMは座標変換処理を実
行する際に用いる係数データを格納する。そして、係数
データ制御部はカラーRAMから係数データを読み込
み、これを座標演算処理部に与える。座標演算処理部
は、係数データを使用して座標変換処理を実行し、その
結果導かれた座標値に基づいて、画像データをVRAM
から読み込む。
【0020】このように請求項1の画像処理装置におい
ては、係数データを格納するメモリとして、VRAMと
は物理的に独立したカラーRAMを使用しているので、
座標演算処理部は2つのRAMに対し同時にアクセスす
ることが可能になり、表示しようとする画像データをV
RAMから読み出しながら、係数データをカラーRAM
から読み出すことができる。
【0021】請求項2の発明では、スクロール画面の表
示を制御するスクロール画面制御部において、上記請求
項1の発明と同様の作用をとることができる。
【0022】請求項3の発明では、カラーRAMを前半
アドレスと後半アドレスとに2分割することにより、カ
ラーRAMがカラーデータおよび係数データを確実に格
納することができる。
【0023】請求項4の発明においては、カラーRAM
制御手段によりVRAMのバンク分割、および、どのバ
ンクを係数データの専用RAMとするか、しないかとい
った使用目的を指定することができる。
【0024】請求項5の発明では、座標変換処理部がス
クロール画面のX軸またはY軸を回転軸として回転演算
する場合、係数データは水平方向または垂直方向に一定
となり、必要なデータ容量は少なくて済む。したがっ
て、係数データを格納しておくRAMとして、大容量の
VRAMを用いるのではなく、小容量のカラーRAMで
十分である。
【0025】
【実施例】以下、本発明の一実施例の構成を図面を参照
しつつ具体的に説明する。本実施例は、本発明の画像処
理装置を採用したビデオゲーム機である。
【0026】(1)実施例の構成 [ゲーム機本体10の全体構成]まず、ビデオゲーム機
の本体10について図1のブロック図を用いて説明す
る。ゲーム機本体10にはプレーヤがゲームを操作する
ための入力デバイスであるコントロールパッド34が、
I/OコントローラとなるSMPC(System Manager &
Peripheral Control/システムマネージャ) 33を介し
て接続されている。このSMPC33は、ゲーム機10
全体のリセット管理や、コントロールパッド34等の外
部機器とのインターフェース制御を行う。またゲーム機
本体10にはカートリッジ35が着脱自在に装着され
る。このカートリッジ35には半導体メモリ(マスクR
OM)に書き込まれたゲームプログラムが格納される。
なお、ゲームプログラムは、ゲーム機本体10にCD−
ROMドライブ(図示せず)を装備することにより、カ
ートリッジ35にではなく、CD−ROMに組み込まれ
た形態で供給することも可能である。
【0027】14はゲーム機本体10内に設けられるバ
スであり、ここにCPU15,RAM16,ROM1
7,バスコントローラ18,サウンドプロセッサ36が
接続されている。このうち、CPU15は、カートリッ
ジ35内のゲームプログラムを実行すると同時に、ゲー
ム機全体をコントロールするもので、32ビットRIS
Cタイプの高速CPU(SH−2と呼ばれるCPUチッ
プ2個)から成る。また、バスコントローラ18は、D
MAコントローラおよび割り込みコントローラなどを備
え、CPU15のコプロセッサの役割を果たす。サウン
ドプロセッサ36は、音声(PCM/FM)を制御して
おり、D/Aコンバータ37によりデジタル信号をアナ
ログ信号に変えて、スピーカ(図示せず)から音声を出
力する。
【0028】続いてバス14に接続されるスプライトエ
ンジン20およびスクロールエンジン21について説明
する。
【0029】[スプライトエンジン20]スプライトエ
ンジン20は、これに接続されたVRAM(またはコマ
ンドRAM)22およびフレームバッファ23と共に、
前景画FGとなるスプライト画面の画像処理を行う第1
の画像情報処理部を構成する。スプライトエンジン20
はビデオプロセッサ1(以下、VDP1)と呼ばれるI
Cチップとして半導体チップ上に形成されている。この
スプライトエンジン20には、コマンドRAM22(4
MビットDRAMで構成)と、2面のフレームバッファ
23(それぞれ2Mビット)とが接続されている。コマ
ンドRAM22にはCPU15からのコマンドデータお
よび前景画の元絵となる画像データが格納される。また
フレームバッファ23はスプライト画面の画像データを
展開する。
【0030】CPU15がROM17内のプログラムを
実行することにより、スプライトエンジン20にコマン
ドデータ(描画コマンド)を送り出すと、スプライトエ
ンジン20は、このコマンドデータをコマンドテーブル
としてコマンドデータRAM22に書き込む。そしてス
プライトエンジン20は、コマンドRAM22からキャ
ラクタ等のスプライト画面の画像データ(所定の描画コ
マンド)を選択して読み出し、フレームバッファ23の
所定のアドレスへ書き込み、フレームバッファ23にて
前景画FGの画像データを展開する。またスプライトエ
ンジン20は、フレームバッファ23に書き込んだ1フ
レーム分の画像データを順次読み込み、この画像データ
をバス14を介さずに直接スクロールエンジン21に供
給する。なお、描画を制御する情報は、スプライトエン
ジン20内部のシステムレジスタに設定される。
【0031】[スクロールエンジン21]スクロールエ
ンジン21は、これに接続されるVRAM24(4Mま
たは8Mビット)とカラーRAM25(32Kビット)
と共に、背景画となるスクロール画面の画像処理を行う
第2の画像情報処理部を構成する。スクロールエンジン
21とカラーRAM25はビデオプロセッサ2(以下、
VDP2)と呼ばれるICチップとして半導体チップ上
に形成されている。このVDP2チップにはレジスタ
(図示せず)が内蔵されており、このレジスタには画像
データを表示制御するための様々なデータが設定され
る。
【0032】スクロールエンジン21は、VRAM24
に格納されたデータをレジスタの設定に従って読み込
み、スプライト画面およびスクロール画面の画像データ
レジスタの設定に従ってプライオリティを決め、表示用
の画像データを生成してこれを表示カラーデータに変換
し、ディスプレイ装置に出力する。なお、画像データは
CPU15からバスコントローラ17を介してVRAM
24とカラーRAM25に定義される。
【0033】[VRAM24]VRAM24は4Mまた
は8Mビット(ワードで言うなら256Kまたは512
Kワード)の容量を持ち、同じ容量を持つVRAM24
aおよびVRAM24bに2分割可能である。各VRA
M24a,24bは同じ容量のバンクに2分割可能であ
る。つまりVRAM24は同じ容量のバンクを4つ持つ
ことが可能であり、前記スクロールエンジン21は4つ
のバンクを同時にアクセス可能である。各バンクごとに
係数データの専用RAMとするか、しないかといった使
用目的を指定することが可能である。
【0034】[カラーRAM25]カラーRAM25は
32Kビット(2Kワード)であり、格納されるカラー
データはパレット形式のスプライト画面およびスクロー
ル画面の全てに対して使用される。また、カラーRAM
25は、16Kビット(1Kワード)ずつ、前半アドレ
スと後半アドレスとに分割可能に構成される。カラーデ
ータはRGB各5ビットの15ビットデータ、またはR
GB各8ビットの24ビットデータのどちらか一方を選
択して格納する。このとき、カラーRAMモードとし
て、次の3つのモードをとる。
【0035】モード0:RGB各5ビットの計15ビ
ットで、1024色指定. モード1:RGB各5ビットの計15ビットで、20
48色指定. モード2:RGB各8ビットの計24ビットで、10
24色指定. 前記モード0を設定した場合、カラーRAMは前後のア
ドレスに分かれ、アドレスの前半部分にデータを書き込
むと、これと同時に後半部分にも同じデータが書き込ま
れる。つまりモード0はカラーデータのみを格納するカ
ラーデータモードとなる。なお、複数の画面のカラーデ
ータを加算することで手前側の画面(トップ画像)を通
して奥側の画面(セカンド画像)が透けて見えるような
効果を出す機能として、カラー演算機能が知られている
が、本実施例のカラーRAM25におけるカラーRAM
モード1では、前半アドレスと後半アドレスとに同じカ
ラーデータを格納することにより、この機能が働く画面
の範囲を倍にすることができる。
【0036】また、カラーRAMモードはモード1を設
定した場合も、カラーRAMは前後のアドレスに分かれ
るが、カラーRAM係数テーブルイネーブルビットCR
KTE(後述する)が、「1」となることで、後半部分
は係数テーブルデータ用に使用されることになる。つま
りモード1は係数データを格納する係数データモードと
なる。なお、出力するカラーデータはRGB各8ビット
に固定されている。そのため、カラーRAM25に格納
するカラーデータがRGB各5ビットの場合には、下位
3ビットに0が付加されるようになっている。
【0037】進んで、図2を参照してスクロールエンジ
ン21の内部構成を説明する。図に示すようにスクロー
ルエンジン21には、VRAM24に格納された画像デ
ータに対し座標変換処理を実行する座標変換処理部26
が設けられている。この座標変換処理部26には、座標
変換処理を実行する際に用いる係数データが格納される
係数テーブルコントロールレジスタ27が接続されてい
る。係数テーブルコントロールレジスタ27には切換ス
イッチ28が接続され、切換スイッチ28にVRAM2
4およびカラーRAM25が接続されている。切換スイ
ッチ28はVRAM24およびカラーRAM25からパ
ラメータおよび係数データを択一的に出力するスイッチ
である。この切換スイッチ28の切換動作により、前記
係数テーブルコントロールレジスタ27は、カラーRA
M25から係数データを読み込むか、またはVRAM2
4からパラメータを読み込むようになっている。
【0038】さらにVRAM24およびカラーRAM2
5には、RAMコントロールレジスタ29が接続されて
いる。RAMコントロールレジスタ29は、VRAM2
4およびカラーRAM25を制御する手段であり、次の
a〜dの情報を格納している。RAMコントロールレジ
スタ29は、これらの情報に基づいてVRAM24のバ
ンク分割、VRAM24の各バンクの使用目的およびカ
ラーRAMモードの指定を制御している。
【0039】a:カラーRAM係数テーブルイネーブル
ビットCRKTE カラーRAM25に、座標変換処理に用いる係数テーブ
ルを格納するかどうかを指定するビットであり、「0」
の場合は『係数テーブルは、VRAM24に格納する』
ことを指定し、「1」の場合は『係数テーブルは、カラ
ーRAM25に格納する』ことを指定する。
【0040】b:カラーRAMモードビット 前述したカラーRAMにおけるモードを指定するビット
である。
【0041】c:バンク分割ビット VRAM24a,24bをそれぞれ、2つのバンクに分
割するかどうかを指定するビットであり、「0」の場合
は分割を行わず、「1」の場合は分割する。
【0042】d:バンク指定ビット VRAM24a,24bにおける各バンクの使用目的、
つまり、どのバンクにどのようなデータを格納するかと
いうことを指定するビットである。各バンクにどのデー
タを格納するかは前述の通りである。
【0043】(2)実施例の作用効果 [カラーRAM25が係数データモードをとる場合]R
AMコントロールレジスタ29がカラーRAM係数テー
ブルイネーブルビットCRKTEを「1」に設定し、カ
ラーRAMモードを「1」に指定する。これにより、カ
ラーRAM25はアドレスの後半部分に係数データを格
納することが可能な係数データモードをとる。このとき
切換スイッチ28はカラーRAM25から係数データを
送り出すように動作し、係数テーブルコントロールレジ
スタ27はカラーRAM25から係数データを読み込ん
で、これを座標演算処理部26に与える。
【0044】係数データを読み込んだ座標演算処理部2
6は、この係数データを使用して座標変換処理を実行
し、その結果導かれた座標値に基づいて、画像データを
VRAM24から読み込む。このとき、座標演算処理部
26は係数データを常にアクセスしつつ、画像データに
対し座標変換処理を実行することができる。すなわち、
スクロールエンジン21はスクロール画面を生成中、ス
クロール画面用の画像データと係数データとを常にアク
セスすることができる。その結果、スクロールエンジン
21がスクロール画面を3次元回転させた後、この3次
元回転を行ったスクロール画面を、さらに画面軸で回転
させるといった画像処理など、スクロール画面の3次元
回転と合わせてドットごとに係数データを読み出すこと
が必要な画像処理を行う場合であっても、2つの独立し
たVRAMを用いることなく、係数データ格納用のRA
Mは既存のカラーRAMを利用して、これを行うことが
可能である。
【0045】さらに具体的にいえば、X軸またはY軸を
回転軸としてスクロール画面の回転演算を行う場合、係
数データは水平方向または垂直方向に一定となるため、
必要な係数テーブルの容量は256〜512ワード(係
数データが1ワードのとき)程度になるが、X軸または
Y軸を回転軸として回転したスクロール画面をさらに画
面軸回転する場合、このときの係数テーブル容量は51
2ワード程度である。したがって、このような画面処理
を行うことだけを目的として、4Mまたは8Mビットも
あるVRAM24を1つ増やすのは経済的に非常に不利
であり、無駄である。しかし本実施例では、係数データ
容量が512ワード程度ならば、容量的に十分である2
Kワード(32Kビット)のカラーRAM25の半分の
容量1Kワード(16Kビット)を係数テーブルとして
使用しているため、前述のような経済的な不利益を回避
でき、無駄がない。
【0046】このように本実施例においては、係数デー
タを格納するメモリとして、従来から設けられているカ
ラーRAM25を使用することにより画像データと係数
データとを同時に読み込むことができる。そのため、V
RAMの設置数を増やすことなく、構成の簡略化および
製造コストの低減に貢献することができる。
【0047】[カラーRAM25がカラーデータモード
をとる場合]RAMコントロールレジスタ29がカラー
RAM係数テーブルイネーブルビットCRKTEを
「0」に設定し、カラーRAMモードを「0」に指定す
る。これにより、カラーRAM25はカラーデータのみ
を格納するカラーデータモードをとる。またRAMコン
トロールレジスタ29はバンク分割ビット「1」に指定
し、2つのバンクに分割する。これにより、VRAM2
4はバンクの1つに座標変換処理に用いるパラメータを
格納する。カラーRAM25がカラーデータモードをと
るとき、切換スイッチ28はカラーRAM25からVR
AM24に切り替わり、VRAM24からパラメータを
送り出すように動作する。そして、係数テーブルコント
ロールレジスタ27はVRAM24からパラメータを読
み込んで、これを座標演算処理部26に与える。パラメ
ータを読み込んだ座標演算処理部26は、画像データを
VRAM24から読み込み、前記パラメータを用いて画
像データに対し座標変換処理を実行することができる。
【0048】(3)他の実施例 本発明は、以上の実施例に限定されるものではなく、例
えば、スクロール画面を表示するためのカラー形式につ
いて言えば、パレットナンバーおよびドットカラーコー
ドを組合わせてカラーRAMアドレスデータを指定する
パレット形式を採用した場合は、上記実施例のようにカ
ラーRAMにカラーデータを格納することが不可欠であ
るが、セルデータ(またはビットマップデータ)をその
まま表示カラーデータとするRGB形式を採用するなら
ば、カラーRAM全てを係数データ格納用のRAMとし
て用いることも可能である。
【0049】
【発明の効果】上述したように、本発明の画像処理装置
によれば、カラーRAMに係数データを格納することに
よって、VRAMから表示しようとする画像データを読
み出しながら、カラーRAMから係数データを読み出す
ことができ、これによりVRAMの設置数を削減して構
成の簡略化および製造コストの低減を図ることができ
た。
【図面の簡単な説明】
【図1】本発明の一実施例を採用したゲーム機のブロッ
ク図。
【図2】本実施例の構成を示すブロック図。
【図3】従来の画像処理装置の構成を示すブロック図。
【符号の説明】
10…ゲーム機本体 15…CPU 20…スプライトエンジン 21…スクロールエンジン 22…VRAM(コマンドRAM) 23…フレームバッファ 22…コマンドRAM 24…VRAM 25…カラーRAM 26…座標変換処理部 27…係数テーブルコントロールレジスタ 28…切換スイッチ 29…RAMコントロールレジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/34 Z 9377−5H 5/36 510 V 9377−5H 5/38 B 9377−5H 9365−5H G06F 15/72 A

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 画像データを格納するビデオRAMと、 前記画像データに対し座標変換処理を実行する座標変換
    処理部と、 前記座標変換処理を実行する際に用いる係数データを、
    前記座標変換処理部に与える係数データ制御部と、 カラーデータのみを格納するカラーデータモードと、前
    記係数データを一部または全部に格納する係数データモ
    ードとを有するカラーRAMと、 前記カラーデータモードおよび前記係数データモードの
    いずれか一方を指定するカラーRAM制御手段とが設け
    られ、 前記係数データ制御部は、前記カラーRAMが前記カラ
    ーRAM制御手段の指定によって前記係数データモード
    をとるとき、このカラーRAMから前記係数データを読
    み込むように構成されることを特徴とする画像処理装
    置。
  2. 【請求項2】 キャラクタを描画するスプライト画面の
    表示を制御するスプライト画面制御部と、 前記スプライト画面制御部に接続され、前記スプライト
    画面を表示するための画像データが格納されるスプライ
    ト用ビデオRAMと、 前記スプライト画面を展開するためのフレームバッファ
    と、 背景画を描画するスクロール画面の表示を制御するスク
    ロール画面制御部と、 前記スクロール画面制御部に接続され、前記スクロール
    画面を表示するための画像データが格納されるスクロー
    ル用ビデオRAMとを備えた画像処理装置において、 前記スクロール画面制御部には、 前記画像データに対し座標変換処理を実行する座標変換
    処理部と、 前記座標変換処理を実行する際に用いる係数データを、
    前記座標変換処理部に与える係数データ制御部と、 カラーデータのみを格納するカラーデータモードと前記
    係数データを一部または全部に格納する係数データモー
    ドとを有するカラーRAMとが含まれ、 前記カラーRAMには、前記カラーデータモードおよび
    前記係数データモードのいずれか一方を指定するカラー
    RAM制御手段が設けられ、 前記係数データ制御部は、前記カラーRAMが前記カラ
    ーRAM制御手段の指定によって前記係数データモード
    をとるとき、このカラーRAMから前記係数データを読
    み込むように構成されることを特徴とする画像処理装
    置。
  3. 【請求項3】 前記カラーRAMは前半アドレスと後半
    アドレスとに分割され、そのうちの一方に前記カラーデ
    ータが格納され、他方に前記係数データが格納されるこ
    とを特徴とする請求項1または2記載の画像処理装置。
  4. 【請求項4】 前記ビデオRAMは複数のバンクに分割
    可能に構成され、 前記カラーRAM制御手段は、当該ビデオRAMのバン
    ク分割および該バンクの使用目的を指定するように構成
    されることを特徴とする請求項1、2または3記載の画
    像処理装置。
  5. 【請求項5】 前記座標変換処理部はスクロール画面の
    X軸またはY軸を回転軸として回転演算し、さらに画面
    軸で回転演算するように構成されることを特徴とする請
    求項1、2、3または4記載の画像処理装置。
JP6207100A 1994-08-31 1994-08-31 画像処理装置 Pending JPH0877384A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6207100A JPH0877384A (ja) 1994-08-31 1994-08-31 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6207100A JPH0877384A (ja) 1994-08-31 1994-08-31 画像処理装置

Publications (1)

Publication Number Publication Date
JPH0877384A true JPH0877384A (ja) 1996-03-22

Family

ID=16534204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6207100A Pending JPH0877384A (ja) 1994-08-31 1994-08-31 画像処理装置

Country Status (1)

Country Link
JP (1) JPH0877384A (ja)

Similar Documents

Publication Publication Date Title
KR0169541B1 (ko) 화상 처리 장치 및 그 방법 그리고 화상 처리 장치를 갖는 전자 장치
JPH05181443A (ja) コンピュータ
JPH08161526A (ja) 画像合成装置及び画像合成方法
JPH0377530B2 (ja)
US6339430B1 (en) Video game machine and method for changing texture of models
EP0660298A1 (en) Image processing device and method therefor, and game machine having image processing part
JPH0877384A (ja) 画像処理装置
JPH0887267A (ja) 画像処理装置
JP2755827B2 (ja) 画像処理装置およびその方法並びに画像処理装置を有する電子装置
WO1995001609A1 (en) Image processing method and device therefor
JPWO1995001630A1 (ja) 画像処理装置およびその方法並びに画像処理装置を有する電子装置
EP0660266A1 (en) Image processing method and device therefor
JPS60128572A (ja) 出力装置
JPH0887263A (ja) 画像処理装置および画像処理回路
JP3358698B2 (ja) 描画装置
JPS6324368A (ja) イメ−ジメモリのアクセス回路
JPS61217098A (ja) グラフイツクデイスプレイ装置
JPH07199907A (ja) 表示制御装置
JPH08336105A (ja) 画像データ表示制御方法及びこれを用いた画像表示制御装置
JPH10149147A (ja) 表示制御装置
JPH0557062A (ja) フラクタル描画機能付きゲーム機
JPH0816139A (ja) 表示制御装置
JPH05341755A (ja) 表示制御装置
HK1014795A (en) Image processing device and method therefor, and game machine having image processing part
JPWO1995001609A1 (ja) 画像処理方法及び装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010116