JPH087774B2 - 光学式画像入力装置の照明制御回路 - Google Patents
光学式画像入力装置の照明制御回路Info
- Publication number
- JPH087774B2 JPH087774B2 JP62036149A JP3614987A JPH087774B2 JP H087774 B2 JPH087774 B2 JP H087774B2 JP 62036149 A JP62036149 A JP 62036149A JP 3614987 A JP3614987 A JP 3614987A JP H087774 B2 JPH087774 B2 JP H087774B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image sensor
- signal
- image
- invalid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 7
- 238000005286 illumination Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Character Input (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光学式文字読取装置（OCR）、イメージ
センサ等の光学式画像入力装置における照明制御回路に
関するものである。
センサ等の光学式画像入力装置における照明制御回路に
関するものである。
イメージセンサは一辺が200〜500画素のマトリックス
構造からなるものである。このため、先頭画素から最終
画素までの読出し時間、即ち１フレームの読出し時間が
長いため、情報蓄積時間に差が生じる。例えば、6MHzで
１画素を読んでも６万画素程度のイメージセンサになれ
ば１フレームの読出し時間として10msec必要になる。
構造からなるものである。このため、先頭画素から最終
画素までの読出し時間、即ち１フレームの読出し時間が
長いため、情報蓄積時間に差が生じる。例えば、6MHzで
１画素を読んでも６万画素程度のイメージセンサになれ
ば１フレームの読出し時間として10msec必要になる。
一方、手持ち式のOCRや工場のライン監視装置などで
は、センサの視野が常に移動している。
は、センサの視野が常に移動している。
このため、イメージセンサから読出した像に歪みが生
じ、また各画素に１フレーム読出し時間内の情報が蓄積
されるため、鮮明な像が得られない等の問題があった。
じ、また各画素に１フレーム読出し時間内の情報が蓄積
されるため、鮮明な像が得られない等の問題があった。
上記の問題点を解決する方法として、照明光源を連続
点灯させずに、１フレーム内の一定の短い時間だけ点灯
させれば、その瞬間の情報のみを全画素に蓄積させるこ
とができるので、一応その問題点は解決することができ
る。この場合、上記の点灯タイミングとして、イメージ
センサの読出し無効区間に同期させることは一つの有効
な手段である。
点灯させずに、１フレーム内の一定の短い時間だけ点灯
させれば、その瞬間の情報のみを全画素に蓄積させるこ
とができるので、一応その問題点は解決することができ
る。この場合、上記の点灯タイミングとして、イメージ
センサの読出し無効区間に同期させることは一つの有効
な手段である。
しかしながら、例えばバーコードリーダとOCRの兼用
装置のように、複数の異質のイメージセンサを用いる場
合は、各イメージセンサが非同期状態で動作するため、
各イメージセンサの照明光源の点灯タイミングが一致せ
ず、このままでは前述の場合と同様の問題があり、鮮明
な像がが得られない問題が残る。
装置のように、複数の異質のイメージセンサを用いる場
合は、各イメージセンサが非同期状態で動作するため、
各イメージセンサの照明光源の点灯タイミングが一致せ
ず、このままでは前述の場合と同様の問題があり、鮮明
な像がが得られない問題が残る。
そこで、この発明は複数のイメージセンサを有する光
学式画像入力装置において、各イメージセンサをそれら
の読出し無効区間に共通部を持たせるよう同期させるこ
とにより、照明光源の点灯タイミングを同期せしめ、上
記の問題点を解決しようとするものである。
学式画像入力装置において、各イメージセンサをそれら
の読出し無効区間に共通部を持たせるよう同期させるこ
とにより、照明光源の点灯タイミングを同期せしめ、上
記の問題点を解決しようとするものである。
この発明は、上記の問題点を解決するために、第１図
に示すように、複数のイメージセンサ2a〜2xの各々に対
応してイメージセンサ駆動回路1a〜1xを設け、各駆動回
路1a〜1xをクロック発生回路、カウンタ回路及びデコー
ダ回路とにより構成し、カウンタ回路において対応する
イメージセンサ2a〜2xの有効画素区間及び無効画素区間
を識別して無効画素間区間信号Ａ（以下、単に無効信号
Ａという）を出力せしめる。デコーダ回路はフレーム同
期信号Ｂ、クロック信号Ｃその他所要のタイミング信号
を各イメージセンサ2a〜2xに対して出力する。
に示すように、複数のイメージセンサ2a〜2xの各々に対
応してイメージセンサ駆動回路1a〜1xを設け、各駆動回
路1a〜1xをクロック発生回路、カウンタ回路及びデコー
ダ回路とにより構成し、カウンタ回路において対応する
イメージセンサ2a〜2xの有効画素区間及び無効画素区間
を識別して無効画素間区間信号Ａ（以下、単に無効信号
Ａという）を出力せしめる。デコーダ回路はフレーム同
期信号Ｂ、クロック信号Ｃその他所要のタイミング信号
を各イメージセンサ2a〜2xに対して出力する。
また、全てのイメージセンサ2a〜2xのうち１フレーム
の周期の最も長いものに対応した駆動回路のフレーム同
期信号を基準として、各駆動回路のフレーム同期信号を
同期せしめる。また、前記無効信号Ａの全ての論理積を
とる論理回路３、及び予め設定された時間幅のパルス信
号を前記論理積回路３の出力が真である区間内に発生す
るタイマ回路４、並びに前記タイマ回路４がONである時
だけ照明光源をONにするスイッチング回路５を設けた構
成としたものである。
の周期の最も長いものに対応した駆動回路のフレーム同
期信号を基準として、各駆動回路のフレーム同期信号を
同期せしめる。また、前記無効信号Ａの全ての論理積を
とる論理回路３、及び予め設定された時間幅のパルス信
号を前記論理積回路３の出力が真である区間内に発生す
るタイマ回路４、並びに前記タイマ回路４がONである時
だけ照明光源をONにするスイッチング回路５を設けた構
成としたものである。
一般に、イメージセンサはその画素数により個々に有
効画素区間と無効画素区間が定められており、有効画素
区間を変えることはできないが、無効画素区間はこれを
延長することが許される。
効画素区間と無効画素区間が定められており、有効画素
区間を変えることはできないが、無効画素区間はこれを
延長することが許される。
そこで、使用対象となる複数のイメージセンサ2a〜2x
について、それぞれの有効画素区間長と最少無効画素区
間長の和、即ち最少のフレーム周期を比較し、その周期
の最も長いイメージセンサを基準イメージセンサ2aとす
る。
について、それぞれの有効画素区間長と最少無効画素区
間長の和、即ち最少のフレーム周期を比較し、その周期
の最も長いイメージセンサを基準イメージセンサ2aとす
る。
各イメージセンサ2a〜2xはそれぞれ対応したイメージ
センサ駆動回路1a〜1xにより駆動される。基準イメージ
センサ2aに対応した基準駆動回路1aは、最も長い周期の
フレーム同期信号Ｂを出力し、それ自信のリセット信号
Ｄによってリセットをかけながら１フレームの動作を繰
り返す。他の駆動回路1b〜1xのリセット入力端子には、
基準駆動回路1aのリセット出力端子が接続される。その
結果、各駆動回路1b〜1xのフレーム同期信号Ｂは基準駆
動回路1aのフレーム同期と一致する。このようにする
と、各駆動回路1b〜1xは、それ自身の必要最小限のフレ
ーム同期より長い周期が与えられることになり、余分な
時間が生じるが、この時間は自動的に無効画素区間に繰
り入れられる。
センサ駆動回路1a〜1xにより駆動される。基準イメージ
センサ2aに対応した基準駆動回路1aは、最も長い周期の
フレーム同期信号Ｂを出力し、それ自信のリセット信号
Ｄによってリセットをかけながら１フレームの動作を繰
り返す。他の駆動回路1b〜1xのリセット入力端子には、
基準駆動回路1aのリセット出力端子が接続される。その
結果、各駆動回路1b〜1xのフレーム同期信号Ｂは基準駆
動回路1aのフレーム同期と一致する。このようにする
と、各駆動回路1b〜1xは、それ自身の必要最小限のフレ
ーム同期より長い周期が与えられることになり、余分な
時間が生じるが、この時間は自動的に無効画素区間に繰
り入れられる。
上記の各駆動回路1a〜1xは、１フレーム周期の中で任
意にフレーム同期信号Ｂを発生するタイミングを設定す
ることができる。各イメージセンサ2a〜2xは、このフレ
ーム同期信号Ｂを基準に第１画素の読出しを開始するた
め、各イメージセンサ2a〜2xの無効画素区間のタイミン
グは、フレーム同期信号Ｂのタイミングを決めれば一意
的に決定される。従って、各駆動回路1a〜1xにおいて、
所定のタイミングでフレーム同期信号Ｂを発生すること
によって、それぞれの無効画素区間が重なるようにする
ことができる。
意にフレーム同期信号Ｂを発生するタイミングを設定す
ることができる。各イメージセンサ2a〜2xは、このフレ
ーム同期信号Ｂを基準に第１画素の読出しを開始するた
め、各イメージセンサ2a〜2xの無効画素区間のタイミン
グは、フレーム同期信号Ｂのタイミングを決めれば一意
的に決定される。従って、各駆動回路1a〜1xにおいて、
所定のタイミングでフレーム同期信号Ｂを発生すること
によって、それぞれの無効画素区間が重なるようにする
ことができる。
また、各駆動回路1a〜1xは、それ自身でフレーム同期
信号Ｂを出すため、イメージセンサ2a〜2xの読出し画素
位置情報は自明である。従って各駆動回路1a〜1xは、無
効画素区間であることを示す信号、即ち無効信号Ａを出
力することができ、これらの無効信号Ａは論理積回路３
に入力される。
信号Ｂを出すため、イメージセンサ2a〜2xの読出し画素
位置情報は自明である。従って各駆動回路1a〜1xは、無
効画素区間であることを示す信号、即ち無効信号Ａを出
力することができ、これらの無効信号Ａは論理積回路３
に入力される。
論理積回路３は、各駆動回路1a〜1xから入力された無
効信号Ａの全部の論理積を取り、その出力が真、即ち全
てのイメージセンサ2a〜2xが無効画素区間であるとき、
タイマ回路４を起動する。タイマ回路４は起動信号が出
ている短時間だけ、光源用電源のスイッチ回路５をONに
し、光源を点灯させる。この結果イメージセンサ2a〜2x
の無効画素区間において短時間だけ照明が行われ、その
時の情報が一斉にイメージセンサ2a〜2xに蓄積される。
効信号Ａの全部の論理積を取り、その出力が真、即ち全
てのイメージセンサ2a〜2xが無効画素区間であるとき、
タイマ回路４を起動する。タイマ回路４は起動信号が出
ている短時間だけ、光源用電源のスイッチ回路５をONに
し、光源を点灯させる。この結果イメージセンサ2a〜2x
の無効画素区間において短時間だけ照明が行われ、その
時の情報が一斉にイメージセンサ2a〜2xに蓄積される。
なお、仮にイメージセンサ2a〜2xの有効画素区間内で
スイッチ回路４をONにして照明を行うとすると、読出し
タイミングがON区間より前の画素は、１サイクル前の蓄
積情報を読出し、またON区間より後の画素はそのサイク
ルで蓄積した情報を読出すことになるため、同じサイク
ルでも画素により情報内容に時間的なずれが生じる。ま
たON区間の中央で読出しを行うと、１サイクル前の蓄積
情報と現在の情報の両方を読出すことになるため、あた
かもカメラの二重露光の状態になる不都合がある。
スイッチ回路４をONにして照明を行うとすると、読出し
タイミングがON区間より前の画素は、１サイクル前の蓄
積情報を読出し、またON区間より後の画素はそのサイク
ルで蓄積した情報を読出すことになるため、同じサイク
ルでも画素により情報内容に時間的なずれが生じる。ま
たON区間の中央で読出しを行うと、１サイクル前の蓄積
情報と現在の情報の両方を読出すことになるため、あた
かもカメラの二重露光の状態になる不都合がある。
このような不都合を避けるため、この発明において
は、常に無効画素区間内で光源がONになるよう各駆動回
路1a〜1xの同期をとっている。そのため、同一サイクル
内の情報を時間のずれなく読出すことができる。
は、常に無効画素区間内で光源がONになるよう各駆動回
路1a〜1xの同期をとっている。そのため、同一サイクル
内の情報を時間のずれなく読出すことができる。
第２図は実施例のブロック図であり、この場合は２個
のイメージセンサ2a、2bと、これに対応した２個の駆動
回路1a、1bを有し、それぞれ一方のイメージセンサ2a及
び駆動回路1aが前述の基準イメージセンサ及び基準駆動
回路となっている。
のイメージセンサ2a、2bと、これに対応した２個の駆動
回路1a、1bを有し、それぞれ一方のイメージセンサ2a及
び駆動回路1aが前述の基準イメージセンサ及び基準駆動
回路となっている。
駆動回路1aは、基準クロック発生器７、カウンタ回路
８及びデコーダ回路９とから成る。カウンタ回路８は、
基準クロック発生器７から出力される画素に対応したク
ロック信号C1（第３図参照）をカウントする。そのカウ
ント値E1によって有効画素区間と無効画素区間を識別
し、無効画素区間において無効信号A1を出力する。ま
た、カウンタ回路８は有効画素区間及び無効画素区間の
クロック信号C1を数えるとデコーダ回路９からのリセッ
ト信号Ｄによってリセットされる。
８及びデコーダ回路９とから成る。カウンタ回路８は、
基準クロック発生器７から出力される画素に対応したク
ロック信号C1（第３図参照）をカウントする。そのカウ
ント値E1によって有効画素区間と無効画素区間を識別
し、無効画素区間において無効信号A1を出力する。ま
た、カウンタ回路８は有効画素区間及び無効画素区間の
クロック信号C1を数えるとデコーダ回路９からのリセッ
ト信号Ｄによってリセットされる。
一方、駆動回路1bのも同様の構成であるが、この場合
のカウンタ回路８は前記駆動回路1aに対するリセット信
号Ｄによってリセットされるようになっており、この結
果、両方の駆動回路1a、1bは同期する。
のカウンタ回路８は前記駆動回路1aに対するリセット信
号Ｄによってリセットされるようになっており、この結
果、両方の駆動回路1a、1bは同期する。
また、各イメージセンサ2a、2bに対するフレーム同期
信号B1、B2等はカウンタ回路８の出力を用いて論理式で
表現される。デコーダ回路９はこの論理式表現を回路的
に実現したものであり、基本ゲートICを組合せてつくっ
てもよく、またROM等にプログラムしてもよい。デコー
ダ回路９はイメージセンサ2a、2bに対し、フレーム同期
信号B1、B2等を送ると共に、無効画素区間を示す無効信
号A1、A2を出力する。無効信号A1、A2が出力されている
間、各イメージセンサ2a、2bから出力される画信号F1、
F2は無効区間Ｘとなる。無効区間ＸとＸの間は有効区間
Ｙとなる。
信号B1、B2等はカウンタ回路８の出力を用いて論理式で
表現される。デコーダ回路９はこの論理式表現を回路的
に実現したものであり、基本ゲートICを組合せてつくっ
てもよく、またROM等にプログラムしてもよい。デコー
ダ回路９はイメージセンサ2a、2bに対し、フレーム同期
信号B1、B2等を送ると共に、無効画素区間を示す無効信
号A1、A2を出力する。無効信号A1、A2が出力されている
間、各イメージセンサ2a、2bから出力される画信号F1、
F2は無効区間Ｘとなる。無効区間ＸとＸの間は有効区間
Ｙとなる。
各駆動回路1a、1bから出力される無効信号A1、A2は論
理積回路３に入力され、ここにおいて論理積をとる。こ
の出力が真であれば、全てのイメージセンサ2a、2bが無
効信号A1、A2を出力中であるということになる。
理積回路３に入力され、ここにおいて論理積をとる。こ
の出力が真であれば、全てのイメージセンサ2a、2bが無
効信号A1、A2を出力中であるということになる。
タイマ回路４は、論理積回路３の出力が真である間
に、予め設定された幅のパルス信号を発生する。このタ
イマ回路４は、ゲートのみでデジタル的に構成すること
も、ワンショットIC等を用いてアナログ的に構成するこ
とも可能である。５は光源６の電源を制御するスイッチ
ング回路であり、照明ON/OFF信号Ｇは、画信号F1、F2の
全てが無効区間Ｘである場合のみONとなり、そり以外は
OFFとなる。
に、予め設定された幅のパルス信号を発生する。このタ
イマ回路４は、ゲートのみでデジタル的に構成すること
も、ワンショットIC等を用いてアナログ的に構成するこ
とも可能である。５は光源６の電源を制御するスイッチ
ング回路であり、照明ON/OFF信号Ｇは、画信号F1、F2の
全てが無効区間Ｘである場合のみONとなり、そり以外は
OFFとなる。
なお、照明ON/OFF信号ＧのON時間は、できるだけ短い
ほどイメージセンサと像との相対速度を速くすることが
できるが、ON時間を必要以上に短くすると、イメージセ
ンサ出力が不十分となるので、光源の輝度、イメージセ
ンサの感度、光学系の効率等を加味し、必要十分な値に
選定される。
ほどイメージセンサと像との相対速度を速くすることが
できるが、ON時間を必要以上に短くすると、イメージセ
ンサ出力が不十分となるので、光源の輝度、イメージセ
ンサの感度、光学系の効率等を加味し、必要十分な値に
選定される。
以上説明したように、この発明では物体とセンサの相
対位置が変化している場合でもフレーム内の全画素にわ
たって同一瞬間の鮮明な画像を出力することができ、し
かも複数のイメージセンサを同時に用いる装置でも応用
できるため、手持ち式のバーコードリーダ/OCR共用装置
等の照明制御方式として利用すると効果的である。
対位置が変化している場合でもフレーム内の全画素にわ
たって同一瞬間の鮮明な画像を出力することができ、し
かも複数のイメージセンサを同時に用いる装置でも応用
できるため、手持ち式のバーコードリーダ/OCR共用装置
等の照明制御方式として利用すると効果的である。
第１図はこの発明の基本的構成のブロック図、第２図は
実施例のブロック図、第３図は実施例のフローチャート
である。 1a〜1x……イメージセンサ駆動回路、2a〜2x……イメー
ジセンサ、３……論理積回路、４……タイマ回路、５…
…スイッチング回路、６……基準クロック発生器、８…
…カウンタ回路、９……デコーダ回路。
実施例のブロック図、第３図は実施例のフローチャート
である。 1a〜1x……イメージセンサ駆動回路、2a〜2x……イメー
ジセンサ、３……論理積回路、４……タイマ回路、５…
…スイッチング回路、６……基準クロック発生器、８…
…カウンタ回路、９……デコーダ回路。
Claims (1)
- 【請求項１】複数のイメージセンサを用いる光学式画像
入力装置において、前記複数のイメージセンサの各々に
対応したイメージセンサ駆動回路を設け、各イメージセ
ンサ駆動回路をクロック発生回路、カウンタ回路及びデ
コーダ回路とにより構成し、カウンタ回路において対応
するイメージセンサの有効画素区間及び無効画素区間を
識別して無効画素区間信号を出力し、デコーダ回路にお
いてフレーム同期信号、クロック信号その他所要のタイ
ミング信号をイメージセンサに対して出力し、全てのイ
メージセンサのうち１フレームの周期の最も長いものに
対応した駆動回路のフレーム同期信号を基準として各駆
動回路のフレーム同期信号を同期せしめ、前記無効画素
区間信号の全ての論理積をとる論理積回路設け、予め設
定された時間幅のパルス信号を前記論理積回路の出力が
真である区間内の発生するタイマ回路並びに前記タイマ
回路がONである時だけ照明光源をONにするスイッチング
回路を設けたことを特徴とする光学式画像入力装置の照
明制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036149A JPH087774B2 (ja) | 1987-02-18 | 1987-02-18 | 光学式画像入力装置の照明制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036149A JPH087774B2 (ja) | 1987-02-18 | 1987-02-18 | 光学式画像入力装置の照明制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63201883A JPS63201883A (ja) | 1988-08-19 |
| JPH087774B2 true JPH087774B2 (ja) | 1996-01-29 |
Family
ID=12461730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036149A Expired - Lifetime JPH087774B2 (ja) | 1987-02-18 | 1987-02-18 | 光学式画像入力装置の照明制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087774B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5983237A (en) * | 1996-03-29 | 1999-11-09 | Virage, Inc. | Visual dictionary |
-
1987
- 1987-02-18 JP JP62036149A patent/JPH087774B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63201883A (ja) | 1988-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0085495B1 (en) | High-sensitive optical reading apparatus and method of reading optical information | |
| AU582528B2 (en) | Apparatus for timing sporting events | |
| JP2004525573A5 (ja) | ||
| US4567360A (en) | Optical reading apparatus | |
| ATE195190T1 (de) | Optoelektronische schranke | |
| JPH087774B2 (ja) | 光学式画像入力装置の照明制御回路 | |
| JPS5672573A (en) | Self-scanning type photodiode array and its picture information read system | |
| JPH05227362A (ja) | 密着型イメージセンサ用集積回路 | |
| EP0343997A3 (en) | Image sensing apparatus | |
| JPS5728279A (en) | Photoelectric switch | |
| JPH0442870B2 (ja) | ||
| JPS63189044A (ja) | 光学式画像入力装置 | |
| JP3387634B2 (ja) | 眼球検出装置 | |
| KR930009336A (ko) | 광원 전환식 칼라 판독 장치 | |
| JP2871887B2 (ja) | イメージセンサチップ及びこれを用いたマルチイメージセンサユニット | |
| JPS6320951A (ja) | イメ−ジ・センサ | |
| JPS62216471A (ja) | 光学式情報読取装置 | |
| JPH0617107Y2 (ja) | 時計の照明回路 | |
| JPH0493790A (ja) | センサ駆動装置 | |
| JPS59189438A (ja) | 信号処理回路 | |
| JPH04113767A (ja) | 密着形イメージセンサ | |
| JPH06261187A (ja) | 光学的情報読取装置 | |
| JPH06222449A (ja) | データ写し込み機能付きカメラ | |
| JPS645508B2 (ja) | ||
| JPH07115592A (ja) | 固体撮像装置 |