JPH0878496A - 集積回路の検査に用いる装置、方法およびウエハ - Google Patents

集積回路の検査に用いる装置、方法およびウエハ

Info

Publication number
JPH0878496A
JPH0878496A JP7237933A JP23793395A JPH0878496A JP H0878496 A JPH0878496 A JP H0878496A JP 7237933 A JP7237933 A JP 7237933A JP 23793395 A JP23793395 A JP 23793395A JP H0878496 A JPH0878496 A JP H0878496A
Authority
JP
Japan
Prior art keywords
wafer
circuit
product
circuits
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7237933A
Other languages
English (en)
Inventor
Kennys Dehaben Robert
ロバート・ケニース・デハベン
James F Wenzel
ジェームス・エフ・ウェンゼル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0878496A publication Critical patent/JPH0878496A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 １つ以上の製品集積回路（ＩＣ）を含む製品
ウエハ（１４）をウエハ・レベルで検査するための、方
法、装置、および回路分布ウエハ（ＣＤＷ）を提供す
る。 【解決手段】 ＣＤＷ（１６）は、製品ウエハ（１４）
上のＩＣを検査するために用いられる回路を含む。製品
ウエハ（１４）からＣＤＷ（１６）までの接続は、コン
プライアンス相互接続媒体（ＩＭ）（１８）を介して行
われる。ＩＭ（１８）を通じて、ＣＤＷ（１６）は、い
かなる複合検査条件の下でも製品ウエハ（１４）の検査
を行う。外部接続器および導体（２０，２２，２４，２
６）を通じて、ＣＤＷ（１６）は、検査データ、制御情
報、温度制御等を、外部検査装置（１０４）との間で通
信する。Ｄ性能および検査可能性を改善するために、Ｃ
ＤＷ（１６）およびウエハの加熱／冷却部（８０，８
２）を２つ以上のウエハ部分に区分し、制御性を向上さ
せると共に、検査精度を高める。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に検査装置およ
び方法に関し、更に特定すれば、半導体ウエハ検査およ
び刺激(stimulus)に関するものである。
【０００２】
【従来の技術】ウエハ・レベルのバーン・イン(Waver L
evel Burn-in)は、基本的に、通常処理の終了後に、金
属犠牲層をウエハに付加することから成る。この金属犠
牲層を付加してウエハ上の素子に必要な電気的刺激を与
え、回路の機能を試験し(exercise)、トランジスタの動
作レベルに決められた時間期間にわたる温度上昇ととも
にストレス(stress)を与え、製品としての集積回路（Ｉ
Ｃ）を出荷する前に、「初期不良」即ち弱いトランジス
タを検出するのである。温度を上昇させることおよび電
気的刺激を与えることによって、ある弱い素子に伴う欠
陥機構を更に悪化させることになる。バーン・インの後
素子が機能するのであれば、初期のフィールド信頼性に
よる不良(failure)に起因する欠陥(defect)を全く含ん
でいないことを意味し、フィールド（即ち、顧客のシス
テム）において典型的な初期信頼性不良が生じる時点が
過ぎたことになる。
【０００３】犠牲金属を付加する従来技術に関する問題
には、製品ウエハ(product wafer)に処理を追加しなけ
ればならないこと、犠牲金属の除去で予期できない信頼
性の問題が生じ得ること、およびディプロセッシング(d
eprocessing)後のウエハはバーン・インされた製品とは
本質的に異なることが含まれる。
【０００４】犠牲金属層を設けるには、フォトレジスト
の露出に対する焦点深度、および金属対金属欠陥(metal
-to-metal defects)の原因となり得る表面形状(topogra
phy）に伴う問題を解消するために、犠牲金属を被覆す
る前にウエハ層を平面化するプロセスを必要とする。典
型的に、酸化物／窒化物のパッシベーションを用いて最
終金属被覆(final metal deposition)を行うと、荒い表
面形状(severe topography)が形成され、犠牲金属層上
での金属の短絡(metal shorts)およびフォトレジストの
パターニングの問題が起こる可能性がある。犠牲金属の
歩留まりを改善するためには、平面化プロセスによって
地形状構造(topographical features)を減少させる必要
がある。この平面化工程は、ウエハ処理では例外的(non
-typical)である。犠牲金属の接続には、最終金属層に
到達するビアをエッチングで形成する必要がある。この
製品の最終金属層は、通常金属ボンディング・パッドを
含む。次に犠牲金属を被覆し、個々のダイへのバッシン
グ・ネットワーク(bussingnetwork)を形成するようにパ
ターニングする。この犠牲金属層は、高温バーン・イン
の間、電気的刺激に接続される。ウエハのバーン・イン
を行った後に、犠牲金属層をエッチングで除去し、元の
ボンディング・パッドを露出させなければならない。次
に、ウエハをウエハ・プローブ検査によって電気的に検
査する。犠牲金属層の被覆、フォトレジストの被覆(app
lication)、および露出プロセスは全て、機器の汚染を
防止するために、ＩＣ製造設備内で行わなければならな
い。
【０００５】また、注意深く制御され時機を得たエッチ
ング・プロセスを用いないと、犠牲層の除去の際、金属
が薄くなることによって、最終金属ボンディング・パッ
ドに影響を及ぼし、信頼性の問題も持ち上がってくる。
犠牲金属層は、最終金属ボンディング・パッドと同一の
物質特性を有するので、自動的にエッチングを停止する
ことはできない。このために、ウエハ・レベル・バーン
・インを用いる犠牲層方法を採用しなかった素子と比較
すると、ワイヤボンドの信頼性に影響を及ぼす可能性が
ある。また、ある種のプラスチック・パッケージに必要
とされるような、ポリイミッド応力層(polyimide stres
s layer)が付着されていないため、更に別の信頼性問題
も存在し得る。このプロセスは、犠牲金属除去の後に追
加することもできるが、殆どの場合、ウエハを一旦取り
出したなら、機器汚染という観点(concerns)から、再度
ＩＣウエハ製造設備に戻すことは許されない。ポリイミ
ッド層の追加は、ウエハＩＣ製造設備の条件と比較する
と、比較的汚い環境で行わなければならず、汚染（ナト
リウム、カリウム等．．．）による信頼性問題の原因と
なる。
【０００６】余分なウエハ処理や信頼性の問題全てを無
視することができると仮定しても、バーン・インの後に
余分な処理がウエハに必要であるという根本的な問題が
残っている。本質的に、バーン・インされたウエハは、
犠牲金属を除去した後、完成品とは異なる処理を受け
る。
【０００７】一旦犠牲金属層バーン・インを製品に用い
ることを決定したなら、検査戦略を考えなければならな
い。これは、２つの方法で達成することができる。
【０００８】１つの方法は、バーン・イン検査システム
に、複雑な検査回路を用いることである。これは費用が
かかり、しかも保守が厄介である(maintenance intensi
ve)。製品の一生(lifetime)の製造／生産モード(manufa
cturing/production mode)の間、信頼性に関する研究
は、小さなサンプル・レベルを除いては、殆ど行われて
おらず、監視されてもいない。バーン・イン炉の検査回
路に問題がある場合、ＩＣウエハの製造ロットは適正に
バーン・インされていない可能性があり、信頼性の問題
となる。サンプルによる方法では、比較的少量の素子を
各製品ロットから抜き取り、信頼性に関する研究を行
う。典型的に、この信頼性の研究では、多数の製品ロッ
トからサンプルを収集する必要があるので、十分な量を
収集し生産機器の信頼性研究を開始する前に、数週間か
かる場合がある。一旦、信頼性の問題が製品ロットから
発見されたなら、製品が顧客に出荷されてから数週間後
となる場合があり、一旦監視研究(monitored study)が
完了したなら、製品の回収を行わなければならない。こ
のバーン・イン方法には、厳しい製品の信頼性および顧
客満足の問題がある。
【０００９】バーン・イン機器の信頼性問題を解決する
他の方法は、バーン・イン自己検査回路（ＢＩＳＴ）を
付加することである。この方法は製品開発において厄介
な問題を解決することができるが、貴重なシリコン表面
領域を占有し、各素子にコストを付加することになる。
加えて、ＢＩＳＴ回路を開発するために新たに要する設
計資源および時間は、新たな製品開発時点から市場投入
まで、密接な関係がある。
【００１０】
【発明が解決しようとする課題】典型的な素子のバーン
・インは、従来パッケージされた部品という形で行われ
ていた。通常、バーン・インは外国（マレイシア、タイ
等）で行われる。これは、個々のパッケージ・ユニット
をバーン・イン検査カード上に取り付け、バーン・イン
炉に挿入しなければならないため、時間のかかるプロセ
スである。素子にバーン・インを行い、その後に検査し
て、まだ機能するか否か確かめる。素子が機能しない場
合、その部分を破棄し、しかも付加した検査時間および
パッケージ物質およびコストまでもが無駄になる。これ
は、バーン・イン不良率に左右される新たなＩＣ製造設
備プロセス(fabrication facility process)では、その
プロセスの相対的な信頼性の成熟度(relative reliabil
ity maturity)によって、非常に費用がかさむ可能性が
ある。
【００１１】従来の手法に伴う他の問題は、信頼性の研
究に関する。典型的に新製品の開発の間に行われる監視
バーン・イン研究(monitored burn-in study)の間、時
機を得た間隔（研究の精度によって６または１２時間
毎）で素子を炉から取り出し、機能性の検査をしなけれ
ばならない。これは非常に退屈なタスクでしかも時間が
かかるので、間違い（部品の紛失、パッケージのリード
の折り曲げ等）を犯す機会が非常に多くなる。研究中に
費やされる時間および精度は、新製品の市場出荷時期お
よび信頼性レベルに悪影響を及ぼし得るものである。し
たがって、ＩＣを検査するための新規でより効果的で費
用効率のよい方法が必要とされている。
【００１２】
【課題を解決するための手段】概略的に述べると、本発
明は、回路分布ウエハ（ＣＤＷ：circuit ditribution
wafer)または刺激／検査ウエハ(stimulus/test wafer)
によって、半導体製品ウエハを検査する方法および装置
を提供するものである。他の形態では、本発明は、ウエ
ハ検査に用いられる回路分布ウエハ、この回路分布ウエ
ハ（ＣＤＷ）の作成方法、および半導体製品ウエハの検
査方法を含む。回路分布ウエハは、製品ウエハ上で、バ
ーン・イン／検査／刺激動作を行う新規な回路を含む。
【００１３】概略的に述べれば、本明細書において教示
されるウエハ、方法、および方法は、ウエハ規模の集積
(wafer-scale integration)を利用し、種々の環境条件
の下で、一時的コンプライアンス相互接続媒体(compian
t interconnect media)を通じて、製品素子ウエハに電
気的バイアスや刺激を与えかつ受け取る、再使用可能で
検査可能な回路分布ウエハ（即ち、検査用ウエハ）を作
成する、半導体ウエハ対ウエハ検査／調整方式(wafer-t
o-wafer test/conditioning scheme)に関して記載され
るものである。
【００１４】回路分布ウエハ（ＣＤＷ）は、能動および
受動回路を含み、これらには、制御ロジック、検査ロジ
ック、デジタル信号プロセッサ、ＥＥＰＲＯＭ、ＲＡ
Ｍ、ＲＯＭ、フィルタ、デジタル／アナログ変換器、ア
ナログ／デジタル変換器、演算増幅器、マイクロコント
ローラ、あるいはバスや接点パッドを含み製品を検査す
るために用いられ得る回路が含まれる。
【００１５】製品ウエハは、通常金属（即ち、アルミニ
ウム）で形成された導電性材料の最上層が露出されてい
る。回路分布ウエハ（ＣＤＷ）も、金属導電性物質の最
上層を有し、これがコンプライアンス相互接続媒体を介
して選択的に製品ウエハに結合される。相互接続媒体
は、永久的または除去可能なエラストマ材料(elastomer
material)で形成され、金、銅、チタン、あるいは許容
し得る信号劣化即ち信号減衰で電気パルスを導通するそ
の他の金属または物質のような、導電性物質で作られた
ワイヤが埋め込まれている。
【００１６】一方のウエハが他方のウエハをある条件の
下で検査する検査ウエハである、２枚のウエハ間にコン
プライアンス相互接続媒体を用いるという手法により、
製品ウエハの電気検査、調整（即ち、バーン・イン）お
よび監視や、ウエハ温度および個々の素子性能のフィー
ドバックを可能とし、製品ウエハ上に形成される１つ、
多数の、または全ての集積回路のための埋め込み型過剰
電流／電圧保護部(built-in over-current/voltage saf
eguards)を設けることができる。回路分布ウエハ（ＣＤ
Ｗ）の様々な周辺位置には、検査情報を外部装置に通信
して、記憶、比較、送信、または分析するために、外部
電気接点が取り付けられている。
【００１７】ウエハ上での電力および信号分配を最適化
するために、多数の接点がウエハ上で用いられる。ウエ
ハおよび相互接続媒体は適所に、機械的固定具によって
互いに接触状態に保持される。機械的固定具は、外部接
点からウエハの外部に配線を導出させつつ、ウエハ全体
に均一な力を加える。
【００１８】ウエハ温度は、１枚以上のＣＤＷおよび／
または製品ウエハについて、温度フィードバック回路に
よって独立して制御されるので、製品ウエハ毎に様々な
機能性または非機能性素子を製造する場合でも、バーン
・イン温度制御を変更することができる。（電力消費に
よっては製品ウエハへの自己加熱があるので、ある温度
で適切に検査するためには、加熱の代わりに冷却が必要
な場合もある）。
【００１９】ＣＤＷ上に過剰電流／電圧保護部を埋め込
む必要性が生じるのは、製品ウエハ上で単一のまたは多
数の素子が短絡するときである。短絡が発生するとウエ
ハ上で過剰な電力消費が生じ、局所的な加熱や、ＣＤＷ
への電力供給線上のヒューズが飛ぶ原因となる。ＣＤＷ
上に組み込んだ過剰電流／電圧回路によって、製品ウエ
ハ上で短絡した各素子を電源から切り離し、あるいは電
源を切って、不良として登録することができる。したが
って、漏れがあったり、過剰電流／電圧が発見された素
子は電気的には「死んだ」状態となり、他の正常な素子
を検査する際に問題とはならない。加えて、電流基準ま
たは電圧基準比較回路を用いて、開放状態の素子も不良
として登録される。ＣＤＷ上の各素子サイト(device si
te)はこの機能を有するので、製品ウエハの各ダイは個
々に電源から切断することができる。
【００２０】図示の簡素化および明確化のため、図面に
示されている要素は必ずしも原寸通りには描かれていな
いことは認められよう。例えば、いくつかの要素の寸法
は、明確化のために、他の要素に対して誇張されてい
る。更に、適切と思われる場合には、図面間で参照番号
を繰り返し、対応するまたは類似の要素を示すこととし
た。
【００２１】
【実施例】本発明は、従来の技術で述べた欠点の多くを
克服するものである。このことは、図１〜図７を参照す
ることによってよりよく理解できよう。図１は、検査装
置１０を概略的に示す。検査装置１０は、上側部分およ
び下側部分から成る室(chamber)１２を有する。室１２
は、回路分布ウエハ（ＣＤＷ）１６と製品素子ウエハ１
４とを保持するように設計されている。好適な形態で
は、ウエハ１６，１４は、シリコン、絶縁物質上のシリ
コン(SOI)、ゲルマニウム、砒化ゲルマニウムなどのよ
うな物質で形成された半導体ウエハである。最良の力学
的特性(mechanical performance)を得るためには、２種
類のウエハ（ＣＤＷおよび製品ウエハ）は、同一物質ま
たは同一熱膨張係数を有する物質でつくるべきである。
製品ウエハは、販売用または商用に用いるために製造さ
れる１つ以上の集積回路を含むウエハである。製品素子
ウエハ１４の集積回路は、デジタルおよび／またはアナ
ログ回路、ならびに機構的変換器、マイクロマシン、セ
ンサ、レーザ、光学素子などのような半導体と互換性の
ある他の素子を含むことができる。一般的に、製品ウエ
ハ上の集積回路（ＩＣ）は、１つ以上のマイクロプロセ
ッサ（ＭＰＵ）、マイクロコントローラ（ＭＣＵ）、デ
ジタル信号プロセッサ（ＤＳＰ）、アナログ・フィル
タ、Ａ／ＤまたはＤ／Ａ変換器、メモリ回路、ＥＥＰＲ
ＯＭ、ＥＰＲＯＭ、フラッシュ・メモリ、ＤＲＡＭ、Ｓ
ＲＡＭ、不揮発性メモリ、アナログ回路、演算増幅器、
個別素子、論理回路、プログラム可能な論理アレイ（Ｐ
ＬＡ）、リード・オンリ・メモリ（ＲＯＭ）、特定用途
集積回路（ＡＳＩＣ）、ＩＣ周辺素子、またはその他の
あらゆる互換性のあるＩＣ素子である。
【００２２】回路分布ウエハ（ＣＤＷ）１６は、ウエハ
１４上で集積回路を検査／シミュレーションするための
複数の回路を含む。ウエハ１４は、通常二次元レイアウ
トに配列されるＩＣを含む（即ち、これらは、例えば、
行／列に配列される）。したがって、ウエハ１６は、同
様のまたは同一の二次元レイアウト体系に配列された回
路を含む。ウエハ１４がＮ個の製品ＩＣを含む場合、回
路分布ウエハは、Ｎ個の検査回路を含み、個々の検査回
路が別個の製品ＩＣを検査する。通常、検査回路は、Ｎ
個の場合全てにおいて同様または同一であるが、Ｎ個の
検査回路の設計を変えて、特定の素子を特定の方法で検
査することも可能である。また、１つ以上の検査回路を
用いて１つの製品ＩＣを検査したり、１つ以上の製品Ｉ
Ｃの検査をウエハ１６上の１つの検査回路で行うよう
に、ウエハ１４，１６を設計することも可能である。
【００２３】したがって、ウエハ１４は検査対象のＩＣ
を含み、ウエハ１６はウエハ１４上でＩＣの検査／バー
ン・イン／刺激を可能とする検査回路を含む。ウエハ１
４，１６を互いに電気的に結合するのは相互接続媒体
（ＩＭ:interconnect media）１８である。ウエハ１
４，１６は、導電性物質の上面が露出されるように形成
される。通常、集積回路は、金属、耐熱金属、シリサイ
ド、サリサイド(salicides)、ポリシリコン、非結晶性
シリコン、エピタキシャル・シリコンなどのような物質
の導電層を有して形成される。通常、アルミニウム、
銅、金、はんだバンプなどのような金属層が、ＩＣの最
上層を形成する。これらの層は、誘電体層によって互い
に絶縁されており、コンタクト・ホール、ビア(via)、
または相互接続部を通じて互いに接続される。ＩＣの最
上層は環境に露出されているので、ＩＣパッケージまた
は回路基板のワイヤあるいはその他の導電性媒体をＩＣ
に取り付け、当該ＩＣの外界との通信を可能にしてい
る。
【００２４】ウエハ１４，１６は、金属最上層が互いに
対向するように、室１２に配置される。相互接続媒体
（ＩＭ）１８を形成する物質は、これらウエハ１４，１
６の最上部の導電層を結合することができ、ウエハ１４
またはウエハ１６いずれの絶縁された隣接する接点を電
気的に短絡させないものであれば、いかなる物質でもよ
い。ＩＭ１８として使用可能な物質の一種に、エラスト
マ物質が含まれる。典型的には、金属または導電性物質
の小さなファイバまたはロッドを空間中に垂直状／パタ
ーンに配置し、次にエラストマ誘電体物質で包囲する。
別の形状では、金属ロッドをエラストマ物質内に配置
し、相互接続媒体（ＩＭ）１８を形成する。一般的に、
相互接続媒体は、多数の「髪の毛状(hair-like)」の導
電経路を含む誘電体またはエラストマ物質であり、導電
経路は、電気的に互いに短絡することなく、エラストマ
物質を介して接続する。非破壊的にしかも電気的な短絡
回路を回避するように各ウエハ１４，１６の最上金属層
を互いに結合するのは、ＩＭ１８内の絶縁された「髪の
毛状」独立導電体である（これらの導電体の図について
は図１を参照のこと）。相互接続媒体ＩＭ１８は、ＣＤ
Ｗウエハ１６に接続するためのケーブル２０，２２に十
分な余裕(clearance)を与えるという別の目的も有す
る。通常、ＩＭ１８は、悪影響を受けることなくいくら
かの応力または圧縮力に耐え得るように設計される。
【００２５】一形態では、ＩＭ１８は当技術では公知の
物質で、エラストマ物質を埋め込み導電物質と一体化す
る、エラストマ接点アレイ(elastomer contactor arra
y)として作られる。一般的に、ＩＭ１８はここではコン
プライアンス相互接続媒体と呼ばれ、コンプライアンス
相互接続媒体とは、重大な損傷を受けずにウエハ１４，
１６を互いに接続することができる、あらゆる媒体また
は物質のことである。通常、エラストマまたはコンプラ
イアンス相互接続媒体は、ウエハ１４またはウエハ１６
いずれにも過度な損傷を与えないという性質上、「海綿
状(spongy)」である。ＩＭ１８は、ウエハ１６に永久的
に締結(fasten)してもよいし、ウエハ１４または１６い
ずれからも独立した部分となるようにＩＭを設計しても
よい。
【００２６】回路分布ウエハ１６は、さほど外部からの
補助がなくても、ウエハ１４を検査またはバーン・イン
する、強力な電子部品および回路を含むことができる
が、回路分布ウエハ（ＣＤＷ）１６を、外部制御器、コ
ンピュータ、メモリ、または少なくとも電力を供給する
ための検査源(test source)に接続することは必須であ
る。これらの電気的接続器は、ケーブル２０，２２を通
じて、図１に示されている。ケーブルは接続器２４，２
６で終端する。当技術では、端子／導体を互いに直列ま
たは並列に結合するために用いることが可能ないくつか
の方法および装置がある。これらの通信形式はどれでも
図１の構成に用いることができる。ケーブル２０，２２
は、ウエハ１６との通信のために、各々１本以上の導電
性ワイヤを含む。加えて、ケーブル２２，２０内のワイ
ヤは、必要に応じて、入力、出力、または入出力線とな
ることもできる。
【００２７】図２は、図１の構造の切り欠き上面図であ
り、ＣＤＷ１６と、通信接続ケーブル２４，２６のウエ
ハ接点領域３０ｂ，３２ｂへの結合を示すものである。
図２において、検査装置１０の最上部は除去されてお
り、製品素子ウエハ１４およびＩＭ１８は具体的に図示
されていない。図２のＣＤＷ１６は、室１２において上
から見おろしたところである。
【００２８】図１および図２は、１つ以上の外部接点領
域３０ａ，３０ｂ，３２ａ，３２ｂ（図２において）を
示し、各接点領域は、１つ以上の入力、出力、および／
または入出力（Ｉ／Ｏ）端子を有する。例示のために、
図２には４つの接点領域３０ａ，３０ｂ，３２ａ，３２
ｂが示されており（接点領域は、１つから多数個まで、
いくつでも可能である）、各接点領域は、図２に四分領
域(quadrant)Ｉ，ＩＩ，ＩＩＩ，ＩＶとして描かれてい
るウエハ１６の部分に作用する。図２に示された複数の
領域３０ａ，３０ｂ，３２ａ，３２ｂの目的は、検査装
置に一度にウエハの一部のみを検査する機能を持たせる
ことによって、検査対象(problem)を隔離したり、経路
の検査を高速化することである。各種の製品素子は、用
いられるダイのサイズおよびウエハのサイズによって、
ダイの量が変化するので、ウエハによっては、検査また
はバーン・イン中に用いられる平均電力消費に応じて、
外部供給電力を大量に使用する場合がある。ウエハに分
配される電力量を管理するために、ウエハの一部に所要
時間バーン・インを行い、それに続く時間間隔に別のウ
エハ四分領域に切り替えることが必要な場合がある。１
つの大きなセグメント（ウエハ全体）でも、あらゆる数
のセグメントでも、一度に検査可能にすることができ
る。柔軟性のある温度および回路制御は、この区分方法
(segment method)によってもたらされる。１つの四分領
域には多くの良好なダイがり、他の四分領域は事実上
「死んでいる」（良好なダイが殆どない）場合、一方の
四分領域と他方の四分領域とでは、発熱の様子が異な
る。場合によっては、一方の四分領域には加熱が必要で
あるが、他方の領域には冷却が必要という場合もある。
先に教示した方法によって、半分、１／３、１／４、１
／８、あるいはいかなる数のセグメントにでも分割可能
であることを注記しておく。
【００２９】ケーブル２０ａ，２０ｂ，２２ａ，２２ｂ
およびそれらと結合されている接続器２４ａ，２４ｂ，
２６ａ，２６ｂによって外部検査制御が行われ、製品ウ
エハ１４のどの部分が検査またはバーン・インを受ける
かを知らせるので、 一旦検査またはバーン・インが行
われた四分領域には、再度検査やバーン・インが行われ
ない。ケーブル２０ａ，２０ｂ，２２ａ，２２ｂおよび
それらと結合されている接続器２４ａ，２４ｂ，２６
ａ，２６ｂは、１つ以上の入力、出力、または入出力端
子を含み、先に述べた加熱や検査データの転送の制御を
行うことができる。ケーブル２０ａ，２０ｂ，２２ａ，
２２ｂの一端が、領域３０ａ，３０ｂ，３２ａ，３２ｂ
を介してＣＤＷウエハ１４に接続される。これら接続器
／接点領域３０ａ、３０ｂ，３２ａ，３２ｂは、先にＩ
Ｍ１８について記載したようなエラストマ状とすること
ができる。別の形態では、接続器接点領域３０ａ、３０
ｂ，３２ａ，３２ｂは、それぞれ、スポット接合(spot
bonding)、ボール接合(ballbonding)、レーザ照射、は
んだ付け、またはワイヤを１つ以上の接点パッドに結合
するために用いられるいずれかの方法（これらの方法は
ＩＣパッケージング技術では公知である）によって結合
される。更に他の形態では、ＣＤＷウエハ１６へのケー
ブル２０ａ，２２ａ，２４ａ，２６ａをスポットはんだ
付けまたはスポット溶接することによって、いずれかの
外部電子制御部への電気接続を形成することもできる。
また、保守に便利なように、ソケット型接続を用いて、
ウエハからＣＤＷへの接続を永久的なものにしないとい
う方法もある。
【００３０】ＣＤＷウエハ１６は、図１の製品ウエハ１
４のように、正確な位置に構成された二次元配列を有す
る。製品ダイ接点サイト(product die contact sites)
２８ａ，２８ｂ，２８ｃ（図２では、多数のサイトの内
３つだけに参照番号が付けられている）は、製品ウエハ
１６の検査またはバーン・インに必要な検査回路を含
む。製品ダイ接点サイト２８ａ，２８ｂ，２８ｃのサイ
ズは、検査ダイ２８ａ，２８ｂ，２８ｃと領域３０ａ，
３０ｂ，３２ａ，３２ｂとの間の信号転送(signal buss
ing)を考慮して、実際の製品ダイと同一にするか、また
はそれより多少小さくしてもよい。
【００３１】図３は、先に図１および図２に導入された
典型的な回路分布ウエハ（ＣＤＷ）または検査ウエハ１
６を、上から見おろした図である。製品ダイ接点サイト
２８ａ，２８ｂ，２８ｃは、製品ウエハ１６の検査また
はバーン・インに必要な検査回路を含む。図３は、４つ
の外部接点領域３０ａ，３０ｂ，３２ａ，３２ｂを示
し、各外部接点領域は、図３に示したように、１つ以上
の入力、出力および／または入出力端子／パッドを有す
ることができる。例示のために、図３には４つの接続器
領域３０ａ，３０ｂ，３２ａ，３２ｂが示されており、
これらは四分領域Ｉ，ＩＩ，ＩＩＩ，ＩＶの各々に対応
する。別の形態では、製品ウエハ１４の設計／要件によ
っては、これ以上または以下の四分領域、および／また
は接続領域がある場合もある。
【００３２】ＣＤＷウエハ上の温度検出および素子性能
を監視するための監視回路を設けるために、埋め込み型
性能フィードバック回路サイト(perfromance feedback
embedded circuitry sites)３６ａ，３６ｂ，３６ｃ，
３６ｄが用いられる。これを図４および図５に更に詳細
に示す。４つの四分領域Ｉ、ＩＩ、ＩＩＩ，ＩＶが用い
られているので、ＣＤＷウエハ１４上に４つの埋め込み
型フィードバック回路サイト３６ａ，３６ｂ，３６ｃ，
３６ｄが設けられている。各四分領域は、１つ以上の埋
め込み型性能フィードバック回路サイトを有し、これら
のサイトは、外部に送信するために局所的にデータを収
集し、各四分領域内の各検査ダイの中央制御部となって
いる（即ち、３４ａ、３４ｂ，３４ｃは、ウエハ１６上
の検査ダイの例である）。ＣＤＷウエハ１４をいかに設
計するかによって、ＣＤＷウエハ１４の各部分(section
ing)に１つの埋め込み型性能フィードバック回路サイト
３６ａが好適な形態で設けられる。また、ＣＤＷウエハ
１４の各部に対して、１つのウエハ接点領域３０ａ，３
０ｂ，３２ａまたは３２ｂがある。図４の領域３８は、
図３の一部分を拡大してより詳細に示したものである。
ＣＤＷ１６に対して歩留まり１００％を保証するため
に、回路３６ａ，３６ｂ，３６ｃ，３６ｄに、適切な冗
長／修理可能回路(redundent repairable circuitry)を
含ませることを指摘するのは重要である。
【００３３】図４は、図３で領域３８と称した部分の拡
大図を示す。図４では、図３の領域３８上の多くの検査
ダイまたは検査回路が、拡大されて示されている。各検
査ダイ３４は、互いに１つ以上の検査ダイ、回路３６ａ
−３６ｄ、および／または１つ以上の領域３０ａ、３０
ｂ，３２ａ，３２ｂのパッドに結合されている。回路３
６ａ−３６ｄと同様に、回路３４もＣＤＷの１００％歩
留まりを保証するために冗長／修理可能回路を含む。図
４の相互接続部はウエハの幅の大部分に及ぶので、ウエ
ハ上バス(on-wafer busses)と呼ばれる。言い換えれ
ば、これらのバスは、ウエハの広さ全体にわたり、単一
のダイに制限されるのではない。ＣＤＷ１６が完全に機
能するためには、ウエハ全体が動作しなければならな
い。即ち、理想的には、歩留まりが１００％、または１
００％の機能性（エラーなし）のウエハを形成しなけれ
ばならないことを意味する。これは、メモリ設計に用い
られている公知の冗長化技法を用いることによって行う
ことができ、ＮＭＯＳのようなより単純なプロセスを用
いることによって達成することができ、および／または
最少寸法が大きいリソグラフィ（例えば、１．０ミクロ
ンないし１０ミクロンの最少サイズ）を用いて、１００
％歩留まりの尤度(likelihood)を高めることもできる。
加えて、ウエハ１６の回路は通常ウエハ１４上の製品ウ
エハ・ダイ程多くのゲート／ロジックを有していないの
で、ＣＤＷ１６を作るときの設計ルール（トランジスタ
の分離、金属バスの接近度、接点リソグラフィの不整合
許容度(contact lighographic misalignment toleranc
e)等）を全て大きくし、安全性のための余裕(safety ma
rgin)を改善することによって、歩留まりを高めること
ができる。更に、完全に機能するウエハを保証するため
に、ＣＤＷを検査し、選択的に(optionally)修理する。
【００３４】ある理由のために１００％（ウエハ全体）
の歩留まりが達成できない場合、製品ウエハ１４を完全
に検査するには、同一位置のダイが双方共機能しないこ
とはない、１つ以上のＣＤＷ１６を用いればよい。例え
ば、第１ＤＣＷは偶数のダイが全て動作し、奇数のダイ
は全てが動作する訳ではないと仮定し、第２ＣＤＷは奇
数のダイが全て動作し、一方偶数のダイは全てが動作す
る訳ではないと仮定する。製品ウエハの検査を最初に第
１ＣＤＷで行い、続いて第２ＣＤＷで行うと、全ての製
品ＩＣを検査するのに、異なるＣＤＷを用いて２回検査
を行う必要があるという作業上の損失(performance los
s)が生じる。
【００３５】図５は、図３および図４の性能フィードバ
ック即ち監視回路３６ｃ、図４の１つの代表的回路３
４、相互接続媒体１８、および製品ウエハ１４上の代表
的なＩＣの１つである検査対象素子（ＤＵＴ）を、回路
図または回路ブロック図で示す。図５は、図３および図
４の回路３６ｃを部分毎に、即ち、四分領域毎に用いて
データを追跡し、部分／四分領域の温度を監視する様子
を示すものである。回路３６ｃは温度検出回路５０を有
し、熱電対に用いられるもののような相関アルゴリズム
によって、温度に相関付けることができる電圧であるＴ
ＥＭＰ信号を出力する。温度は、図６および図７の加熱
器／冷却器８０，８２によって安定させたり、ＴＥＭＰ
信号によって変化させることができる。回路３６ｃ内の
デコーダ５２を用いて、検査データを外部検査装置また
はコンピュータに供給する。信号ＣＨＣＫは、ＣＤＷ１
６上の他の監視／駆動回路からの複数の入力を有するデ
コーダの直列出力である。ＣＨＣＫは、製品ウエハ１４
またはＣＤＷ１６のいずれか一方に基づいた、所定の行
／列フォーマット状のデータを供給するので、コンピュ
ータは、不良または良好なダイ、温度、電流、電圧、速
度、およびその他のあらゆる検査条件について、ウエハ
／ＩＣの行および列マップを発生することができる。デ
コーダ５２は、ＥＮＢＬと表記されたイネーブル信号
と、図７の機能部１０８によって発生されるＣＬＫ信号
によって供給されるシステム・クロックを有する。或い
は、クロック信号をＣＤＷ１６上で発生させることもで
きる。
【００３６】ＣＤＷ１６上の各検査回路は、図５の監視
／駆動回路３４と同様である。電流遮断回路５４および
電流検出回路５６は共に機能して、余りに多くの電流を
引き込んでいる(drawing)部分または電流の漏れがある
部分を確実に遮断することにより、検査中隣接するＩＣ
に影響を与えないようにする。回路５６は、電流基準Ｉ
ＲＥＦを入力として受ける。図５の回路３４を介して検
査中のウエハ１４上にあるＩＣが、過剰電流モードにあ
る場合（ＩＲＥＦとの比較によって判定される）、回路
５６は回路５４に、製品ウエハ１４上の製品ＩＣを遮断
するように通知する。電圧遮断回路５８および電圧検出
回路６０は、１つ以上のＶＲＥＦ信号によって電圧が検
出されることを除いて、回路５４，５６と同様に動作す
る。ＶＲＥＦ信号（複数）を用いて、ウエハ１４上のＩ
Ｃがある電圧以上にならないこと、およびある電圧以下
にならないことを保証することもできる。ＯＲゲート６
２を用いて、過剰電流／過剰電圧（または不足電流／不
足電圧）状態、即ち、製品ウエハ１４上のどのＩＣが１
つ以上の電流問題または電圧問題のために遮断されてい
るのかを、デコーダ５２を介して、ＣＤＷ１６外部に通
知する。製品ウエハに充電する前、およびバッファ６４
−７４に充電する前に、Ｉｄｄおよび／またはＶｄｄ
は、回路５４，５６，５８によって直列に、そして回路
６０によって並列に供給されかつ制御されることを指摘
するのは重要である。したがって、電圧または電流問題
が検出され、バーン・イン中に電力を低下させる場合、
バッファ６４−７４は充電されない。
【００３７】図５の回路３４は、ＩＥＥＥ１１４９．１
ＪＴＡＧ検査方法(test methodology)で完全に開示され
ている。この検査方法は本願に含まれているものとす
る。信号ＴＤＯ，ＴＤＩ，ＴＭＳ，ＴＣＫ，ＴＲＳＴ，
ＨＲＳＴは当技術では公知であり、ＩＥＥＥ１１４９．
１に明確に説明されている。上述の信号の他に、ＣＤＷ
１６は、製品ウエハ１４に給電するために、Ｖｓｓ（接
地）およびＶｄｄ（電力）信号を受ける。ＲＳＴは、回
路３４の電圧および電流回路のためのリセット信号であ
ると共に、回路３６ｃの温度回路５０およびデコード回
路５２のためのリセット信号でもある。信号ＰＬＬ０，
ＰＬＬ１，ＰＬＬ２，ＰＬＬ３が、スイッチ（図５には
示されていない）を介して、または直接配線接続(direc
t hardwired connections)によって、回路３４内のＶｄ
ｄまたはＶｓいずれか一方にセットされているので、ウ
エハ１４上の検査対象ＩＣに、外部クロック信号の１
ｘ，２ｘ，３ｘまたは４ｘを送り込むことができる。回
路３４におけるＶｓｓおよびＶｄｄの配電をプログラム
可能にして、柔軟な検査ができるようなＰＬＬ構成ピン
(PLL configure pins)を設けることもできる。即ち、シ
ステムに１０ＭＨｚのクロックを供給することによっ
て、図５のＰＬＬ信号（位相ロックループ）によって、
１０ＭＨｚ、２０ＭＨｚ、３０ＭＨｚ、および／または
４０ＭＨｚの１つ以上でウエハ１４上のＩＣを検査する
ことができる。加えて、製品ウエハ１４のＩＣに実施さ
れるいずれのスキャン・チェイン構造(scan chanin des
ign)でも、スキャン・チェイン制御信号Ｌ１ＴＣＫ，Ｌ
２ＴＣＫ，ＴＭＯＤによって動作させることができる。
【００３８】図６は、検査のためにウエハ１４，１６を
保持し、ウエハ１４，１６の１枚以上を選択的に加熱ま
たは冷却するために用いられる装置を示す。図６は、ウ
エハ１４，１６、相互接続媒体（ＩＭ）１８、ハウジン
グ１２、加熱／冷却部８０，８２、および取り付け具９
０，９２を示す。要素８０，８２は冷却部、加熱部、ま
たは加熱および冷却共用部のいずれかであることに注意
されたい。ＣＤＷ１６を外部世界に結合する外部接点２
４，２６は、それぞれ接点７８，８０に結合され、デー
タ線、制御線等のための導電経路を提供する。１本以上
の制御線が、各加熱部８２，８０に結合されている。先
に論じたが、ウエハ１６のように、加熱／冷却部も多数
の部分に分割する(parsed)ことによって、製品ウエハ１
４またはＣＤＷ１４の部分を効果的に加熱または冷却す
ることができる。先に論じたように、電流に関係する製
品ウエハの自己発熱で十分な場合もあるので、加熱また
は冷却部は必要ない場合もある。
【００３９】図７は、相互接続媒体（ＩＭ）１８を介し
て結合された１枚以上の回路分布ウエハ（ＣＤＷ）１６
即ち刺激／検査ウエハ１６を用いて、１枚以上の製品ウ
エハ１４を検査するために用いられる装置を示す。図７
では、固定具９０，９２は、図１および図２に示したシ
ステムを介して、１枚以上のウエハを含み検査可能な領
域を有する。図７では、図１および図２に示したユニッ
トと同様の４つのユニットが、ハウジング／固定具９
０，９２内に配置されている。図７における４つのユニ
ットの内１つだけに符号が付けられているが、いかなる
数Ｎのユニットでも用いることができる。ここでＮは有
限の正の整数である。接点２４，２６およびケーブル２
０，２２が、４つの検査ユニットを、複数の導体を含む
配線(cabling)１０２を介して、検査／調整システム制
御器１０４と呼ばれる外部検査装置に結合する。制御器
１０４は、固定具９０，９２内のＣＤＷ１６に給電する
ための電源ユニット１０６を含む。加えて、制御器１０
４は、ＣＤＷ１６およびＩＭ１８を介して、製品ウエハ
１４の機能性を検査する機能ユニット(function unit)
も有する。更に、制御器１０４はバッファ６４−７４を
制御することもできる。制御器１０４は、データを記録
し、欠陥のあるＩＣを検出し、検査データを操作するな
どのために、分析ユニット１１０を用いてＣＤＷ１６お
よび製品ウエハ１６からのデータを分析する。制御器１
０４内の温度ユニット１１２を用いて、製品１４（ＣＤ
Ｗ１６上の回路５０によって）および／またはＣＤＷ１
６の動作温度を監視し、温度エラーを知らせ、時間に対
する温度のばらつきを補正したり、ウエハの種々のセグ
メントの温度をある検査許容量以内に保持する。
【００４０】以上、本発明を具体的な実施例を参照しな
がら示しかつ説明したが、更に他の変更や改善が当業者
には思い付くであろう。例えば、出荷前にＣＤＷを用い
てウエハの検査を行うことによって、ＢＩＳＴ（組み込
み自己検査）の重要性を低くすれば、製品ダイ上の基板
領域を節約することができる。ＣＤＷは、ここでは、バ
ーン・イン、アナログまたはデジタル検査、組み込み自
己検査（ＢＩＳＴ）、過剰電流検査、過剰電圧検査、遅
延経路検査、固着故障検査(stuck at fault testing)、
および／またはその他のあらゆる形態の検査でも、ウエ
ハを検査することができる。ウエハ試験回路（例えば、
組み込み自己検査、ＪＴＡＧ、ＬＳＲＬ、ＬＳＳＤ等）
によって、製品ウエハ１４上で十分なレベルの検査有効
範囲(test coverage)が達成されるのであれば、ウエハ
・プローブをなくすこともできる。回路３４内の回路に
よって、更に他の回路検査を行うこともできる。したが
って、本発明は、例示された特定形状に限定される訳で
はないこと、および特許請求の範囲は、本発明の精神お
よび範囲から逸脱しない全ての変更を含むことを意図す
ることは理解されよう。
【図面の簡単な説明】
【図１】本発明によるウエハ検査装置を示す断面図。
【図２】本発明による図１のウエハ検査装置を示す上面
図。
【図３】本発明による製品ウエハを検査するために用い
られる検査用ウエハの上面図。
【図４】本発明による図３の一部を拡大した上面図。
【図５】本発明にしたがって、図４で用いられる論理お
よび物理アドレス・エントリを示すブロック図。
【図６】本発明による、ウエハ検査固定／室を示す断面
図。
【図７】本発明による多数ウエハ検査システムを示すブ
ロック図および上面図。
【符号の説明】
１０ 検査装置 １２ 検査室 １６ 回路分布ウエハ １４ 製品素子ウエハ １８ 相互接続媒体 ３０ａ，３０ｂ，３２ａ，３２ｂ 外部接点領域 ２８ａ，２８ｂ，２８ｃ 検査ダイ ３６ａ，３６ｂ，３６ｃ，３６ｄ 埋め込み型性能フィ
ードバック回路サイト ５０ 温度検出回路 ８０，８２ 加熱器／冷却器 ５２ デコーダ ５４，５８ 電流遮断回路 ５６，６０ 電流検出回路 ６２ ＯＲゲート ９０，９２ 固定具 １０４ 外部検査装置

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】検査装置であって：集積回路を含む半導体
    製品ウエハ（１４）；回路分布ウエハ（１６）；および
    前記半導体製品ウエハを前記回路分布ウエハに結合する
    ためのコンプライアンス相互接続媒体（１８）；から成
    り、 前記回路分布ウエハ上の回路（３６ａ，３４ａ）は、前
    記コンプライアンス相互接続媒体を通じて送信される電
    気信号によって、前記半導体製品ウエハ上の回路に電気
    的な刺激を与えるように設計されていることを特徴とす
    る検査装置。
  2. 【請求項２】半導体刺激ウエハ（１６）であって：複数
    の刺激回路（３４）であって、少なくとも１つの露出さ
    れた導電性接点領域に各々結合されている前記刺激回
    路；少なくとも１つの性能フィードバック回路（３６
    ｃ）；複数の入出力端子（３２ｂ）；前記複数の入出力
    端子を、前記複数の刺激回路および少なくとも１つの性
    能フィードバック回路の双方に結合する導電性バス（図
    ４）；および前記少なくとも１つの露出された導電性接
    点領域に結合され、前記半導体刺激ウエハを、製品集積
    回路を含むウエハに結合可能にするコンプライアンス相
    互接続手段（１８）；から成ることを特徴とする半導体
    刺激ウエハ。
  3. 【請求項３】半導体製品ウエハを刺激するために形成さ
    れた刺激ウエハを形成する方法であって：表面を有する
    基板を用意する段階；前記基板上の第１領域内に、前記
    刺激ウエハとの情報通信のための複数の入出力端子を形
    成する段階；前記基板上の前記第１領域とは異なる第２
    領域に、複数の駆動回路を形成する段階であって、前記
    複数の駆動回路を前記基板の表面にわたって所定の二次
    元形状に配列し、前記複数の駆動回路は電圧を制御する
    回路、電流を制御する回路、および前記複数の駆動回路
    を通過する信号を制御する回路を含む、前記複数の駆動
    回路を形成する段階；前記基板上の前記第１および第２
    領域双方とは異なる第３領域内に、少なくとも１つのフ
    ィードバック回路を形成する段階であって、前記少なく
    とも１つのフィードバック回路は、温度監視回路と、前
    記複数の駆動回路の内どの回路が刺激に対して問題とな
    ったかを識別する性能監視回路とを含む前記フィードバ
    ック回路を形成する段階；および前記複数の入出力端
    子、前記複数の駆動回路、および前記少なくとも１つの
    フィードバック回路の間で信号を結合する、刺激ウエハ
    導電性相互接続ネットワークを形成する段階；から成る
    ことを特徴とする刺激ウエハ形成方法。
  4. 【請求項４】刺激ウエハを用いて製品ウエハを刺激する
    方法であって：前記製品ウエハを用意する段階であっ
    て、刺激すべき複数の製品集積回路を含み、前記製品集
    積回路に結合された選択的に露出された最上導電性物質
    層を有する、前記製品ウエハを用意する段階；前記刺激
    ウエハを用意する段階であって、前記刺激ウエハは複数
    の刺激回路を含み、前記複数の刺激回路の内少なくとも
    １つの刺激回路は、前記複数の製品集積回路内の１つの
    製品集積回路に対応し、前記刺激回路に結合され選択的
    に露出された最上導電物質層を有する、前記刺激ウエハ
    を用意する段階；およびコンプライアンス相互接続媒体
    を製品ウエハと前記刺激ウエハとの間に配置する段階で
    あって、前記コンプライアンス相互接続媒体は、前記製
    品ウエハの選択的に露出された最上導電物質層を、前記
    刺激ウエハの選択的に露出された最上導電性物質層に結
    合し、前記コンプライアンス相互接続媒体を通じて送信
    される電気信号によって、前記刺激ウエハが前記製品ウ
    エハを刺激可能とする、前記コンプライアンス相互接続
    媒体を配置する段階；から成ることを特徴とする方法。
  5. 【請求項５】半導体ウエハ上に形成された検査回路であ
    って：コンプライアンス相互接続媒体を介して信号を供
    給し、前記コンプライアンス相互接続媒体を介して電圧
    および電流を監視するＮ個の検査回路（３４）であっ
    て、Ｍ個の異なる群に分割される前記Ｎ個の検査回路；
    およびＭ個のフィードバック回路（３６）であって、各
    々Ｍ個の異なる群の内特定の１つから温度情報を監視す
    る、前記Ｍ個のフィードバック回路；から成ることを特
    徴とする検査回路。
JP7237933A 1994-08-31 1995-08-24 集積回路の検査に用いる装置、方法およびウエハ Pending JPH0878496A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US29887094A 1994-08-31 1994-08-31
US298870 1994-08-31

Publications (1)

Publication Number Publication Date
JPH0878496A true JPH0878496A (ja) 1996-03-22

Family

ID=23152321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7237933A Pending JPH0878496A (ja) 1994-08-31 1995-08-24 集積回路の検査に用いる装置、方法およびウエハ

Country Status (4)

Country Link
US (3) US6577148B1 (ja)
EP (1) EP0699912A3 (ja)
JP (1) JPH0878496A (ja)
KR (1) KR960009090A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504889A (ja) * 1999-07-14 2003-02-04 エイアー テスト システムズ ウエーハレベルバーンインおよび電気テスト装置および方法
KR102359547B1 (ko) * 2020-09-25 2022-02-08 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288561B1 (en) 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6525555B1 (en) 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US6690186B2 (en) * 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US6577148B1 (en) 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
US6153891A (en) * 1994-11-23 2000-11-28 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6020746A (en) * 1994-11-23 2000-02-01 Intel Corporation Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
US5976980A (en) * 1994-11-23 1999-11-02 Intel Corporation Method and apparatus providing a mechanical probe structure in an integrated circuit die
US5798653A (en) * 1995-04-20 1998-08-25 Sun Microsystems, Inc. Burn-in system for reliable integrated circuit manufacturing
US6133744A (en) * 1995-04-28 2000-10-17 Nec Corporation Apparatus for testing semiconductor wafer
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US5903164A (en) * 1995-11-08 1999-05-11 Johnstech International Corporation Active wafer level contacting system
KR100460470B1 (ko) * 1996-05-17 2005-02-28 폼팩터, 인크. 웨이퍼레벨번-인공정및시험
AU3073797A (en) * 1996-05-17 1997-12-05 Formfactor, Inc. Wafer-level burn-in and test
US6127836A (en) * 1996-07-22 2000-10-03 Micro Instrument Company Electronic test apparatus
US6097200A (en) * 1996-10-07 2000-08-01 Aetrium Incorporated Modular, semiconductor reliability test system
US5886535A (en) * 1996-11-08 1999-03-23 W. L. Gore & Associates, Inc. Wafer level burn-in base unit substrate and assembly
US5909123A (en) * 1996-11-08 1999-06-01 W. L. Gore & Associates, Inc. Method for performing reliability screening and burn-in of semi-conductor wafers
US5966022A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Wafer level burn-in system
US5896038A (en) * 1996-11-08 1999-04-20 W. L. Gore & Associates, Inc. Method of wafer level burn-in
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US6798224B1 (en) * 1997-02-11 2004-09-28 Micron Technology, Inc. Method for testing semiconductor wafers
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
GB2327144A (en) * 1997-07-09 1999-01-13 Motorola Inc Method and substrate for wafer interconnection
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
US6309897B1 (en) 1997-09-30 2001-10-30 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US20060081971A1 (en) * 1997-09-30 2006-04-20 Jeng Jye Shau Signal transfer methods for integrated circuits
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US6703640B1 (en) * 1998-01-20 2004-03-09 Micron Technology, Inc. Spring element for use in an apparatus for attaching to a semiconductor and a method of attaching
US6456100B1 (en) 1998-01-20 2002-09-24 Micron Technology, Inc. Apparatus for attaching to a semiconductor
US6744346B1 (en) * 1998-02-27 2004-06-01 Micron Technology, Inc. Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece
JPH11260872A (ja) * 1998-03-14 1999-09-24 Tokyo Electron Ltd スクリーニングプローバ
JPH11274252A (ja) * 1998-03-19 1999-10-08 Mitsubishi Electric Corp 半導体装置の検査装置及びその検査方法
US6159754A (en) 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
DE19822000C2 (de) * 1998-05-15 2002-04-18 Infineon Technologies Ag Prüfverfahren für integrierte Schaltungen auf einem Wafer
US6229322B1 (en) * 1998-08-21 2001-05-08 Micron Technology, Inc. Electronic device workpiece processing apparatus and method of communicating signals within an electronic device workpiece processing apparatus
US6353326B2 (en) * 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6140833A (en) * 1998-11-16 2000-10-31 Siemens Aktiengesellschaft In-situ measurement method and apparatus for semiconductor processing
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7417450B2 (en) 2005-12-02 2008-08-26 Texas Instruments Incorporated Testing combinational logic die with bidirectional TDI-TMS/TDO chanel circuit
US6452411B1 (en) 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
JP2000269278A (ja) * 1999-03-15 2000-09-29 Nec Corp バーンイン装置及び半導体ウエハ
US6993418B2 (en) * 1999-03-16 2006-01-31 Sigma Systems Corporation Method and apparatus for latent temperature control for a device under test
WO2000057196A1 (en) * 1999-03-24 2000-09-28 Howard Hsu Wafer probe card
DE19917586C2 (de) * 1999-04-19 2002-01-17 Infineon Technologies Ag Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
US6340895B1 (en) * 1999-07-14 2002-01-22 Aehr Test Systems, Inc. Wafer-level burn-in and test cartridge
US6562636B1 (en) 1999-07-14 2003-05-13 Aehr Test Systems Wafer level burn-in and electrical test system and method
EP1218765B1 (en) * 1999-07-14 2006-01-18 AEHR Test Systems Wafer-level burn-in and test cartridge
US6580283B1 (en) 1999-07-14 2003-06-17 Aehr Test Systems Wafer level burn-in and test methods
US6468098B1 (en) 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US7335965B2 (en) * 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
US6392428B1 (en) * 1999-11-16 2002-05-21 Eaglestone Partners I, Llc Wafer level interposer
JP3984773B2 (ja) * 2000-03-17 2007-10-03 株式会社ルネサステクノロジ 半導体装置
JP2001291400A (ja) * 2000-04-07 2001-10-19 Mitsubishi Electric Corp 半導体メモリ用のテスト回路
US6476630B1 (en) * 2000-04-13 2002-11-05 Formfactor, Inc. Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6724209B1 (en) 2000-04-13 2004-04-20 Ralph G. Whitten Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6586921B1 (en) * 2000-05-12 2003-07-01 Logicvision, Inc. Method and circuit for testing DC parameters of circuit input and output nodes
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
US6537831B1 (en) * 2000-07-31 2003-03-25 Eaglestone Partners I, Llc Method for selecting components for a matched set using a multi wafer interposer
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6822469B1 (en) * 2000-07-31 2004-11-23 Eaglestone Partners I, Llc Method for testing multiple semiconductor wafers
US6462575B1 (en) * 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
US6541989B1 (en) * 2000-09-29 2003-04-01 Motorola, Inc. Testing device for semiconductor components and a method of using the device
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6830940B1 (en) * 2000-11-16 2004-12-14 Optical Communication Products, Inc. Method and apparatus for performing whole wafer burn-in
US20020078401A1 (en) * 2000-12-15 2002-06-20 Fry Michael Andrew Test coverage analysis system
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US20020129293A1 (en) * 2001-03-07 2002-09-12 Hutton John F. Scan based multiple ring oscillator structure for on-chip speed measurement
US7396236B2 (en) 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
US6777969B1 (en) * 2001-03-21 2004-08-17 Cypress Semiconductor Corp. Low stress test mode
US6881593B2 (en) * 2001-05-31 2005-04-19 The Johns Hopkins University Semiconductor die adapter and method of using
EP1407280B1 (en) * 2001-07-11 2005-11-23 Formfactor, Inc. Method of manufacturing a probe card
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6710616B1 (en) * 2001-07-30 2004-03-23 Lsi Logic Corporation Wafer level dynamic burn-in
US6809378B2 (en) * 2001-08-30 2004-10-26 Micron Technology, Inc. Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing
WO2003027695A1 (en) * 2001-09-27 2003-04-03 Advanced Micro Devices, Inc. Thermal head for maintaining a constant temperature of a dut
JP2003107135A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp バーンイン装置
US6861859B1 (en) * 2001-10-22 2005-03-01 Electroglas, Inc. Testing circuits on substrates
US6771060B1 (en) * 2001-10-22 2004-08-03 Electroglas, Inc. Testing circuits on substrates
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
US6798073B2 (en) 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US7026646B2 (en) 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
US6867608B2 (en) * 2002-07-16 2005-03-15 Aehr Test Systems Assembly for electrically connecting a test component to a testing machine for testing electrical circuits on the test component
US6800495B2 (en) * 2002-09-20 2004-10-05 Cypress Semiconductor Corporation Lot-optimized wafer level burn-in
KR100496862B1 (ko) * 2002-10-01 2005-06-22 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법
US7282931B2 (en) * 2003-02-19 2007-10-16 Octavian Scientific, Inc. Full wafer contacter and applications thereof
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7202684B2 (en) * 2003-03-13 2007-04-10 Intel Corporation Thermal stratification test apparatus and method providing cyclical and steady-state stratified environments
US7019676B2 (en) * 2003-06-12 2006-03-28 Matsushita Electric Industrial Co, Ltd. D/A converter
US7036099B2 (en) * 2003-07-25 2006-04-25 Faraday Technology Corp. Integrated circuit capable of locating failure process layers
US7321234B2 (en) * 2003-12-18 2008-01-22 Lecroy Corporation Resistive test probe tips and applications therefor
WO2005060719A2 (en) * 2003-12-18 2005-07-07 Lecroy Corporation Resistive probe tips
US7355428B2 (en) * 2004-01-14 2008-04-08 Delta Design, Inc. Active thermal control system with miniature liquid-cooled temperature control device for electronic device testing
US6900650B1 (en) * 2004-03-01 2005-05-31 Transmeta Corporation System and method for controlling temperature during burn-in
US6897671B1 (en) * 2004-03-01 2005-05-24 Transmeta Corporation System and method for reducing heat dissipation during burn-in
US7248988B2 (en) * 2004-03-01 2007-07-24 Transmeta Corporation System and method for reducing temperature variation during burn in
JP4847440B2 (ja) * 2004-03-08 2011-12-28 シオプティカル インコーポレーテッド ウエハレベルでの光−電子テスト装置および方法
CN100570386C (zh) * 2004-03-08 2009-12-16 斯欧普迪克尔股份有限公司 晶片级光电测试装置及方法
AT500263B1 (de) * 2004-03-15 2007-04-15 T I P S Messtechnik Gmbh Verfahren und schaltung zum schutz von prüfkontakten bei der hochstrom-messung von halbleiter-bauelementen
JP2005302809A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 半導体装置
US20050255722A1 (en) * 2004-05-07 2005-11-17 Salmon Peter C Micro blade assembly
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US20060145715A1 (en) * 2005-01-06 2006-07-06 Salmon Peter C Wafer level test head
DE102005005101A1 (de) * 2005-02-04 2006-08-17 Infineon Technologies Ag Testsystem zum Testen von integrierten Schaltungen sowie ein Verfahren zum Konfigurieren eines Testsystems
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
JP3767829B1 (ja) * 2005-06-09 2006-04-19 エスティケイテクノロジー株式会社 半導体デバイスの検査装置
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7586747B2 (en) 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
JP2007165390A (ja) * 2005-12-09 2007-06-28 Fujitsu Ltd 検査装置及び方法
US7498864B2 (en) * 2006-04-04 2009-03-03 Freescale Semiconductor, Inc. Electronic fuse for overcurrent protection
US20080088301A1 (en) * 2006-09-29 2008-04-17 Yie Wei Tan Testing device handler
US7501844B2 (en) * 2006-12-14 2009-03-10 Verigy (Singapore) Pte. Ltd. Liquid cooled DUT card interface for wafer sort probing
US20080233663A1 (en) * 2007-03-20 2008-09-25 Spansion Llc Singulated bare die testing
US7888955B2 (en) 2007-09-25 2011-02-15 Formfactor, Inc. Method and apparatus for testing devices using serially controlled resources
US7977959B2 (en) 2007-09-27 2011-07-12 Formfactor, Inc. Method and apparatus for testing devices using serially controlled intelligent switches
US20090164931A1 (en) * 2007-12-19 2009-06-25 Formfactor, Inc. Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System
US7777514B2 (en) * 2008-01-04 2010-08-17 Texas Instruments Incorporated Methods for transferring integrated circuits to a printed circuit board
US20090224793A1 (en) * 2008-03-07 2009-09-10 Formfactor, Inc. Method And Apparatus For Designing A Custom Test System
US8122309B2 (en) 2008-03-11 2012-02-21 Formfactor, Inc. Method and apparatus for processing failures during semiconductor device testing
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
US8095841B2 (en) 2008-08-19 2012-01-10 Formfactor, Inc. Method and apparatus for testing semiconductor devices with autonomous expected value generation
US7944225B2 (en) * 2008-09-26 2011-05-17 Formfactor, Inc. Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test
JP5252378B2 (ja) * 2009-03-26 2013-07-31 ヤマハ株式会社 ミキサ装置のウィンドウ制御方法、ミキサ装置、およびミキサ装置のウィンドウ制御プログラム
US9559004B2 (en) 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP2013187402A (ja) * 2012-03-08 2013-09-19 Mitsubishi Electric Corp 半導体ウェハ及びその検査方法
US9372226B2 (en) * 2014-07-22 2016-06-21 Globalfoundries Inc. Wafer test structures and methods of providing wafer test structures
US10248520B2 (en) * 2015-09-25 2019-04-02 Oracle International Corporation High speed functional test vectors in low power test conditions of a digital integrated circuit
US10037925B2 (en) 2016-03-04 2018-07-31 Qorvo Us, Inc. Removable sacrificial connections for semiconductor devices
US10304802B2 (en) * 2016-05-02 2019-05-28 International Business Machines Corporation Integrated wafer-level processing system
US10520544B2 (en) * 2016-08-29 2019-12-31 Xilinx, Inc. Versatile testing system
US10677842B2 (en) 2017-05-26 2020-06-09 Advantest Corporation DUT testing with configurable cooling control using DUT internal temperature data
US10712390B2 (en) * 2017-09-22 2020-07-14 Silicon Laboratories Inc. Regulator control during scan shift and capture cycles

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038599A (en) * 1974-12-30 1977-07-26 International Business Machines Corporation High density wafer contacting and test system
US4281449A (en) 1979-12-21 1981-08-04 Harris Corporation Method for qualifying biased burn-in integrated circuits on a wafer level
US4379259A (en) 1980-03-12 1983-04-05 National Semiconductor Corporation Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
US4523144A (en) 1980-05-27 1985-06-11 Japan Electronic Materials Corp. Complex probe card for testing a semiconductor wafer
GB2082354B (en) 1980-08-21 1984-04-11 Burroughs Corp Improvements in or relating to wafer-scale integrated circuits
US4467400A (en) 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
JPS57169244A (en) 1981-04-13 1982-10-18 Canon Inc Temperature controller for mask and wafer
JPS5929151B2 (ja) 1981-08-03 1984-07-18 日本電子材料株式会社 半導体ウエハ−試験装置
US4711024A (en) * 1981-10-30 1987-12-08 Honeywell Information Systems Inc. Method for making testable electronic assemblies
GB2114782B (en) 1981-12-02 1985-06-05 Burroughs Corp Branched-spiral wafer-scale integrated circuit
US4472483A (en) 1982-03-17 1984-09-18 Shin-Etsu Chemical Co., Ltd. Electrically insulating sheet with good heat conductivity
US4517512A (en) * 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US4585991A (en) 1982-06-03 1986-04-29 Texas Instruments Incorporated Solid state multiprobe testing apparatus
US4766371A (en) * 1982-07-24 1988-08-23 Risho Kogyo Co., Ltd. Test board for semiconductor packages
DK291184D0 (da) 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4628991A (en) 1984-11-26 1986-12-16 Trilogy Computer Development Partners, Ltd. Wafer scale integrated circuit testing chuck
US5014161A (en) 1985-07-22 1991-05-07 Digital Equipment Corporation System for detachably mounting semiconductors on conductor substrate
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
GB2183853B (en) 1985-12-02 1989-12-20 Trw Inc Power supply switch circuit for wafer scale applications
US4783695A (en) 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4884122A (en) 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4918811A (en) 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4937203A (en) 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
BE1000697A6 (fr) 1987-10-28 1989-03-14 Irish Transformers Ltd Appareil pour tester des circuits electriques integres.
US4855253A (en) 1988-01-29 1989-08-08 Hewlett-Packard Test method for random defects in electronic microstructures
US5103557A (en) 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US4924589A (en) 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
JP3151203B2 (ja) 1988-11-23 2001-04-03 テキサス インスツルメンツ インコーポレイテツド 集積回路の自己検査装置
US4956602A (en) 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
JPH07109840B2 (ja) 1989-03-10 1995-11-22 松下電器産業株式会社 半導体ｉｃの試験装置及び試験方法
US4967146A (en) 1989-05-15 1990-10-30 Rockwell International Corporation Semiconductor chip production and testing processes
JP2585799B2 (ja) 1989-06-30 1997-02-26 株式会社東芝 半導体メモリ装置及びそのバーンイン方法
US5047711A (en) 1989-08-23 1991-09-10 Silicon Connections Corporation Wafer-level burn-in testing of integrated circuits
JP3038859B2 (ja) 1989-09-29 2000-05-08 ジェイエスアール株式会社 異方導電性シート
US4968931A (en) 1989-11-03 1990-11-06 Motorola, Inc. Apparatus and method for burning in integrated circuit wafers
US5012187A (en) 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US5239191A (en) 1990-01-19 1993-08-24 Kabushiki Kaisha Toshiba Semiconductor wafer
US5123850A (en) 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5059899A (en) 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
US5140405A (en) * 1990-08-30 1992-08-18 Micron Technology, Inc. Semiconductor assembly utilizing elastomeric single axis conductive interconnect
US5219765A (en) 1990-09-12 1993-06-15 Hitachi, Ltd. Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process
DE69219165T2 (de) 1991-01-11 1997-08-07 Texas Instruments Inc Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
US5172050A (en) 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
JPH04262551A (ja) 1991-02-18 1992-09-17 Mitsubishi Electric Corp ウェハ試験方法及びこれによって試験された半導体装置
US5206181A (en) 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
US5367253A (en) 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
JPH0521544A (ja) * 1991-07-12 1993-01-29 Sumitomo Electric Ind Ltd バンプ付き半導体素子の測定方法および測定装置
CA2073896A1 (en) 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5210485A (en) * 1991-07-26 1993-05-11 International Business Machines Corporation Probe for wafer burn-in test system
WO1993004375A1 (en) * 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5177439A (en) 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5206585A (en) 1991-12-02 1993-04-27 At&T Bell Laboratories Methods for testing integrated circuit devices
US5279975A (en) 1992-02-07 1994-01-18 Micron Technology, Inc. Method of testing individual dies on semiconductor wafers prior to singulation
US5440241A (en) * 1992-03-06 1995-08-08 Micron Technology, Inc. Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby
US5241266A (en) 1992-04-10 1993-08-31 Micron Technology, Inc. Built-in test circuit connection for wafer level burnin and testing of individual dies
US5332973A (en) * 1992-05-01 1994-07-26 The University Of Manitoba Built-in fault testing of integrated circuits
US5389556A (en) 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
KR970010656B1 (ko) * 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
US5523696A (en) * 1993-06-14 1996-06-04 International Business Machines Corp. Method and apparatus for testing integrated circuit chips
US5399505A (en) 1993-07-23 1995-03-21 Motorola, Inc. Method and apparatus for performing wafer level testing of integrated circuit dice
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
US6577148B1 (en) 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504889A (ja) * 1999-07-14 2003-02-04 エイアー テスト システムズ ウエーハレベルバーンインおよび電気テスト装置および方法
KR102359547B1 (ko) * 2020-09-25 2022-02-08 (주)티에스이 테스트 소켓 및 이를 포함하는 테스트 장치

Also Published As

Publication number Publication date
US6577148B1 (en) 2003-06-10
EP0699912A2 (en) 1996-03-06
EP0699912A3 (en) 1997-02-12
US6411116B1 (en) 2002-06-25
KR960009090A (ko) 1996-03-22
US5701666A (en) 1997-12-30

Similar Documents

Publication Publication Date Title
JPH0878496A (ja) 集積回路の検査に用いる装置、方法およびウエハ
US5489538A (en) Method of die burn-in
US7170091B2 (en) Probe look ahead: testing parts not currently under a probehead
US6233184B1 (en) Structures for wafer level test and burn-in
US6127837A (en) Method of testing semiconductor devices
US6395580B1 (en) Backside failure analysis for BGA package
US20140111242A1 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
JP2008034798A (ja) 不具合検出機能を備えた半導体装置
US8004297B2 (en) Isolation circuit
US5936876A (en) Semiconductor integrated circuit core probing for failure analysis
US7476553B2 (en) Transfer base substrate and method of semiconductor device
Wang et al. Pre-bond testing of the silicon interposer in 2.5 D ICs
TWI569022B (zh) 測試系統
JP2002176140A (ja) 半導体集積回路ウェハ
JP3495835B2 (ja) 半導体集積回路装置及びその検査方法
JPH10199943A (ja) 半導体集積回路装置の検査方法及びプローブカード
JPH10233419A (ja) 半導体装置
JP3456782B2 (ja) 半導体装置の検査方法及びプローブカード
JPH1082834A (ja) 半導体集積回路
JP3474669B2 (ja) 半導体装置の検査方法及びプローブカード
JP2004342725A (ja) 半導体ウエハ
JPH0969546A (ja) 半導体ウェハーの試験方法および半導体ウェハー
Qian et al. Precise defect localization of scan logic failures by thermal laser stimulation (TLS)
JP3783865B2 (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
JP2004095802A (ja) 半導体試験装置