JPH0879019A - ゲートパルス発生回路 - Google Patents
ゲートパルス発生回路Info
- Publication number
- JPH0879019A JPH0879019A JP6210864A JP21086494A JPH0879019A JP H0879019 A JPH0879019 A JP H0879019A JP 6210864 A JP6210864 A JP 6210864A JP 21086494 A JP21086494 A JP 21086494A JP H0879019 A JPH0879019 A JP H0879019A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- shot
- pulse
- input
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 任意の入力パルス信号のパルス幅、位相を変
化させて、２つのモードで異なる２種類のゲートパルス
を発生させるゲートパルス発生回路を提供する。 【構成】 直列に接続したワンショット回路４、５の２
回路と、２つのモードに応じて制御信号により制御され
るスイッチ２、３の２回路とを備え、スイッチの１回路
は入力パルス信号源１と前段のワンショット回路４間に
設け、他の１回路は入力パルス信号源１から前段のワン
ショット回路４と並行に設けた。
化させて、２つのモードで異なる２種類のゲートパルス
を発生させるゲートパルス発生回路を提供する。 【構成】 直列に接続したワンショット回路４、５の２
回路と、２つのモードに応じて制御信号により制御され
るスイッチ２、３の２回路とを備え、スイッチの１回路
は入力パルス信号源１と前段のワンショット回路４間に
設け、他の１回路は入力パルス信号源１から前段のワン
ショット回路４と並行に設けた。
Description
【０００１】
【産業上の利用分野】本発明は、入力パルス信号をある
任意のパルス幅、位相に変換させるゲートパルス発生回
路に関する。
任意のパルス幅、位相に変換させるゲートパルス発生回
路に関する。
【０００２】
【従来の技術】従来、入力信号を一定のパルス幅に変換
するワンショット回路の例として、信号の入力を検出す
る検出回路と、前記検出回路の出力を入力とする遅延回
路と、前記検出回路の出力と前記の遅延回路の出力を入
力とする論理回路とを具備し、前記遅延回路の出力を前
記検出回路のリセット信号とし、前記論理回路の出力を
ワンショットパルスの出力として取り出すことを特徴と
するワンショット回路がある（特開平２−１２１５１
８）。
するワンショット回路の例として、信号の入力を検出す
る検出回路と、前記検出回路の出力を入力とする遅延回
路と、前記検出回路の出力と前記の遅延回路の出力を入
力とする論理回路とを具備し、前記遅延回路の出力を前
記検出回路のリセット信号とし、前記論理回路の出力を
ワンショットパルスの出力として取り出すことを特徴と
するワンショット回路がある（特開平２−１２１５１
８）。
【０００３】又、２つのモードにおいて異なるゲートパ
ルス信号を発生する時、入力パルス信号源側でパルスの
位相及びパルス幅を変化させて出力する従来技術を図２
に示す。図２において、６は入力パルス信号源、９、１
０、１１はワンショット回路、７、８は制御信号により
制御されるスイッチである。
ルス信号を発生する時、入力パルス信号源側でパルスの
位相及びパルス幅を変化させて出力する従来技術を図２
に示す。図２において、６は入力パルス信号源、９、１
０、１１はワンショット回路、７、８は制御信号により
制御されるスイッチである。
【０００４】モード１の時、入力パルス信号源６からの
出力信号は制御信号によりスイッチ７がＯＮ、スイッチ
８がＯＦＦし、ワンショット回路９に入力し、図３に示
すようにｔ＝ｘ１の位相遅延があるパルス信号になる。
次にこの信号はワンショット回路１０に入力され、ｔ＝
ｘ２のパルス幅となり、ゲートパルスとして出力され
る。次にモード２の時、制御信号によりスイッチ７がＯ
ＦＦ、スイッチ８がＯＮして入力パルス信号源６からの
出力は、ワンショット回路１１に入力され、図３に示す
ようにｔ＝ｘ２のパルス幅となり、ゲートパルスとして
出力される。
出力信号は制御信号によりスイッチ７がＯＮ、スイッチ
８がＯＦＦし、ワンショット回路９に入力し、図３に示
すようにｔ＝ｘ１の位相遅延があるパルス信号になる。
次にこの信号はワンショット回路１０に入力され、ｔ＝
ｘ２のパルス幅となり、ゲートパルスとして出力され
る。次にモード２の時、制御信号によりスイッチ７がＯ
ＦＦ、スイッチ８がＯＮして入力パルス信号源６からの
出力は、ワンショット回路１１に入力され、図３に示す
ようにｔ＝ｘ２のパルス幅となり、ゲートパルスとして
出力される。
【０００５】このように、出力側にモード１、モード２
のゲートパルスを出力する時、それぞれのモードに応じ
て入力パルス信号源側でパルスの位相、幅を変化させて
いる。
のゲートパルスを出力する時、それぞれのモードに応じ
て入力パルス信号源側でパルスの位相、幅を変化させて
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、前者で
は回路構成が複雑であり、又、後者では２つのモードに
おいて異なるゲートパルス信号を発生させたい時、入力
パルス信号源側でパルスの位相、及び、パルス幅を変化
させることが困難、もしくは不可能な場合が多い。又、
必要なゲートパルスを得たい時、モードに応じたパルス
の位相、パルス幅を変換するために、図２に示すように
ワンショット回路を３回路必要となる。従って、回路設
計上においてコスト、回路規模が増加し、又、回路性能
においてはワンショット回路を多数使用することによる
パルス変換の精度の低下という問題点を有している。
は回路構成が複雑であり、又、後者では２つのモードに
おいて異なるゲートパルス信号を発生させたい時、入力
パルス信号源側でパルスの位相、及び、パルス幅を変化
させることが困難、もしくは不可能な場合が多い。又、
必要なゲートパルスを得たい時、モードに応じたパルス
の位相、パルス幅を変換するために、図２に示すように
ワンショット回路を３回路必要となる。従って、回路設
計上においてコスト、回路規模が増加し、又、回路性能
においてはワンショット回路を多数使用することによる
パルス変換の精度の低下という問題点を有している。
【０００７】本発明の目的は従来例の問題点を解消し、
回路構成を簡潔にし、精度が高く、任意のパルス幅、位
相に変換させるゲートパルス発生回路を提供しようとす
るものである。
回路構成を簡潔にし、精度が高く、任意のパルス幅、位
相に変換させるゲートパルス発生回路を提供しようとす
るものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明では、ワンショット回路の２回路を直列接続した
パルス変換回路と、２つのモードに応じて制御信号によ
り制御されるスイッチの２回路とを備え、前記２回路の
スイッチの内、１回路は入力パルス信号源と前段のワン
ショット回路間に設け、他のスイッチ回路は入力パルス
信号源から前段のワンショット回路と並行に設けたゲー
トパルス発生回路とした。
本発明では、ワンショット回路の２回路を直列接続した
パルス変換回路と、２つのモードに応じて制御信号によ
り制御されるスイッチの２回路とを備え、前記２回路の
スイッチの内、１回路は入力パルス信号源と前段のワン
ショット回路間に設け、他のスイッチ回路は入力パルス
信号源から前段のワンショット回路と並行に設けたゲー
トパルス発生回路とした。
【０００９】
【作用】本発明は上記の構成によって、２つの異なるモ
ードの時に従来技術と同様動作で、回路規模の縮小、及
びゲートパルス作成の精度向上が図られる。
ードの時に従来技術と同様動作で、回路規模の縮小、及
びゲートパルス作成の精度向上が図られる。
【００１０】
【実施例】以下、図面に示したゲートパルス発生回路の
一実施例につき説明する。１は入力パルス信号源、２、
３は制御信号により制御されるスイッチ、４、５はワン
ショット回路で、入力パルス信号源１とゲートパルス出
力間に直列に接続されている。スイッチ２は入力パルス
信号源１と前段のワンショット回路４との間に設けら
れ、スイッチ３は入力パルス信号源１から前段のワンシ
ョット回路４と並行するように設けられている。
一実施例につき説明する。１は入力パルス信号源、２、
３は制御信号により制御されるスイッチ、４、５はワン
ショット回路で、入力パルス信号源１とゲートパルス出
力間に直列に接続されている。スイッチ２は入力パルス
信号源１と前段のワンショット回路４との間に設けら
れ、スイッチ３は入力パルス信号源１から前段のワンシ
ョット回路４と並行するように設けられている。
【００１１】以下に本発明の回路の動作説明をする。上
記のような構成において、モード１の時、制御信号によ
りスイッチ２がＯＮ、スイッチ３がＯＦＦし、ワンショ
ット回路４に入力パルス信号を入力し、図３に示すよう
にｔ＝ｘ１の位相遅延があるパルス信号になる。次にこ
の信号はワンショット回路５に入力され、ｔ＝ｘ２のパ
ルス幅となり、位相及びパルス幅を変化したゲートパル
ス信号として出力される。次にモード２の時、制御信号
によりスイッチ２がＯＦＦ、スイッチ３がＯＮして入力
パルス信号源１からの出力はワンショット回路４を飛び
越してワンショット回路５に入力され、図３に示すよう
にｔ＝ｘ２のパルス幅となり、ゲートパルス信号として
出力される。
記のような構成において、モード１の時、制御信号によ
りスイッチ２がＯＮ、スイッチ３がＯＦＦし、ワンショ
ット回路４に入力パルス信号を入力し、図３に示すよう
にｔ＝ｘ１の位相遅延があるパルス信号になる。次にこ
の信号はワンショット回路５に入力され、ｔ＝ｘ２のパ
ルス幅となり、位相及びパルス幅を変化したゲートパル
ス信号として出力される。次にモード２の時、制御信号
によりスイッチ２がＯＦＦ、スイッチ３がＯＮして入力
パルス信号源１からの出力はワンショット回路４を飛び
越してワンショット回路５に入力され、図３に示すよう
にｔ＝ｘ２のパルス幅となり、ゲートパルス信号として
出力される。
【００１２】
【発明の効果】上記のように本発明のゲートパルス発生
回路は、２つのモードで異なるゲートパルスを得るため
に２系統のパルス変換回路を設けることなく、１系統の
パルス変換回路を一部多重させて必要なゲートパルスを
出力することができ、回路設計上においてコストの削
減、回路規模の縮小、又、回路性能においてゲートパル
ス作成の精度の向上が得られる等の利点がある。
回路は、２つのモードで異なるゲートパルスを得るため
に２系統のパルス変換回路を設けることなく、１系統の
パルス変換回路を一部多重させて必要なゲートパルスを
出力することができ、回路設計上においてコストの削
減、回路規模の縮小、又、回路性能においてゲートパル
ス作成の精度の向上が得られる等の利点がある。
【図１】本発明の一実施例を示すゲートパルス発生回路
のブロック図
のブロック図
【図２】従来のゲートパルス発生回路のブロック図
【図３】２つのモードによるゲートパルスを得るタイミ
ングチャート図
ングチャート図
１ 入力パルス信号源 ２、３ スイッチ ４、５ ワンショット回路
Claims (1)
- 【請求項１】 ワンショット回路の２回路を直列接続し
たパルス変換回路と、２つのモードに応じて制御信号に
より制御されるスイッチの２回路とを備え、前記２回路
のスイッチの内、１回路は入力パルス信号源と前段のワ
ンショット回路間に設け、他のスイッチ回路は入力パル
ス信号源から前段のワンショット回路と並行に設けたこ
とを特徴とするゲートパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210864A JPH0879019A (ja) | 1994-09-05 | 1994-09-05 | ゲートパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6210864A JPH0879019A (ja) | 1994-09-05 | 1994-09-05 | ゲートパルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0879019A true JPH0879019A (ja) | 1996-03-22 |
Family
ID=16596371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6210864A Pending JPH0879019A (ja) | 1994-09-05 | 1994-09-05 | ゲートパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0879019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0799795A2 (en) | 1996-04-01 | 1997-10-08 | Nippon Shokubai Co., Ltd. | Vanadium-phosphorus oxide, method for production thereof, catalyst for vapor phase oxidation formed of the oxide, and method for partial vapor phase oxidation of hydrocarbon |
-
1994
- 1994-09-05 JP JP6210864A patent/JPH0879019A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0799795A2 (en) | 1996-04-01 | 1997-10-08 | Nippon Shokubai Co., Ltd. | Vanadium-phosphorus oxide, method for production thereof, catalyst for vapor phase oxidation formed of the oxide, and method for partial vapor phase oxidation of hydrocarbon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619170A (en) | PLL timing generator with voltage controlled oscillator | |
| KR100344082B1 (ko) | 펄스폭 변조 파형 발생 회로 | |
| JPH0375976A (ja) | 半導体集積回路装置 | |
| JPH1022799A (ja) | 位相検出回路 | |
| CN115580275B (zh) | 高精度脉冲信号产生装置、fpga芯片和信号处理设备 | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| JPH03127526A (ja) | 同期化装置 | |
| JPH0879019A (ja) | ゲートパルス発生回路 | |
| EP1367718A3 (en) | Voltage conversion circuit and semiconductor device | |
| AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
| KR100503053B1 (ko) | 클럭조정회로 | |
| JP3622310B2 (ja) | 遅延回路及び信号処理装置 | |
| KR0141711B1 (ko) | 상승/하강 에지 검출장치 | |
| JP2705174B2 (ja) | 発振回路 | |
| KR19990052943A (ko) | 입력버퍼회로 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| KR100280433B1 (ko) | 플레이백 장치 | |
| JPS6354020A (ja) | Ａ／ｄ変換装置 | |
| SU815906A1 (ru) | Способ преобразовани интервалаВРЕМЕНи B цифРОВОй КОд и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи | |
| KR980006918A (ko) | 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator) | |
| JPH05307422A (ja) | クロック切り換え回路 | |
| KR0134273B1 (ko) | 고성능 궤환 쉬프트 레지스터 | |
| JPH0894722A (ja) | 半導体試験装置の波形整形器 | |
| JPH06303113A (ja) | パルス発生回路 | |
| JPS61139123A (ja) | Ｄ／ａコンバ−タのテグリツチヤ−回路 |