JPH0879559A - A/d conversion optimization circuit - Google Patents
A/d conversion optimization circuitInfo
- Publication number
- JPH0879559A JPH0879559A JP6212423A JP21242394A JPH0879559A JP H0879559 A JPH0879559 A JP H0879559A JP 6212423 A JP6212423 A JP 6212423A JP 21242394 A JP21242394 A JP 21242394A JP H0879559 A JPH0879559 A JP H0879559A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- video
- black level
- signal
- video signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、特にＮＴＳＣビデオ信
号のＡ／Ｄ変換最適化回路に関する。BACKGROUND OF THE INVENTION The present invention relates to an A / D conversion optimizing circuit for NTSC video signals.
【０００２】[0002]
【従来の技術】従来、ビデオ信号（アナログ信号）をデ
ジタル信号に変換するために、Ａ／Ｄ変換器が使用され
ている。また、Ａ／Ｄ変換器のリファレンス電圧に合わ
せてビデオ信号を増幅し、当該ビデオ信号をＤＣ固定し
てＡ／Ｄ変換器に入力することにより、ビデオ信号を効
率よくデジタル信号に変換している。2. Description of the Related Art Conventionally, an A / D converter is used to convert a video signal (analog signal) into a digital signal. In addition, the video signal is efficiently converted into a digital signal by amplifying the video signal according to the reference voltage of the A / D converter, fixing the video signal to DC and inputting it to the A / D converter. .
【０００３】しかし、従来は、ビデオ信号をＤＣ固定す
るために、シンク・チップ・クランプと呼ばれる方式が
多く用いられている。この方式は、ＳＹＮＣ（同期）信
号の底でビデオ信号をクランプするために、Ａ／Ｄ変換
する時に映像信号成分以外のＳＹＮＣ成分までＡ／Ｄ変
換してしまうという欠点がある。However, conventionally, a method called sync tip clamp is often used to fix the DC signal of the video signal. This method has a drawback in that the video signal is clamped at the bottom of the SYNC (synchronization) signal, and thus the SYNC component other than the video signal component is also A / D-converted during A / D conversion.
【０００４】[0004]
【発明が解決しようとする課題】このように、従来は、
ビデオ信号をＤＣ固定するために、シンク・チップ・ク
ランプ方式が用いられているため、Ａ／Ｄ変換する時に
映像信号成分以外のＳＹＮＣ成分までＡ／Ｄ変換されて
しまう欠点がある。As described above, conventionally,
Since the sync tip clamp method is used to fix the DC signal of the video signal, there is a drawback that even the SYNC component other than the video signal component is A / D converted when the A / D conversion is performed.
【０００５】本発明は、上記欠点を解決すべくなされた
もので、その目的は、ビデオ信号の映像成分だけを取り
出し、この映像成分をＡ／Ｄ変換することにより、画像
分解能の精度を上げることである。The present invention has been made to solve the above-described drawbacks, and an object thereof is to take out only the image component of a video signal and to perform A / D conversion of this image component to improve the accuracy of image resolution. Is.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するた
め、本発明のＡ／Ｄ変換最適化回路は、ビデオ信号の黒
レベルをサンプリングするためのパルスを発生する第１
手段と、前記パルスにより前記ビデオ信号の黒レベルを
サンプリングし、かつ、前記ビデオ信号の黒レベル電圧
を保持し、出力し続ける第２手段と、前記ビデオ信号に
前記黒レベル電圧を加算し、前記ビデオ信号の黒レベル
を基準電圧に固定する第３手段と、前記第３手段から出
力されるビデオ信号を増幅し、かつ、当該ビデオ信号か
ら基準電圧以下の信号成分を取り除く第４手段とを備え
ている。また、前記基準電圧を０Ｖにすれば、第４手段
は、アンプとダイオ−ドから構成できる。To achieve the above object, the A / D conversion optimizing circuit of the present invention generates a pulse for sampling a black level of a video signal.
Means for sampling the black level of the video signal by the pulse, holding the black level voltage of the video signal and continuing to output, and adding the black level voltage to the video signal, A third means for fixing the black level of the video signal to the reference voltage; and a fourth means for amplifying the video signal output from the third means and removing a signal component below the reference voltage from the video signal. ing. If the reference voltage is set to 0V, the fourth means can be composed of an amplifier and a diode.
【０００７】[0007]
【作用】上記構成によれば、ビデオ信号の黒レベルを基
準電圧に固定している。これにより、ビデオ信号からＳ
ＹＮＣ成分を取り除き、映像成分のみをＡ／Ｄ変換する
ことが可能になる。即ち、Ａ／Ｄ変換された信号に映像
情報以外の情報が含まれることがなく、画像分解能の精
度を向上させることができる。According to the above construction, the black level of the video signal is fixed to the reference voltage. This allows S from the video signal.
It is possible to remove the YNC component and perform A / D conversion on only the video component. That is, the A / D-converted signal does not include information other than video information, and the accuracy of image resolution can be improved.
【０００８】また、基準電圧を０Ｖにすれば、ビデオ信
号から０Ｖ以下の信号成分を除去することにより映像成
分のみを抽出できると共にこの映像成分の抽出も簡単な
回路で構成できる。また、Ａ／Ｄ変換器の規格に合わせ
ることができ、Ａ／Ｄ変換の最適化を図ることができ
る。Further, if the reference voltage is set to 0V, only the video component can be extracted by removing the signal component of 0V or less from the video signal, and the extraction of the video component can be configured by a simple circuit. Further, the standard of the A / D converter can be met, and the A / D conversion can be optimized.
【０００９】[0009]
【実施例】以下、図面を参照しながら、本発明のＡ／Ｄ
変換最適化回路について詳細に説明する。図１は、本発
明の一実施例に係わるＡ／Ｄ変換最適化回路を示してい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A / D of the present invention will now be described with reference to the drawings.
The conversion optimization circuit will be described in detail. FIG. 1 shows an A / D conversion optimizing circuit according to an embodiment of the present invention.
【００１０】まず、この回路の構成について説明する。
ビデオ信号の入力端子１０には、インピ−ダンス整合用
終端抵抗Ｒ１が接続されている。First, the structure of this circuit will be described.
An impedance matching terminating resistor R1 is connected to the video signal input terminal 10.
【００１１】また、入力端子１０には、サンプルパルス
発生回路ＳＰＧが接続され、かつ、入力抵抗Ｒ２を介し
てサンプルホ−ルドアンプＩＣ１が接続されている。サ
ンプルホ−ルドアンプＩＣ１の入力端と出力端の間に
は、帰還抵抗Ｒ３が接続されている。A sample pulse generating circuit SPG is connected to the input terminal 10, and a sample hold amplifier IC1 is connected to the input terminal 10 via an input resistor R2. A feedback resistor R3 is connected between the input end and the output end of the sample hold amplifier IC1.
【００１２】サンプルパルス発生回路ＳＰＧは、ビデオ
信号に基づいてサンプルパルスを発生する機能を有す
る。例えば、このサンプルパルスは、ビデオ信号からＳ
ＹＮＣ（同期）信号のみを取り出すことにより作り出す
ことができる。また、ビデオ信号のバックポ−チ期間
（映像成分が存在しない期間）にビデオ信号の黒レベル
電圧をサンプリングするため、ビデオ信号から取り出し
たＳＹＮＣ信号は、一定時間だけ遅らせる必要がある。The sample pulse generating circuit SPG has a function of generating a sample pulse based on a video signal. For example, this sample pulse is S from the video signal.
It can be created by extracting only the YNC (synchronization) signal. Further, since the black level voltage of the video signal is sampled during the back-poach period of the video signal (the period in which no video component exists), the SYNC signal extracted from the video signal needs to be delayed by a certain time.
【００１３】サンプルホ−ルドアンプＩＣ１は、ビデオ
信号の黒レベル電圧を検出する機能を有する。即ち、サ
ンプルホ−ルドアンプＩＣ１は、サンプルパルスが入力
されると、その期間におけるビデオ信号をサンプリング
し、かつ、保持、出力し続ける。上述のように、サンプ
ルパルスがビデオ信号のバックポ−チ期間に発生するよ
うに設定すれば、ビデオ信号の黒レベル電圧を検出でき
る。The sample-hold amplifier IC1 has a function of detecting a black level voltage of a video signal. That is, when the sample pulse is input, the sample-hold amplifier IC1 samples the video signal in the period, and continues to hold and output. As described above, the black level voltage of the video signal can be detected by setting the sample pulse so that it is generated during the back porch of the video signal.
【００１４】また、入力端子１０には、入力抵抗Ｒ４を
介してビデオ信号増幅用ビデオアンプＩＣ２が接続され
ている。サンプルホ−ルドアンプＩＣ１の出力端は、加
算抵抗Ｒ５を介してビデオアンプＩＣ２の入力端に接続
されている。ビデオアンプＩＣ２の入力端と出力端の間
には、帰還抵抗Ｒ６が接続されている。A video signal amplifying video amplifier IC2 is connected to the input terminal 10 via an input resistor R4. The output terminal of the sample-hold amplifier IC1 is connected to the input terminal of the video amplifier IC2 via a summing resistor R5. A feedback resistor R6 is connected between the input end and the output end of the video amplifier IC2.
【００１５】ビデオアンプＩＣ２は、黒レベル電圧とビ
デオ信号を加算し、この加算された信号をＡ／Ｄ変換器
のリファレンス電圧に増幅する機能を有する。また、ビ
デオアンプＩＣ２の出力端と出力端の間には、ダイオ−
ドＤ１が接続され、ビデオアンプＩＣ２の出力端と出力
端子２０の間には、ダイオ−ドＤ２が接続されている。
これらダイオ−ドＤ１，Ｄ２は、Ａ／Ｄ変換に有害とな
る０Ｖ以下の信号成分を取り除く機能を有する。The video amplifier IC2 has a function of adding the black level voltage and the video signal and amplifying the added signal to the reference voltage of the A / D converter. In addition, a video signal is output between the output terminals of the video amplifier IC2.
The diode D1 is connected, and the diode D2 is connected between the output terminal of the video amplifier IC2 and the output terminal 20.
These diodes D1 and D2 have a function of removing a signal component of 0 V or less, which is harmful to A / D conversion.
【００１６】次に、図２乃至図６は、上記図１のＡ／Ｄ
変換最適化回路の動作を詳細に示すものである。まず、
ビデオ信号が入力端子１０に入力される。このビデオ信
号の黒レベルは、図２に示すように、一般に、０Ｖに一
致していない。なぜなら、このビデオ信号は、ＡＣカッ
プリングされているため、ビデオ信号のマイナス側ピ−
ク値とプラス側ピ−ク値の中間が０Ｖになるからであ
る。Next, FIGS. 2 to 6 show the A / D of FIG.
It shows the operation of the conversion optimization circuit in detail. First,
The video signal is input to the input terminal 10. The black level of this video signal generally does not match 0V, as shown in FIG. Because this video signal is AC-coupled, the minus side peak of the video signal
This is because the middle of the peak value and the peak value on the plus side becomes 0V.
【００１７】なお、本実施例では、ビデオ信号の黒レベ
ルは、０Ｖよりも低い位置に存在している。また、入力
端子１０から入力されたビデオ信号は、インピ−ダンス
整合用終端抵抗Ｒ１によりインピ−ダンス整合され、か
つ、サンプルパルス発生回路ＳＰＧ、サンプルホ−ルド
アンプＩＣ１及びビデオアンプＩＣ２にそれぞれ入力さ
れている。In the present embodiment, the black level of the video signal exists at a position lower than 0V. The video signal input from the input terminal 10 is impedance-matched by the impedance matching terminating resistor R1 and is also input to the sample pulse generating circuit SPG, the sample hold amplifier IC1 and the video amplifier IC2, respectively. There is.
【００１８】サンプルパルス発生回路ＳＰＧは、図３に
示すように、ビデオ信号に基づいてサンプルパルスを発
生する。このサンプルパルスは、ビデオ信号からＳＹＮ
Ｃ（同期）信号のみを取り出し、かつ、このＳＹＮＣ信
号を反転させ、一定時間だけ遅らせることにより得るこ
とができる。The sample pulse generating circuit SPG, as shown in FIG. 3, generates a sample pulse based on a video signal. This sample pulse is a SYN signal from the video signal.
It can be obtained by taking out only the C (synchronous) signal, inverting this SYNC signal, and delaying it by a fixed time.
【００１９】なお、ＳＹＮＣ信号を一定時間だけ遅らせ
たのは、ビデオ信号のバックポ−チ期間（映像成分が存
在しない期間）ｔ１にビデオ信号の黒レベル電圧をサン
プリングするためである。The reason why the SYNC signal is delayed by a fixed time is that the black level voltage of the video signal is sampled during the back porch period (the period in which the video component does not exist) t1 of the video signal.
【００２０】サンプルホ−ルドアンプＩＣ１は、図４に
示すように、ビデオ信号の黒レベル電圧を検出する。即
ち、サンプルホ−ルドアンプＩＣ１は、サンプルパルス
がバックポ−チ期間に入力されると、その期間における
ビデオ信号の黒レベル電圧（−Ｖ１）をサンプリング
し、かつ、保持、出力し続ける。The sample-hold amplifier IC1 detects the black level voltage of the video signal, as shown in FIG. That is, when the sample pulse is input in the back punch period, the sample hold amplifier IC1 samples the black level voltage (-V1) of the video signal in that period, and continues to hold and output.
【００２１】この後、図５に示すように、黒レベル電圧
（０Ｖ基準）とビデオ信号が加算され、ビデオ信号の黒
レベルが０Ｖに固定される。この加算されたビデオ信号
は、ビデオアンプＩＣ２に入力される。ビデオアンプＩ
Ｃ２は、ビデオ信号をＡ／Ｄ変換器のリファレンス電圧
に増幅する。Thereafter, as shown in FIG. 5, the black level voltage (0V reference) and the video signal are added, and the black level of the video signal is fixed at 0V. The added video signal is input to the video amplifier IC2. Video amplifier I
C2 amplifies the video signal to the reference voltage of the A / D converter.
【００２２】また、ダイオ−ドＤ１，Ｄ２により、Ａ／
Ｄ変換に有害となる０Ｖ以下の信号成分が取り除かれ
る。その結果、図６に示すように、０Ｖ以下の電圧、即
ちＳＹＮＣ信号が取り除かれ、ビデオ信号の映像成分の
みが出力端子２０より出力され、Ａ／Ｄ変換器に入力さ
れる。Further, by the diodes D1 and D2, A /
Signal components below 0V, which are harmful to D conversion, are removed. As a result, as shown in FIG. 6, the voltage of 0 V or less, that is, the SYNC signal is removed, and only the video component of the video signal is output from the output terminal 20 and input to the A / D converter.
【００２３】[0023]
【発明の効果】以上、説明したように、本発明のＡ／Ｄ
変換最適化回路によれば、次のような効果を奏する。ビ
デオ信号の黒レベルを０Ｖに固定している。これによ
り、ビデオ信号からＳＹＮＣ成分を取り除き、映像成分
のみをＡ／Ｄ変換することが可能になる。即ち、Ａ／Ｄ
変換された信号に映像情報以外の情報が含まれることが
なく、画像分解能の精度を向上させることができる。As described above, the A / D of the present invention
The conversion optimizing circuit has the following effects. The black level of the video signal is fixed at 0V. As a result, it becomes possible to remove the SYNC component from the video signal and A / D convert only the video component. That is, A / D
Since the converted signal does not include information other than video information, it is possible to improve the accuracy of image resolution.
【００２４】また、ビデオ信号の黒レベルを０Ｖに固定
することで、ビデオ信号からＳＹＮＣ成分を取り除くの
に０Ｖ以下の信号成分を除去すればよいため、映像成分
を抽出し易いと共にこの映像成分の抽出を簡単な回路で
構成できる。また、Ａ／Ｄ変換器の規格に合わせること
ができ、Ａ／Ｄ変換の最適化を図ることができる。Further, by fixing the black level of the video signal to 0V, it is sufficient to remove the signal component of 0V or less in order to remove the SYNC component from the video signal. Therefore, the video component can be easily extracted and the video component The extraction can be configured with a simple circuit. Further, the standard of the A / D converter can be met, and the A / D conversion can be optimized.
【図１】本発明のＡ／Ｄ変換最適化回路を示す回路図。FIG. 1 is a circuit diagram showing an A / D conversion optimizing circuit of the present invention.
【図２】Ａ／Ｄ変換最適化回路の入力信号を示す波形
図。FIG. 2 is a waveform diagram showing an input signal of an A / D conversion optimizing circuit.
【図３】サンプルパルス発生回路の動作を示す波形図。FIG. 3 is a waveform diagram showing the operation of the sample pulse generation circuit.
【図４】サンプルホ−ルドアンプの動作を示す波形図。FIG. 4 is a waveform diagram showing the operation of a sample hold amplifier.
【図５】ビデオアンプの入力信号を示す波形図。FIG. 5 is a waveform diagram showing an input signal of a video amplifier.
【図６】Ａ／Ｄ変換最適化回路の出力信号を示す波形
図。FIG. 6 is a waveform diagram showing an output signal of the A / D conversion optimizing circuit.
１０ …入力端子、 ２０ …出力端子、 ＳＰＧ …サンプルパルス発生回路、 ＩＣ１ …サンプルホ−ルドアンプ、 ＩＣ２ …ビデオアンプ、 Ｒ１ …インピ−ダンス整合用終端抵抗、 Ｒ２ …サンプルホ−ルドアンプ用入力抵
抗、 Ｒ３ …サンプルホ−ルドアンプ用帰還抵
抗、 Ｒ４ …ビデオアンプ用入力抵抗、 Ｒ５ …加算抵抗、 Ｒ６ …ビデオアンプ用帰還抵抗、 Ｄ１，Ｄ２ …０Ｖ以下の信号カット用ダイオ−
ド。10 ... Input terminal, 20 ... Output terminal, SPG ... Sample pulse generating circuit, IC1 ... Sample hold amplifier, IC2 ... Video amplifier, R1 ... Impedance matching termination resistance, R2 ... Sample hold amplifier input resistance, R3 --- Feedback resistor for sample hold amplifier, R4 --- Input resistor for video amplifier, R5 --- Addition resistor, R6 --- Feedback resistor for video amplifier, D1, D2 ... Dio for cutting signal of 0 V or less
De.
Claims (2)
るためのパルスを発生する第１手段と、 前記パルスにより前記ビデオ信号の黒レベルをサンプリ
ングし、かつ、前記ビデオ信号の黒レベル電圧を保持
し、出力し続ける第２手段と、 前記ビデオ信号に前記黒レベル電圧を加算し、前記ビデ
オ信号の黒レベルを基準電圧に固定する第３手段と、 前記第３手段から出力されるビデオ信号を増幅し、か
つ、当該ビデオ信号から基準電圧以下の信号成分を取り
除く第４手段とを具備することを特徴とするＡ／Ｄ変換
最適化回路。1. A first means for generating a pulse for sampling a black level of a video signal, the black level of the video signal being sampled by the pulse, and holding a black level voltage of the video signal, Second means for continuing to output; third means for adding the black level voltage to the video signal to fix the black level of the video signal to a reference voltage; and amplifying the video signal output from the third means. And an A / D conversion optimizing circuit comprising: fourth means for removing a signal component equal to or lower than a reference voltage from the video signal.
手段は、アンプとダイオ−ドから構成されていることを
特徴とする請求項１に記載のＡ／Ｄ変換最適化回路。2. The reference voltage is 0 V, and the fourth voltage
The A / D conversion optimizing circuit according to claim 1, wherein the means comprises an amplifier and a diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212423A JPH0879559A (en) | 1994-09-06 | 1994-09-06 | A/d conversion optimization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212423A JPH0879559A (en) | 1994-09-06 | 1994-09-06 | A/d conversion optimization circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0879559A true JPH0879559A (en) | 1996-03-22 |
Family
ID=16622352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6212423A Pending JPH0879559A (en) | 1994-09-06 | 1994-09-06 | A/d conversion optimization circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0879559A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137481A (en) * | 1984-12-07 | 1986-06-25 | Sony Corp | Digital processing device of video signal |
| JP3125563B2 (en) * | 1994-02-18 | 2001-01-22 | 国産電機株式会社 | Capacitor discharge type ignition device for internal combustion engine |
-
1994
- 1994-09-06 JP JP6212423A patent/JPH0879559A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137481A (en) * | 1984-12-07 | 1986-06-25 | Sony Corp | Digital processing device of video signal |
| JP3125563B2 (en) * | 1994-02-18 | 2001-01-22 | 国産電機株式会社 | Capacitor discharge type ignition device for internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002698B1 (en) | Clamp device | |
| JPH0879559A (en) | A/d conversion optimization circuit | |
| JPH0239914B2 (en) | ||
| JPH0646287A (en) | Video signal feedback clamp circuit | |
| JPH06150685A (en) | Sample-hold circuit | |
| JP2572975B2 (en) | DC component regeneration circuit | |
| JPS6214780Y2 (en) | ||
| JPS6272278A (en) | Synchronizing signal separating device | |
| JPH0249075B2 (en) | ||
| JP2998433B2 (en) | Color signal processing circuit | |
| JPH0657052B2 (en) | Sync signal remover | |
| JPS63300677A (en) | Dc restoration method for picture signal | |
| JPH03151769A (en) | Clamp pulse generating circuit | |
| JPH01260977A (en) | clamp circuit | |
| KR900008962Y1 (en) | Vertical Synchronization Signal Detection Circuit | |
| JPS58210761A (en) | Clamping circuit | |
| JP3142357B2 (en) | Signal processing device | |
| JPH0241234B2 (en) | ||
| JPH0560041U (en) | Clamp voltage generation circuit | |
| JPS63203080A (en) | monitoring device | |
| JPH10304254A (en) | Camera device | |
| JPH05161011A (en) | Picture reader | |
| JPH0846824A (en) | Video signal processing device | |
| JPH02113687A (en) | Clamp level detection circuit of MUSE receiver | |
| JPH02302178A (en) | Id detection circuit |