JPH0879569A - フィルタ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＴＶ受像器の輝度信号に対するシャープネス
（アパーチャコントロール）回路などに用いて好適なフ
ィルタ回路に関するもので、特に出力信号が高帯域に渡
って周波数的にフラットなものを得ることのできるフィ
ルタ回路に関する。 【構成】 入力端子からの信号を遅延する第１の遅延回
路（８）と、該第１の遅延回路の出力信号をさらに遅延
する第２の遅延回路（１０）と、前記入力端子及び前記
第１及び第２の遅延回路からの３つの信号を演算する演
算回路（１１）と、該演算回路の出力信号が印加される
ＬＰＦ（１２）と、前記第１の遅延回路の出力信号が印
加される第３の遅延回路（１３）と、前記ＬＰＦの出力
信号と前記第３の遅延回路の出力信号とを加算する加算
回路（１４）とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＴＶ受像器の輝度信号
に対するシャープネス（アパーチャコントロール）回路
などに用いて好適なフィルタ回路に関するもので、特に
出力信号が広帯域に渡って周波数的にフラットな状態に
した上で所望の周波数特性を得ることのできるフィルタ
回路に関する。

【０００２】

【従来の技術】ＴＶ受像器の輝度信号に対するシャープ
ネス回路では、任意の輝度信号の周波数帯域にピーキン
グ特性を持たせるフィルタ回路として、図２に示す如き
ものを用いている。図２の入力端子（１）には図３
（イ）に示す入力信号が印加され、第１遅延回路（２）
で遅延されて図３（ロ）の如く成り、第２遅延回路
（３）で遅延されて図３（ハ）の如く成る。 そして、
図３（イ）、（ロ）、（ハ）の各信号が、演算回路
（４）に印加され、ある周波数でピーキングをもった信
号が端子（５）に出力される。

【０００３】図３（イ）、（ロ）、（ハ）の信号をＡ、
Ｂ、Ｃと表すと、演算回路（４）では、内部で２Ｂ−Ａ
−Ｃの信号を作成する。即ち、図３（イ）、（ロ）、
（ハ）の信号を図３のように「０」と「１」で示すと、
２Ｂ−Ａ−Ｃの信号は、図３（ニ）に示すとおりとな
る。そこで、図３（ロ）のＢの信号を出力する基準の信
号とし、図３（ニ）の信号を所望量だけ図３（ロ）に加
えている。

【０００４】その結果、図３（ホ）の示す信号が端子
（５）に出力される。図３（ホ）の信号は、実線が図３
（ロ）の信号を示し、点線が図３（ニ）の信号を示す。
図３（ホ）の信号は、点線で示す信号部分により、輝度
レベルが変化する際に変化点での変化量が強調されるこ
ととなりＴＶ画面で見て絵がクッキリと見える。

【０００５】演算回路（４）は、制御端子（６）からの
制御信号に応じて、図３（ニ）の信号を図３（ロ）の信
号に加える量を調整する働きも有する。図３の説明で
は、入力信号としてパルス信号を用いているが実際に
は、正弦波なども含まれる。いま、上述の信号Ａ、Ｂ、
Ｃを下記のように表す。

【０００６】

【数１】

【０００７】

【数２】

【０００８】

【数３】

【０００９】式（１）及び式（３）におけるＴは位相差
時間を示している。そこで、式（１）乃至（３）から２
Ｂ−Ａ−Ｃの信号は、

【００１０】

【数４】

【００１１】と表される。式（４）の信号は、図４の実
線の如く（２ｎー１）/２Ｔ（ｎは自然数）の自然数倍
の周波数にピークを持つ出力が発生してしまう。いま、
図４の周波数１/(２Ｔ)が２ＭＨＺであるとして、この
２ＭＨＺを中心にピーキングを持たせたいとすると、こ
れ以外の周波数（3/2T)でのピークが妨害となる。そこ
で、図２では、端子（５）の後段にＬＰＦ（ローパスフ
ィルタ）（７）を設け、図４の周波数１/(２Ｔ)以外の
ピークを除去している。

【００１２】制御端子（６）からの制御信号に応じて、
図４の実線の信号は点線のように変化する。従って、図
２の回路によれば、所望の周波数でピーキングを与えら
れるフィルタ特性を呈することができる。

【００１３】

【発明が解決しようとする課題】しかしながら、図２の
回路では、演算回路（４）の後段にＬＰＦ（４）が接続
されているため、原信号（図３（ロ）の信号）自体もＬ
ＰＦ（４）により高域周波数成分が減衰されてしまい、
絵の成分が欠落してしまうという問題があった。

【００１４】

【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力端子からの信号を遅延する第１
の遅延回路と、該第１の遅延回路の出力信号をさらに遅
延する第２の遅延回路と、前記入力端子及び前記第１及
び第２の遅延回路からの３つの信号を演算する演算回路
と、該演算回路の出力信号が印加されるＬＰＦと、前記
第１の遅延回路の出力信号が印加される第３の遅延回路
と、前記ＬＰＦの出力信号と前記第３の遅延回路の出力
信号とを加算する加算回路とを備えることを特徴とす
る。

【００１５】

【作用】本発明によれば、第１の遅延回路から絵を示す
メインの信号を取り出し、第３の遅延回路（位相調整
用）を介して加算回路に印加しているので、絵を示すメ
インの信号路にはＬＰＦが介在しなくすることができ、
広帯域に渡って周波数特性がフラットなフィルタが得ら
れる。

【００１６】

【実施例】図１は、本発明のフィルタを示すもので、
（８）は入力端子（９）からの信号を遅延する第１の遅
延回路、（１０）は該第１の遅延回路（８）の出力信号
をさらに遅延する第２の遅延回路、（１１）は前記入力
端子（９）及び前記第１及び第２の遅延回路（８）及び
（１０）からの３つの信号を演算する演算回路、（１
２）は該演算回路（１１）の出力信号が印加されるＬＰ
Ｆ、（１３）は前記第１の遅延回路（８）の出力信号が
印加される第３の遅延回路、（１４）は前記ＬＰＦ（１
２）の出力信号と前記第３の遅延回路（１３）の出力信
号とを制御端子（１５）からの制御信号に応じてある割
合で加算する加算回路、（１６）は出力端子である。

【００１７】入力端子（９）に印加された入力信号は、
第１の遅延回路（８）及び第２の遅延回路（１０）を介
して各々一定量遅延された後、演算回路（１１）に印加
される。第１の遅延回路（８）及び第２の遅延回路（１
０）の遅延動作及び、演算回路（１１）の演算動作は図
２のそれと同じであり、２ＢーＡ−Ｃの演算が行われた
信号が端子（５）に導出され、ＬＰＦ（１２）で不要な
高周波成分が除去された後、加算回路（１４）に印加さ
れる。

【００１８】加算回路（１４）は、図２の演算回路
（４）中の制御信号に応じた割合で加算する機能と等価
なものである。一方、加算回路（１４）には第１の遅延
回路（８）の出力信号が絵を示すメインの信号として取
り出され、第３の遅延回路（１３）でＬＰＦ（１２）と
同じ遅延時間だけ遅延されて加算回路（１４）に印加さ
れる。第３の遅延回路（１３）は、ＬＰＦ（１２）の遅
延時間の補償用であり、ＬＰＦ（１２）と同じ遅延時間
を供するだけで、周波数特性にはなんら寄与しない。そ
のため、広帯域に渡って周波数的にフラットな信号が加
算回路（１４）に印加される。

【００１９】このため、加算回路（１４）においては、
高域における信号の欠落が無いとともに所望の周波数で
ピーキングを与えられるフィルタ特性を供された信号が
発生することとし、そのピーキング度合いが制御量に応
じて変化させられた信号が出力端子（１６）に得られ
る。図５は、図１のＬＰＦ（１２）の具体回路例を示す
もので、第１差動増幅器（１７）で構成される第１ＬＰ
Ｆ部（１８）と、第２差動増幅器（１９）で構成される
第２ＬＰＦ部（２０）との２次のＬＰＦ構成となってい
る。入力端子Ｖｉｎに印加した信号を出力端子Ｖｏｕｔ
に取り出す構成となっている。図５において、第１及び
第２差動増幅器（１７）及び（１８）の相互コンダクタ
ンスをｇｍ１及びｇｍ２とし、コンデンサＣ１及びＣ２
の容量値をＣ１及びＣ２とし、Ｓ＝ｊωとし、さらに、
ｋ１＝ｇｍ１/Ｃ１、ｋ２＝ｇｍ２/Ｃ２、とすると、図
５のＬＰＦの伝達関数（Ｖｏｕｔ/Ｖｉｎ）は

【００２０】

【数５】

【００２１】となり、式（５）より遅延時間ｔ１は

【００２２】

【数６】

【００２３】となる。また、図６は、図１の第３の遅延
回路（１３）の具体回路例を示すもので、第１差動増幅
器（２１）と、第２差動増幅器（２２）で構成される。
入力端子Ｖｉｎに印加した信号を出力端子Ｖｏｕｔに取
り出す構成となっている。図６において、第１及び第２
差動増幅器（２１）及び（２２）の相互コンダクタンス
をｇｍ１及びｇｍ２とし、コンデンサＣ１及びＣ２の容
量値をＣ１及びＣ２とし、Ｓ＝ｊωとし、さらに、ｋ１
＝ｇｍ１/Ｃ１、ｋ２＝ｇｍ２/Ｃ２、とすると、図６の
遅延回路（オールパスフィルタ）の伝達関数（Ｖｏｕｔ
/Ｖｉｎ）は

【００２４】

【数７】

【００２５】となり、式（７）より遅延時間ｔ２は

【００２６】

【数８】

【００２７】となる。式（６）と式（８）との比較から
明らかなようにｋ１とｋ２の値を調整（図５と図６のフ
イルタの遮断周波数を等しくする）し、ＬＰＦ（１２）
を２段直列接続することにより、両者の遅延時間を等し
くできる。この２つの関係は、図７に示されるように全
周波数帯域において等しくできるので、フィルタ設計が
容易となる。

【００２８】

【発明の効果】以上述べた如く、本発明によれば、第１
の遅延回路から絵を示すメインの信号を取り出し、第３
の遅延回路（位相調整用）を介して加算回路に印加して
いるので、絵を示すメインの信号路にはＬＰＦを介在さ
せなくすることができる。そのため、全帯域に渡って周
波数特性がフラットなフィルタが得られる。

【００２９】また、本発明によれば、演算回路の出力信
号が印加されるＬＰＦを２段直列接続するので、メイン
の信号路側に介在する第３の遅延回路（位相調整用）の
遅延時間と全く等価な遅延時間を演算回路の出力側に得
られる。

【図面の簡単な説明】

【図１】本発明のフィルタを示す回路図である。

【図２】従来のフィルタを示す回路図である。

【図３】本発明のフィルタの説明に供するための波形図
である。

【図４】従来のフィルタの説明に供するための特性図で
ある。

【図５】図１のＬＰＦ（１２）の具体回路例である。

【図６】図１の第３の遅延回路（１３）の具体回路例で
ある。

【図７】本発明のフィルタの説明に供するための波形図
である。

【符号の説明】

（ ８） 第１の遅延回路 （１０） 第２の遅延回路 （１２） ＬＰＦ （１３） 第３の遅延回路 （１４） 加算回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力端子からの信号を遅延する第１の遅
   延回路と、 該第１の遅延回路の出力信号をさらに遅延する第２の遅
   延回路と、 前記入力端子及び前記第１及び第２の遅延回路からの３
   つの信号を演算する演算回路と、 該演算回路の出力信号が印加されるＬＰＦと、 前記第１の遅延回路の出力信号が印加される第３の遅延
   回路と、 前記ＬＰＦの出力信号と前記第３の遅延回路の出力信号
   とを加算する加算回路と、 を備えることを特徴とするフィルタ回路。
2. 【請求項２】 前記第３の遅延回路と前記ＬＰＦは同じ
   遅延量を有することを特徴とする請求項１記載のフィル
   タ回路。
3. 【請求項３】 前記ＬＰＦは、２段のフィルタであるこ
   とを特徴とする請求項２記載のフィルタ回路。