JPH088181A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH088181A JPH088181A JP6139151A JP13915194A JPH088181A JP H088181 A JPH088181 A JP H088181A JP 6139151 A JP6139151 A JP 6139151A JP 13915194 A JP13915194 A JP 13915194A JP H088181 A JPH088181 A JP H088181A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- film
- semiconductor device
- amorphous silicon
- catalytic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 信頼性や電気的安定性を向上させる。
【構成】 結晶性を有するケイ素膜からなる活性領域1
13を備えた半導体装置であって、該活性領域113
は、結晶化を助長する触媒元素が選択的に導入された非
晶質ケイ素膜を加熱処理することにより形成されたラテ
ラル成長部からなっており、レーザー光又は強光の照射
前に、該非晶質ケイ素膜における該触媒元素の導入部1
05が除去された構成となっている。
13を備えた半導体装置であって、該活性領域113
は、結晶化を助長する触媒元素が選択的に導入された非
晶質ケイ素膜を加熱処理することにより形成されたラテ
ラル成長部からなっており、レーザー光又は強光の照射
前に、該非晶質ケイ素膜における該触媒元素の導入部1
05が除去された構成となっている。
Description
【0001】
【産業上の利用分野】本発明は、例えばアクティブマト
リクス型の液晶表示装置などに利用され、ガラス等の絶
縁基板上に薄膜トランジスタが設けられた半導体装置お
よびその製造方法に関し、さらに詳しく言えば、非晶質
ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする
薄膜トランジスタを有する半導体装置およびその製造方
法に関する。
リクス型の液晶表示装置などに利用され、ガラス等の絶
縁基板上に薄膜トランジスタが設けられた半導体装置お
よびその製造方法に関し、さらに詳しく言えば、非晶質
ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする
薄膜トランジスタを有する半導体装置およびその製造方
法に関する。
【0002】
【従来の技術】上記半導体装置としては、薄膜トランジ
スタ(TFT)を画素の駆動に用いるアクティブマトリ
クス型液晶表示装置やイメージセンサー等が知られてい
る。これらの装置に用いられるTFTには、薄肉のケイ
素半導体膜を用いるのが一般的である。
スタ(TFT)を画素の駆動に用いるアクティブマトリ
クス型液晶表示装置やイメージセンサー等が知られてい
る。これらの装置に用いられるTFTには、薄肉のケイ
素半導体膜を用いるのが一般的である。
【0003】ケイ素半導体膜としては、非晶質ケイ素
(a−Si)半導体からなるものと結晶性を有するケイ
素半導体からなるものとに大別される。前者の非晶質ケ
イ素半導体は、作製温度が低く気相法で比較的容易に作
製することが可能であり、また量産性に富むため最も一
般的に用いられている。しかし、導電性等の物性が、後
者の結晶性を有するケイ素半導体に比べて劣るため、今
後、より高速特性を得るためには、結晶性を有するケイ
素半導体からなるTFTの作製方法の確立が強く求めら
れていた。尚、結晶性を有するケイ素半導体としては、
多晶質ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケ
イ素、結晶性と非晶質性の中間の状態を有するセミアモ
ルファスケイ素等が知られている。
(a−Si)半導体からなるものと結晶性を有するケイ
素半導体からなるものとに大別される。前者の非晶質ケ
イ素半導体は、作製温度が低く気相法で比較的容易に作
製することが可能であり、また量産性に富むため最も一
般的に用いられている。しかし、導電性等の物性が、後
者の結晶性を有するケイ素半導体に比べて劣るため、今
後、より高速特性を得るためには、結晶性を有するケイ
素半導体からなるTFTの作製方法の確立が強く求めら
れていた。尚、結晶性を有するケイ素半導体としては、
多晶質ケイ素、微結晶ケイ素、結晶成分を含む非晶質ケ
イ素、結晶性と非晶質性の中間の状態を有するセミアモ
ルファスケイ素等が知られている。
【0004】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、以下の方法が知られている。
体を得る方法としては、以下の方法が知られている。
【0005】(1)成膜時に結晶性を有する膜を直接成
膜する方法 (2)非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる方法 (3)非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる方法 しかしながら、(1)の方法では、成膜工程と同時に結
晶化が進行するので、大粒径の結晶性ケイ素を得るには
ケイ素膜の厚膜化が不可欠であり、良好な半導体物性を
有する膜を基板上に全面に渡って均一に成膜することが
技術上困難である。また、成膜温度が600℃以上と高
いので、安価なガラス基板が使用できないというコスト
上の問題がある。
膜する方法 (2)非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる方法 (3)非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる方法 しかしながら、(1)の方法では、成膜工程と同時に結
晶化が進行するので、大粒径の結晶性ケイ素を得るには
ケイ素膜の厚膜化が不可欠であり、良好な半導体物性を
有する膜を基板上に全面に渡って均一に成膜することが
技術上困難である。また、成膜温度が600℃以上と高
いので、安価なガラス基板が使用できないというコスト
上の問題がある。
【0006】また、(2)の方法では、熔融固化過程の
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られる。しか
し、現在最も一般的に使用されているエキシマレーザー
を例にとると、レーザー光の照射面積が小さくスループ
ットが低いという問題がまず有り、また大面積基板の全
面を均一に処理するにはレーザーの安定性が充分ではな
く、次世代の技術という感が強い。
結晶化現象を利用するため、小粒径ながら粒界が良好に
処理され、高品質な結晶性ケイ素膜が得られる。しか
し、現在最も一般的に使用されているエキシマレーザー
を例にとると、レーザー光の照射面積が小さくスループ
ットが低いという問題がまず有り、また大面積基板の全
面を均一に処理するにはレーザーの安定性が充分ではな
く、次世代の技術という感が強い。
【0007】(3)の方法は、(1)、(2)の方法と
比較すると大面積に対応できるという利点はあるが、結
晶化に際し600℃以上の高温にて数十時間にわたる加
熱処理が必要である。すなわち、安価なガラス基板の使
用とスループットの向上とを考えると、加熱温度を下
げ、さらに短時間で結晶化させるという相反する問題点
を同時に解決する必要がある。また、固相結晶化現象を
利用するため、結晶粒は基板面に平行に広がり数μmの
粒径を持つものさえ現れるが、成長した結晶粒同士がぶ
つかり合って粒界が形成されるため、その粒界はキャリ
アに対するトラップ準位として働き、TFTの移動度を
低下させる大きな原因となっている。
比較すると大面積に対応できるという利点はあるが、結
晶化に際し600℃以上の高温にて数十時間にわたる加
熱処理が必要である。すなわち、安価なガラス基板の使
用とスループットの向上とを考えると、加熱温度を下
げ、さらに短時間で結晶化させるという相反する問題点
を同時に解決する必要がある。また、固相結晶化現象を
利用するため、結晶粒は基板面に平行に広がり数μmの
粒径を持つものさえ現れるが、成長した結晶粒同士がぶ
つかり合って粒界が形成されるため、その粒界はキャリ
アに対するトラップ準位として働き、TFTの移動度を
低下させる大きな原因となっている。
【0008】そこで、上記のような様々な問題点を全て
解決するため、上記(3)の方法において、結晶化に必
要な温度の低温化と処理時間の短縮化とを両立し、さら
には粒界の影響を最小限に留めた結晶性ケイ素薄膜の作
製方法が提案されている(特願5−218156)。こ
の方法では、結晶成長の核としてNi等の不純物金属元
素を非晶質ケイ素膜に導入することにより、結晶化初期
の核発生速度とその後の核成長速度とを飛躍的に向上で
き、従来考えられなかったような580℃以下の温度に
おいて4時間程度の熱処理で十分な結晶性を得ることが
できる。このメカニズムは、まず不純物金属元素を核と
した結晶核発生が早期に起こり、その後その不純物金属
元素が触媒となって結晶成長を助長し、結晶化が急激に
進行することで理解される。そういった意味で、本願明
細書において以後これらの不純物金属元素を触媒元素と
呼ぶ。
解決するため、上記(3)の方法において、結晶化に必
要な温度の低温化と処理時間の短縮化とを両立し、さら
には粒界の影響を最小限に留めた結晶性ケイ素薄膜の作
製方法が提案されている(特願5−218156)。こ
の方法では、結晶成長の核としてNi等の不純物金属元
素を非晶質ケイ素膜に導入することにより、結晶化初期
の核発生速度とその後の核成長速度とを飛躍的に向上で
き、従来考えられなかったような580℃以下の温度に
おいて4時間程度の熱処理で十分な結晶性を得ることが
できる。このメカニズムは、まず不純物金属元素を核と
した結晶核発生が早期に起こり、その後その不純物金属
元素が触媒となって結晶成長を助長し、結晶化が急激に
進行することで理解される。そういった意味で、本願明
細書において以後これらの不純物金属元素を触媒元素と
呼ぶ。
【0009】上記触媒元素により結晶化が助長されて結
晶成長した結晶性ケイ素膜は、通常の固相成長法で結晶
化した非晶質ケイ素膜が双晶構造であるのに対して、何
本もの針状結晶あるいは柱状結晶で構成されており、そ
れぞれの針状結晶あるいは柱状結晶内部は理想的な単結
晶状態となっている。また、基板の一部に選択的に触媒
元素を導入することにより、同一基板内に選択的に結晶
性ケイ素膜と非晶質ケイ素膜とを形成することが可能と
なる。さらに、その後、熱処理を継続させると、選択的
に触媒元素が導入され結晶化している部分から、その周
辺部の非晶質部分へと横方向(基板面に平行な方向)に
結晶成長部分が延びる現象が起きる。この横方向結晶成
長部分を、本願明細書においてラテラル成長部と呼ぶ。
晶成長した結晶性ケイ素膜は、通常の固相成長法で結晶
化した非晶質ケイ素膜が双晶構造であるのに対して、何
本もの針状結晶あるいは柱状結晶で構成されており、そ
れぞれの針状結晶あるいは柱状結晶内部は理想的な単結
晶状態となっている。また、基板の一部に選択的に触媒
元素を導入することにより、同一基板内に選択的に結晶
性ケイ素膜と非晶質ケイ素膜とを形成することが可能と
なる。さらに、その後、熱処理を継続させると、選択的
に触媒元素が導入され結晶化している部分から、その周
辺部の非晶質部分へと横方向(基板面に平行な方向)に
結晶成長部分が延びる現象が起きる。この横方向結晶成
長部分を、本願明細書においてラテラル成長部と呼ぶ。
【0010】上記ラテラル成長部では、基板と平行に針
状あるいは柱状の結晶が成長方向に沿って延びており、
その成長方向において結晶粒界が存在しない。故に、こ
のラテラル成長部を利用してTFTのチャンネル部を形
成することにより、高性能なTFTが実現可能となる。
このようなラテラル成長部を活性領域に用いてTFTを
作製すると、通常の固相成長法で形成した結晶性ケイ素
膜を用いた場合に比べ、電界効果移動度が2倍程度向上
する。更に、その後、レーザー光あるいは強光を照射
し、その結晶性を助長することで、その差はより顕著に
なる。すなわち、ラテラル成長部にレーザー光あるいは
強光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜
の融点の相違から結晶粒界部が集中的に処理される訳で
あるが、通常の固相成長法で形成した結晶性ケイ素膜で
は、結晶構造が双晶状態であるため、レーザー光照射後
も結晶粒界内部は双晶欠陥として残る。それに比べ、触
媒元素を導入し結晶化したラテラル成長部は、針状結晶
あるいは柱状結晶で形成されており、その内部は単結晶
状態であるため、レーザー光あるいは強光の照射により
結晶粒界部が処理されると、ほぼ単結晶状態に近い結晶
性ケイ素膜が得られる。
状あるいは柱状の結晶が成長方向に沿って延びており、
その成長方向において結晶粒界が存在しない。故に、こ
のラテラル成長部を利用してTFTのチャンネル部を形
成することにより、高性能なTFTが実現可能となる。
このようなラテラル成長部を活性領域に用いてTFTを
作製すると、通常の固相成長法で形成した結晶性ケイ素
膜を用いた場合に比べ、電界効果移動度が2倍程度向上
する。更に、その後、レーザー光あるいは強光を照射
し、その結晶性を助長することで、その差はより顕著に
なる。すなわち、ラテラル成長部にレーザー光あるいは
強光を照射した場合、結晶性ケイ素膜と非晶質ケイ素膜
の融点の相違から結晶粒界部が集中的に処理される訳で
あるが、通常の固相成長法で形成した結晶性ケイ素膜で
は、結晶構造が双晶状態であるため、レーザー光照射後
も結晶粒界内部は双晶欠陥として残る。それに比べ、触
媒元素を導入し結晶化したラテラル成長部は、針状結晶
あるいは柱状結晶で形成されており、その内部は単結晶
状態であるため、レーザー光あるいは強光の照射により
結晶粒界部が処理されると、ほぼ単結晶状態に近い結晶
性ケイ素膜が得られる。
【0011】
【発明が解決しようとする課題】ところで、上記触媒元
素の非晶質ケイ素膜への選択的な導入は、二酸化ケイ素
等からなるマスクを用いて行われ、その導入部での触媒
元素の濃度は高いものとなる。よって、上記導入部は、
TFTのチャンネル領域やソース・ドレイン領域に重な
らないようそれらから離隔する必要があるものの、ラテ
ラル成長距離には限界があるので、上記導入部はTFT
の近傍に設けられる。
素の非晶質ケイ素膜への選択的な導入は、二酸化ケイ素
等からなるマスクを用いて行われ、その導入部での触媒
元素の濃度は高いものとなる。よって、上記導入部は、
TFTのチャンネル領域やソース・ドレイン領域に重な
らないようそれらから離隔する必要があるものの、ラテ
ラル成長距離には限界があるので、上記導入部はTFT
の近傍に設けられる。
【0012】このような導入部に対し、図2に示すよう
に、結晶性を助長させるべくレーザ光あるいは強光を照
射すると、導入部205の表面に触媒元素が析出した
り、結晶性ケイ素膜の多結晶化領域208の下の下地膜
202部分に多量に触媒元素が拡散し、析出・拡散領域
218が形成され、その結果、触媒元素が基板201上
に多量に存在することとなる。このような基板上にTF
Tなどの素子を形成して半導体装置を得た場合には、触
媒元素の存在により半導体装置の信頼性や電気的安定性
が阻害されるという問題があった。
に、結晶性を助長させるべくレーザ光あるいは強光を照
射すると、導入部205の表面に触媒元素が析出した
り、結晶性ケイ素膜の多結晶化領域208の下の下地膜
202部分に多量に触媒元素が拡散し、析出・拡散領域
218が形成され、その結果、触媒元素が基板201上
に多量に存在することとなる。このような基板上にTF
Tなどの素子を形成して半導体装置を得た場合には、触
媒元素の存在により半導体装置の信頼性や電気的安定性
が阻害されるという問題があった。
【0013】本発明はこのような従来技術の課題を解決
すべくなされたものであり、信頼性や電気的安定性を向
上できる半導体装置およびその製造方法を提供すること
を目的とする。
すべくなされたものであり、信頼性や電気的安定性を向
上できる半導体装置およびその製造方法を提供すること
を目的とする。
【0014】
【課題を解決するための手段】本発明の半導体装置は、
結晶性を有するケイ素膜からなる活性領域を備えた半導
体装置であって、該活性領域は、結晶化を助長する触媒
元素が選択的に導入された非晶質ケイ素膜を加熱処理す
ることにより形成されたラテラル成長部からなってお
り、レーザー光又は強光の照射前に、該非晶質ケイ素膜
における該触媒元素の導入部が除去された構成となって
いるので、そのことにより上記目的が達成される。
結晶性を有するケイ素膜からなる活性領域を備えた半導
体装置であって、該活性領域は、結晶化を助長する触媒
元素が選択的に導入された非晶質ケイ素膜を加熱処理す
ることにより形成されたラテラル成長部からなってお
り、レーザー光又は強光の照射前に、該非晶質ケイ素膜
における該触媒元素の導入部が除去された構成となって
いるので、そのことにより上記目的が達成される。
【0015】本発明の半導体装置において、前記触媒元
素として、Ni、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、P、As、SbおよびAlのうちから
選ばれる一種または複数種類の元素が用いられた構成と
することができる。
素として、Ni、Co、Pd、Pt、Cu、Ag、A
u、In、Sn、P、As、SbおよびAlのうちから
選ばれる一種または複数種類の元素が用いられた構成と
することができる。
【0016】本発明の半導体装置において、前記活性領
域中における触媒元素の濃度が、1×1014atoms
/cm3〜1×1018atoms/cm3である構成とす
ることができる。
域中における触媒元素の濃度が、1×1014atoms
/cm3〜1×1018atoms/cm3である構成とす
ることができる。
【0017】本発明の半導体装置の製造方法は、基板上
に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜
の結晶化を助長する触媒元素を、該非晶質ケイ素膜の一
部である被導入部に導入する工程と、該導入部の周辺部
において該基板の表面に対し概略平行な方向に結晶成長
を行わせるべく加熱し、結晶性ケイ素膜を得る工程と、
該導入部を除去する工程と、除去された該導入部の周辺
部において結晶性ケイ素膜の結晶性を助長すべく、レー
ザー光あるいは強光を照射する工程とを含むので、その
ことにより上記目的が達成される。
に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素膜
の結晶化を助長する触媒元素を、該非晶質ケイ素膜の一
部である被導入部に導入する工程と、該導入部の周辺部
において該基板の表面に対し概略平行な方向に結晶成長
を行わせるべく加熱し、結晶性ケイ素膜を得る工程と、
該導入部を除去する工程と、除去された該導入部の周辺
部において結晶性ケイ素膜の結晶性を助長すべく、レー
ザー光あるいは強光を照射する工程とを含むので、その
ことにより上記目的が達成される。
【0018】
【作用】本発明にあっては、結晶化を助長する触媒元素
が選択的に導入された非晶質ケイ素膜を加熱し、触媒元
素が導入された被導入部の周辺部においてラテラル成長
を行わせ、その後、レーザー光あるいは強光を全面照射
する前に上記被導入部を除去する。よって、レーザー光
あるいは強光を全面照射しても、その際には上記被導入
部が存在しないので、被導入部表面での触媒元素の析出
や、下地膜への多量の触媒元素の拡散が起こらない。ま
た、ラテラル成長した領域のみをTFTのチャンネル領
域やソース・ドレイン領域に用いることが可能となり、
半導体装置の信頼性や電気的安定性を向上できる。ま
た、触媒元素を導入する際に、被導入部において触媒元
素添加量にばらつきがあっても、その触媒元素添加量の
ばらつきによりTFT特性が影響を受けるということも
ない。
が選択的に導入された非晶質ケイ素膜を加熱し、触媒元
素が導入された被導入部の周辺部においてラテラル成長
を行わせ、その後、レーザー光あるいは強光を全面照射
する前に上記被導入部を除去する。よって、レーザー光
あるいは強光を全面照射しても、その際には上記被導入
部が存在しないので、被導入部表面での触媒元素の析出
や、下地膜への多量の触媒元素の拡散が起こらない。ま
た、ラテラル成長した領域のみをTFTのチャンネル領
域やソース・ドレイン領域に用いることが可能となり、
半導体装置の信頼性や電気的安定性を向上できる。ま
た、触媒元素を導入する際に、被導入部において触媒元
素添加量にばらつきがあっても、その触媒元素添加量の
ばらつきによりTFT特性が影響を受けるということも
ない。
【0019】
【実施例】以下に本発明の実施例を具体的に説明する。
【0020】図1は、本発明をTFTの作製に適用した
場合におけるその作製工程の概要を示す断面図である。
その作製工程は、(A)→(H)の順にしたがって順次
進行する。
場合におけるその作製工程の概要を示す断面図である。
その作製工程は、(A)→(H)の順にしたがって順次
進行する。
【0021】まず、図1(A)に示すように、洗浄され
たガラス基板101の上に、例えばスパッタリング法に
よって厚さ50〜200nm、例えば100nmの酸化
ケイ素からなる下地膜102を形成する。この酸化ケイ
素膜の必要膜厚は、ガラス基板101の表面状態によっ
て異なり、十分に平坦で、不純物(ナトリウムイオン)
等の半導体特性に悪影響を与えるイオンの濃度が十分に
低い基板であれば、省略することも可能であり、逆に表
面の状態が、傷や凹凸の激しいものであれば、上記膜厚
よりも厚く堆積させる必要がある。ガラス基板101に
代えて、本発明では他の材質の基板を使用することが可
能である。
たガラス基板101の上に、例えばスパッタリング法に
よって厚さ50〜200nm、例えば100nmの酸化
ケイ素からなる下地膜102を形成する。この酸化ケイ
素膜の必要膜厚は、ガラス基板101の表面状態によっ
て異なり、十分に平坦で、不純物(ナトリウムイオン)
等の半導体特性に悪影響を与えるイオンの濃度が十分に
低い基板であれば、省略することも可能であり、逆に表
面の状態が、傷や凹凸の激しいものであれば、上記膜厚
よりも厚く堆積させる必要がある。ガラス基板101に
代えて、本発明では他の材質の基板を使用することが可
能である。
【0022】次に、減圧CVD法あるいはプラズマCV
D法、スッパタリング法等によって、厚さ25〜100
nm、例えば50nmの真性(I型)の非晶質ケイ素膜
(a−Si膜)103を成膜する。
D法、スッパタリング法等によって、厚さ25〜100
nm、例えば50nmの真性(I型)の非晶質ケイ素膜
(a−Si膜)103を成膜する。
【0023】次に、非晶質ケイ素膜103上にマスク1
04を100nm程度の厚さで酸化ケイ素等を用いて形
成する。このマスク104は、非晶質ケイ素膜103に
結晶化を助長する元素を選択的に導入するためのもので
ある。
04を100nm程度の厚さで酸化ケイ素等を用いて形
成する。このマスク104は、非晶質ケイ素膜103に
結晶化を助長する元素を選択的に導入するためのもので
ある。
【0024】次に、この状態で、該結晶化を助長する元
素として、例えばニッケルを上記マスク104で覆われ
ていない非晶質ケイ素膜103部分である被導入部10
5に導入する。この導入には、蒸着、スパッタ、プラズ
マ処理、又は溶液塗布などの方法を用いることができ
る。
素として、例えばニッケルを上記マスク104で覆われ
ていない非晶質ケイ素膜103部分である被導入部10
5に導入する。この導入には、蒸着、スパッタ、プラズ
マ処理、又は溶液塗布などの方法を用いることができ
る。
【0025】次に、この状態で基板全体を加熱処理す
る。すると、被導入部105においてまず多結晶化が起
こる。さらに加熱処理を続けると、図1(B)に示すよ
うに、被導入部105から外側に向け、つまり矢印で示
す結晶成長方向106に向け、しかも基板101の表面
に対し概略平行な方向に多結晶化が進行していく。十分
に加熱処理を行うと、図1(C)に示した状態になる。
即ち、被導入部105に連なる多結晶化領域108の外
側に結晶成長端107が存在する状態になる。結晶成長
端107は、基板表面に対し概略平行な方向に多結晶化
が進行した時の結晶成長端であり、多結晶化領域108
と比較してニッケルの濃度の高い領域である。加熱処理
の具体例としては、水素還元雰囲気下または不活性雰囲
気下において、加熱温度520〜580℃で数時間から
数十時間、例えば550℃で8時間アニールして結晶化
させる。なお、図1(C)中の実際のニッケルの濃度
は、被導入部105や結晶成長端107が1×1019〜
1×1020atoms/cm3程度、多結晶化領域10
8が1×1014〜1×1018atoms/cm3程度で
ある。
る。すると、被導入部105においてまず多結晶化が起
こる。さらに加熱処理を続けると、図1(B)に示すよ
うに、被導入部105から外側に向け、つまり矢印で示
す結晶成長方向106に向け、しかも基板101の表面
に対し概略平行な方向に多結晶化が進行していく。十分
に加熱処理を行うと、図1(C)に示した状態になる。
即ち、被導入部105に連なる多結晶化領域108の外
側に結晶成長端107が存在する状態になる。結晶成長
端107は、基板表面に対し概略平行な方向に多結晶化
が進行した時の結晶成長端であり、多結晶化領域108
と比較してニッケルの濃度の高い領域である。加熱処理
の具体例としては、水素還元雰囲気下または不活性雰囲
気下において、加熱温度520〜580℃で数時間から
数十時間、例えば550℃で8時間アニールして結晶化
させる。なお、図1(C)中の実際のニッケルの濃度
は、被導入部105や結晶成長端107が1×1019〜
1×1020atoms/cm3程度、多結晶化領域10
8が1×1014〜1×1018atoms/cm3程度で
ある。
【0026】次に、図1(D)に示すように、上記マス
ク104と被導入部105の結晶性ケイ素膜105とを
除去する。これにより、後述する2つのTFTの素子間
分離が行われる。
ク104と被導入部105の結晶性ケイ素膜105とを
除去する。これにより、後述する2つのTFTの素子間
分離が行われる。
【0027】次に、図1(E)に示すように、多結晶化
領域108を用いて、TFTの活性領域(ソース/ドレ
イン領域、チャネル領域)となる島状の結晶性ケイ素膜
109を形成する。
領域108を用いて、TFTの活性領域(ソース/ドレ
イン領域、チャネル領域)となる島状の結晶性ケイ素膜
109を形成する。
【0028】次に、レーザー光を照射して結晶性ケイ素
膜109の結晶性を助長する。このときのレーザー光と
しては、XeClエキシマレーザー(波長308nm)
を用いた。レーザー光の照射条件は、照射時に基板を2
00〜450℃、例えば400℃に加熱し、エネルギー
密度200〜400mJ/cm2、例えば300mJ/
cm2で照射した。
膜109の結晶性を助長する。このときのレーザー光と
しては、XeClエキシマレーザー(波長308nm)
を用いた。レーザー光の照射条件は、照射時に基板を2
00〜450℃、例えば400℃に加熱し、エネルギー
密度200〜400mJ/cm2、例えば300mJ/
cm2で照射した。
【0029】次に、図1(F)に示すように、結晶性ケ
イ素膜109を覆うように厚さ20〜150nm、ここ
では100nmの酸化ケイ素膜をゲート絶縁膜110と
して成膜する。酸化ケイ素膜の形成には、ここではTE
OSを原料とし、酸素とともに基板温度150〜600
℃、好ましくは300〜450℃で、RFプラズマCV
D法で分解・堆積した。あるいは、TEOSを原料とし
てオゾンガスとともに減圧CVD法もしくは常圧CVD
法によって、基板温度を350〜600℃、好ましくは
400〜550℃として形成してもよい。
イ素膜109を覆うように厚さ20〜150nm、ここ
では100nmの酸化ケイ素膜をゲート絶縁膜110と
して成膜する。酸化ケイ素膜の形成には、ここではTE
OSを原料とし、酸素とともに基板温度150〜600
℃、好ましくは300〜450℃で、RFプラズマCV
D法で分解・堆積した。あるいは、TEOSを原料とし
てオゾンガスとともに減圧CVD法もしくは常圧CVD
法によって、基板温度を350〜600℃、好ましくは
400〜550℃として形成してもよい。
【0030】次に、ゲート絶縁膜110自身のバルク特
性および結晶性ケイ素膜109/ゲート絶縁膜110の
界面特性を向上するために、不活性ガス雰囲気下で40
0〜600℃で30〜60分アニールを行った。
性および結晶性ケイ素膜109/ゲート絶縁膜110の
界面特性を向上するために、不活性ガス雰囲気下で40
0〜600℃で30〜60分アニールを行った。
【0031】次に、スパッタリング法によって、厚さ4
00〜800nm、例えば600nmのアルミニウム膜
を成膜し、そのアルミニウム膜をパターニングして、ゲ
ート電極111を形成する。
00〜800nm、例えば600nmのアルミニウム膜
を成膜し、そのアルミニウム膜をパターニングして、ゲ
ート電極111を形成する。
【0032】次に、上記ゲート電極111を陽極酸化し
て、表面に酸化物層112を形成する。陽極酸化は、酒
石酸が1〜5%含まれたエチレングリコール溶液中で行
い、最初一定電流で220Vまで電圧を上げ、その状態
で1時間保持して終了させる。得られた酸化物層112
の厚さは200nmである。なお、この酸化物層112
は、後のイオンドーピング工程において、オフセットゲ
ート領域を形成する厚さとなるので、オフセットゲート
領域の長さを上記陽極酸化工程で決めることができる。
て、表面に酸化物層112を形成する。陽極酸化は、酒
石酸が1〜5%含まれたエチレングリコール溶液中で行
い、最初一定電流で220Vまで電圧を上げ、その状態
で1時間保持して終了させる。得られた酸化物層112
の厚さは200nmである。なお、この酸化物層112
は、後のイオンドーピング工程において、オフセットゲ
ート領域を形成する厚さとなるので、オフセットゲート
領域の長さを上記陽極酸化工程で決めることができる。
【0033】次に、図1(G)に示すように、イオンド
ーピング法によって、活性領域113にゲート電極11
1、酸化物層112をマスクとして不純物(リン又はホ
ウ素)を注入する。ドーピングガスとして、フォスフィ
ン(PH3)およびジボラン(B2H6)を用い、前者の
場合は、加速電圧を60〜90kV、例えば80kV、
後者の場合は、40kV〜80kV、例えば65kVと
し、ドーズ量は1×1015〜8×1015cm-2、例えば
リンを2×1015cm-2、ホウ素を5×1015cm-2と
する。この工程により、ゲート電極111、酸化物層1
12にマスクされ不純物が注入されない領域は後にTF
Tのチャネル領域114となる。ドーピングに際して
は、ドーピングが不要な領域をフォトレジストで覆うこ
とによって、それぞれの元素を選択的にドーピングを行
う。この結果、活性領域113にはN型の不純物領域
(ソース/ドレイン領域)114A、またはP型の不純
物領域(ソース/ドレイン領域)114Aが形成され、
Nチャネル型TFT、またはPチャネル型TFTを形成
することができる。
ーピング法によって、活性領域113にゲート電極11
1、酸化物層112をマスクとして不純物(リン又はホ
ウ素)を注入する。ドーピングガスとして、フォスフィ
ン(PH3)およびジボラン(B2H6)を用い、前者の
場合は、加速電圧を60〜90kV、例えば80kV、
後者の場合は、40kV〜80kV、例えば65kVと
し、ドーズ量は1×1015〜8×1015cm-2、例えば
リンを2×1015cm-2、ホウ素を5×1015cm-2と
する。この工程により、ゲート電極111、酸化物層1
12にマスクされ不純物が注入されない領域は後にTF
Tのチャネル領域114となる。ドーピングに際して
は、ドーピングが不要な領域をフォトレジストで覆うこ
とによって、それぞれの元素を選択的にドーピングを行
う。この結果、活性領域113にはN型の不純物領域
(ソース/ドレイン領域)114A、またはP型の不純
物領域(ソース/ドレイン領域)114Aが形成され、
Nチャネル型TFT、またはPチャネル型TFTを形成
することができる。
【0034】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣下した部分の結
晶性を改善させる。この際、使用するレーザーとしては
XeClエキシマレーザー(波長308nm)を用い、
エネルギー密度150〜400mJ/cm2、好ましく
は250mJ/cm2で照射を行った。こうして形成さ
れた不純物(リン又はホウ素)が導入された不純物領域
114Aのシート抵抗は、200〜800Ω/□であっ
た。
を行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣下した部分の結
晶性を改善させる。この際、使用するレーザーとしては
XeClエキシマレーザー(波長308nm)を用い、
エネルギー密度150〜400mJ/cm2、好ましく
は250mJ/cm2で照射を行った。こうして形成さ
れた不純物(リン又はホウ素)が導入された不純物領域
114Aのシート抵抗は、200〜800Ω/□であっ
た。
【0035】次に、図1(H)に示すように、厚さ60
0nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間
絶縁膜115として形成する。酸化ケイ素膜を用いる場
合には、TEOSを原料として、これと酸素とのプラズ
ムCVD法、もしくはオゾンとの減圧CVD法あるいは
常圧CVD法によって形成すれば、断差被覆性に優れた
良好な層間絶縁膜が得られる。また、SiH4とNH3を
原料ガスとしてプラズマCVD法で成膜された窒化ケイ
素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素
原子を供給し、TFT特性を劣下させる不対結合手を低
減する効果がある。
0nm程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間
絶縁膜115として形成する。酸化ケイ素膜を用いる場
合には、TEOSを原料として、これと酸素とのプラズ
ムCVD法、もしくはオゾンとの減圧CVD法あるいは
常圧CVD法によって形成すれば、断差被覆性に優れた
良好な層間絶縁膜が得られる。また、SiH4とNH3を
原料ガスとしてプラズマCVD法で成膜された窒化ケイ
素膜を用いれば、活性領域/ゲート絶縁膜の界面へ水素
原子を供給し、TFT特性を劣下させる不対結合手を低
減する効果がある。
【0036】次に、層間絶縁膜115にコンタクトホー
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの多層膜によってTFTの電極・配線116、1
17を形成する。
ルを形成して、金属材料、例えば、窒化チタンとアルミ
ニウムの多層膜によってTFTの電極・配線116、1
17を形成する。
【0037】最後に、1気圧の水素雰囲気で350℃、
30分のアニールを行い、TFTを完成させる。
30分のアニールを行い、TFTを完成させる。
【0038】このようにして作製された本TFTを、画
素電極をスイッチングする素子として用いる場合には、
電極・配線116および117の一方をITOなど透明
導電膜からなる画素電極に接続し、もう一方の電極・配
線より信号を入力する。また、本TFTを薄膜集積回路
に用いる場合には、ゲート電極111上にもコンタクト
ホールを形成し、必要とする配線を施せばよい。
素電極をスイッチングする素子として用いる場合には、
電極・配線116および117の一方をITOなど透明
導電膜からなる画素電極に接続し、もう一方の電極・配
線より信号を入力する。また、本TFTを薄膜集積回路
に用いる場合には、ゲート電極111上にもコンタクト
ホールを形成し、必要とする配線を施せばよい。
【0039】以上のように作製したTFTは、n−ch
TFTの場合、電界効果移動度は120〜150cm2
/Vs、S値は0.2〜0.4V/桁、閾値電圧2〜3
Vという良好な特性を示した。基板内におけるTFT特
性のばらつきは、電界効果移動度で±12%、閾値電圧
では±8%以内であった。また、p−chTFTの場
合、電界効果移動度100〜140cm2/Vs、S値
0.3〜0.5V/桁、閾値電圧−2〜−3Vという良
好な特性を示した。基板内におけるTFT特性のばらつ
きは、電界効果移動度で±10%、閾値電圧でほぼ±5
%以内であった。
TFTの場合、電界効果移動度は120〜150cm2
/Vs、S値は0.2〜0.4V/桁、閾値電圧2〜3
Vという良好な特性を示した。基板内におけるTFT特
性のばらつきは、電界効果移動度で±12%、閾値電圧
では±8%以内であった。また、p−chTFTの場
合、電界効果移動度100〜140cm2/Vs、S値
0.3〜0.5V/桁、閾値電圧−2〜−3Vという良
好な特性を示した。基板内におけるTFT特性のばらつ
きは、電界効果移動度で±10%、閾値電圧でほぼ±5
%以内であった。
【0040】以上、本発明に基づく1実施例につき具体
的に説明したが、本発明は上述の実施例に限定されるも
のではなく、本発明の技術的思想に基づく各種の変形が
可能である。
的に説明したが、本発明は上述の実施例に限定されるも
のではなく、本発明の技術的思想に基づく各種の変形が
可能である。
【0041】例えば、上述実施例においては、結晶化を
助長する不純物金属元素としては、ニッケル以外に、コ
バルト、パラジウム、白金、銅、銀、金、インジウム、
スズ、リン、ヒ素、アンチモン、アルミニウムを用いて
も同様の効果が得られる。
助長する不純物金属元素としては、ニッケル以外に、コ
バルト、パラジウム、白金、銅、銀、金、インジウム、
スズ、リン、ヒ素、アンチモン、アルミニウムを用いて
も同様の効果が得られる。
【0042】また、本実施例では結晶性ケイ素膜の結晶
性を助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー(例えば連続発振Arレーザーなど)でも同様の
処理が可能である。また、レーザー光の代わりに赤外
光、フラッシュランプを使用して短時間に1000〜1
200℃(シリコンモニターの温度)まで上昇させ試料
を加熱する、いわゆるRTA(ラピット・サーマル・ア
ニール)、RTP(ラピッド・サーマル・プロセスとも
いう)などのいわゆるレーザー光と同等の強光を用いて
もよい。
性を助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー(例えば連続発振Arレーザーなど)でも同様の
処理が可能である。また、レーザー光の代わりに赤外
光、フラッシュランプを使用して短時間に1000〜1
200℃(シリコンモニターの温度)まで上昇させ試料
を加熱する、いわゆるRTA(ラピット・サーマル・ア
ニール)、RTP(ラピッド・サーマル・プロセスとも
いう)などのいわゆるレーザー光と同等の強光を用いて
もよい。
【0043】また、本実施例のTFTは、アクティブマ
トリクス型の液晶表示装置のドライバー回路や画素部分
は勿論、同一基板上にCPUを構成する素子としても用
いる事が出来る。
トリクス型の液晶表示装置のドライバー回路や画素部分
は勿論、同一基板上にCPUを構成する素子としても用
いる事が出来る。
【0044】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば密着型
イメージセンサー、ドライバー内臓型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内臓型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。更に、本発明は、上
述の実施例で説明したMOS型トランジスタに限らず、
結晶性半導体を素子材としてバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。
用のアクティブマトリクス型基板以外に、例えば密着型
イメージセンサー、ドライバー内臓型のサーマルヘッ
ド、有機系EL等を発光素子としたドライバー内臓型の
光書き込み素子や表示素子、三次元IC等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。更に、本発明は、上
述の実施例で説明したMOS型トランジスタに限らず、
結晶性半導体を素子材としてバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。
【0045】
【発明の効果】以上詳述したように、本発明による場合
には、レーザー光あるいは強光を全面照射する際には被
導入部が存在しないので、被導入部表面での触媒元素の
析出や、下地膜への多量の触媒元素の拡散が起こらず、
また、ラテラル成長した領域のみをTFTのチャンネル
領域やソース・ドレイン領域に用いることが可能とな
り、半導体装置の信頼性や電気的安定性を向上できる。
には、レーザー光あるいは強光を全面照射する際には被
導入部が存在しないので、被導入部表面での触媒元素の
析出や、下地膜への多量の触媒元素の拡散が起こらず、
また、ラテラル成長した領域のみをTFTのチャンネル
領域やソース・ドレイン領域に用いることが可能とな
り、半導体装置の信頼性や電気的安定性を向上できる。
【0046】また、本発明の特徴とする活性領域を薄膜
トランジスタに適用する場合には、大面積基板にわたっ
て均一で安定した特性の高性能薄膜トランジスタを有す
る半導体装置を、簡便な製造プロセスにて得ることがで
きる。特に、液晶表示装置に適用する場合は、アクティ
ブマトリクス基板に要求される画素スイッチングTFT
の特性の均一化、周辺駆動回路部を構成するTFTに要
求される高性能化を同時に満足させ得、同一基板上にア
クティブマトリクス部と周辺駆動回路部を構成するドラ
イバモノリシック型アクティブマトリクス基板の実現が
可能となり、モジュールのコンパクト化、高性能化、低
コスト化を図れる。
トランジスタに適用する場合には、大面積基板にわたっ
て均一で安定した特性の高性能薄膜トランジスタを有す
る半導体装置を、簡便な製造プロセスにて得ることがで
きる。特に、液晶表示装置に適用する場合は、アクティ
ブマトリクス基板に要求される画素スイッチングTFT
の特性の均一化、周辺駆動回路部を構成するTFTに要
求される高性能化を同時に満足させ得、同一基板上にア
クティブマトリクス部と周辺駆動回路部を構成するドラ
イバモノリシック型アクティブマトリクス基板の実現が
可能となり、モジュールのコンパクト化、高性能化、低
コスト化を図れる。
【図1】本発明をTFTの作製に適用した場合における
その作製工程の概要を示す断面図である。
その作製工程の概要を示す断面図である。
【図2】従来技術における問題点を説明するため図であ
り、被導入部の近傍を示す断面図である。
り、被導入部の近傍を示す断面図である。
101 ガラス基板 201 基板 102、202 下地膜 103 非晶質ケイ素膜 104 マスク 105、205 被導入部 106 結晶成長方向 107 結晶成長端 108、208 多結晶化領域 109 結晶性ケイ素膜 110 ゲート絶縁膜 111 ゲート電極 112 酸化物層 113 活性領域 114A 不純物領域(ソース/ドレイン領域) 114 チャネル領域 115 層間絶縁膜 116、117 電極・配線 218 析出・拡散領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/786 21/336
Claims (4)
- 【請求項1】 結晶性を有するケイ素膜からなる活性領
域を備えた半導体装置であって、 該活性領域は、結晶化を助長する触媒元素が選択的に導
入された非晶質ケイ素膜を加熱処理することにより形成
されたラテラル成長部からなっており、レーザー光又は
強光の照射前に、該非晶質ケイ素膜における該触媒元素
の導入部が除去された構成となっている半導体装置。 - 【請求項2】 前記触媒元素として、Ni、Co、P
d、Pt、Cu、Ag、Au、In、Sn、P、As、
SbおよびAlのうちから選ばれる一種または複数種類
の元素が用いられた請求項1に記載の半導体装置。 - 【請求項3】 前記活性領域中における触媒元素の濃度
が、1×1014atoms/cm3〜1×1018ato
ms/cm3である請求項1に記載の半導体装置。 - 【請求項4】 基板上に非晶質ケイ素膜を形成する工程
と、 該非晶質ケイ素膜の結晶化を助長する触媒元素を、該非
晶質ケイ素膜の一部である被導入部に導入する工程と、 該導入部の周辺部において該基板の表面に対し概略平行
な方向に結晶成長を行わせるべく加熱し、結晶性ケイ素
膜を得る工程と、 該導入部を除去する工程と、 除去された該導入部の周辺部において結晶性ケイ素膜の
結晶性を助長すべく、レーザー光あるいは強光を照射す
る工程とを含む半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13915194A JP3269734B2 (ja) | 1994-06-21 | 1994-06-21 | 半導体装置及びその製造方法 |
| TW083111019A TW272319B (ja) | 1993-12-20 | 1994-11-26 | |
| US08/357,648 US5696003A (en) | 1993-12-20 | 1994-12-16 | Method for fabricating a semiconductor device using a catalyst introduction region |
| KR1019940035807A KR100228231B1 (ko) | 1993-12-20 | 1994-12-20 | 반도체 장치 및 그 제조방법 |
| CN94120769A CN1052567C (zh) | 1993-12-20 | 1994-12-20 | 半导体器件及其制造方法 |
| US08/452,693 US5821562A (en) | 1993-12-20 | 1995-05-30 | Semiconductor device formed within asymetrically-shaped seed crystal region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13915194A JP3269734B2 (ja) | 1994-06-21 | 1994-06-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088181A true JPH088181A (ja) | 1996-01-12 |
| JP3269734B2 JP3269734B2 (ja) | 2002-04-02 |
Family
ID=15238758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13915194A Expired - Fee Related JP3269734B2 (ja) | 1993-12-20 | 1994-06-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3269734B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052700A1 (en) * | 1999-05-14 | 2000-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor TFT device and method of fabricating same |
| US7173281B2 (en) | 1999-07-06 | 2007-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7330234B2 (en) | 1999-05-14 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7569433B2 (en) | 1995-12-12 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7759681B2 (en) * | 1996-12-30 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Thin film circuit |
-
1994
- 1994-06-21 JP JP13915194A patent/JP3269734B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7569433B2 (en) | 1995-12-12 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7759681B2 (en) * | 1996-12-30 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Thin film circuit |
| EP1052700A1 (en) * | 1999-05-14 | 2000-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor TFT device and method of fabricating same |
| US6680487B1 (en) | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| US6909115B2 (en) | 1999-05-14 | 2005-06-21 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device applying to the crystalline semiconductor film |
| US7330234B2 (en) | 1999-05-14 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7391055B1 (en) | 1999-05-14 | 2008-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Capacitor, semiconductor device and manufacturing method thereof |
| US7696514B2 (en) | 1999-05-14 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having a column-like spacer |
| US8026518B2 (en) | 1999-05-14 | 2011-09-27 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device and method of fabricating the same |
| US7173281B2 (en) | 1999-07-06 | 2007-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3269734B2 (ja) | 2002-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619044A (en) | Semiconductor device formed with seed crystals on a layer thereof | |
| KR100220207B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US6465284B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6613613B2 (en) | Thin film type monolithic semiconductor device | |
| JP3067949B2 (ja) | 電子装置および液晶表示装置 | |
| JP3072005B2 (ja) | 半導体装置及びその製造方法 | |
| JP3432187B2 (ja) | 半導体装置の製造方法 | |
| JP3059337B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08148426A (ja) | 半導体装置およびその製造方法 | |
| JP3269738B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08339960A (ja) | 半導体装置の作製方法 | |
| JPH08213634A (ja) | 半導体装置およびその作製方法 | |
| JP3269734B2 (ja) | 半導体装置及びその製造方法 | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| JP3422435B2 (ja) | 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板 | |
| JP3192555B2 (ja) | 半導体装置の製造方法 | |
| KR100256912B1 (ko) | 반도체회로, 반도체장치 및 이들의 제조방법 | |
| JPH08148425A (ja) | 半導体装置およびその製造方法 | |
| JP3425399B2 (ja) | 半導体装置の製造方法 | |
| JP2002280560A (ja) | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 | |
| JP2003007716A (ja) | 半導体装置およびその製造方法 | |
| JP2001155995A (ja) | 半導体装置の製造方法 | |
| JP3233794B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09148245A (ja) | 半導体装置およびその製造方法 | |
| JPH0876142A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020107 |
|
| LAPS | Cancellation because of no payment of annual fees |