JPH088208A - 半導体素子のコンタクトホ−ル形成方法 - Google Patents
半導体素子のコンタクトホ−ル形成方法Info
- Publication number
- JPH088208A JPH088208A JP6325101A JP32510194A JPH088208A JP H088208 A JPH088208 A JP H088208A JP 6325101 A JP6325101 A JP 6325101A JP 32510194 A JP32510194 A JP 32510194A JP H088208 A JPH088208 A JP H088208A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- protective film
- forming
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 コンタクトホ−ルが形成される部分に保護膜
を形成しコンタクトホ−ル形成工程時、シリコン基板の
エッチングを防止し、その後保護膜を除去しコンタクト
接触面積を増加させることのできる半導体素子のコンタ
クトホ−ル形成方法を提供する。 【構成】 コンタクトホ−ルが形成される接合領域４上
に予定されたコンタクトホ−ルの大きさより大きく保護
膜５を残留させ接合領域上に残留させた保護膜を含む全
体構造の上部に絶縁酸化膜６を形成したのち、保護膜５
がある程度エッチングされるように絶縁酸化膜６を所定
部分エッチングして第１コンタクトホ−ル７Ａを形成
し、第１コンタクトホ−ルを介して露出された保護膜を
除去し第２コンタクトホ−ル７Ｂを形成する。
を形成しコンタクトホ−ル形成工程時、シリコン基板の
エッチングを防止し、その後保護膜を除去しコンタクト
接触面積を増加させることのできる半導体素子のコンタ
クトホ−ル形成方法を提供する。 【構成】 コンタクトホ−ルが形成される接合領域４上
に予定されたコンタクトホ−ルの大きさより大きく保護
膜５を残留させ接合領域上に残留させた保護膜を含む全
体構造の上部に絶縁酸化膜６を形成したのち、保護膜５
がある程度エッチングされるように絶縁酸化膜６を所定
部分エッチングして第１コンタクトホ−ル７Ａを形成
し、第１コンタクトホ−ルを介して露出された保護膜を
除去し第２コンタクトホ−ル７Ｂを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子のコンタクト
ホ−ル形成方法に関するものであって、特に絶縁酸化膜
（Interpoly Oxide Film）形成の前に保護膜を接合領域
の上部にのみ形成し、コンタクトホ−ルの形成の時発生
する接合領域のエッチングを防止し、コンタクト抵抗を
減少させることの出来る半導体素子のコンタクトホ−ル
の形成方法に関するものである。
ホ−ル形成方法に関するものであって、特に絶縁酸化膜
（Interpoly Oxide Film）形成の前に保護膜を接合領域
の上部にのみ形成し、コンタクトホ−ルの形成の時発生
する接合領域のエッチングを防止し、コンタクト抵抗を
減少させることの出来る半導体素子のコンタクトホ−ル
の形成方法に関するものである。
【０００２】
【従来の技術】一般に半導体素子が高集積化されている
ことによって接合の大きさ及び深さが減少し、またコン
タクトホ−ルの大きさも減少する。コンタクトホ−ルの
形成のためのエッチング工程時、接合領域のシリコン基
板はエッチング損傷を受けるようになり、そのため素子
の特性が低下する。特に低い接合の深さを有する素子か
らはもっと激しくなる。
ことによって接合の大きさ及び深さが減少し、またコン
タクトホ−ルの大きさも減少する。コンタクトホ−ルの
形成のためのエッチング工程時、接合領域のシリコン基
板はエッチング損傷を受けるようになり、そのため素子
の特性が低下する。特に低い接合の深さを有する素子か
らはもっと激しくなる。
【０００３】
【発明が解決しようとする課題】このようなシリコン基
板の接合領域のエッチングを減少させるためには酸化膜
とシリコン基板とのエッチング選択比が大きいガスを用
いてコンタクトを形成するなどの多くの研究が進行中で
あるものの、シリコン基板のエッチングは不可避な状況
である。
板の接合領域のエッチングを減少させるためには酸化膜
とシリコン基板とのエッチング選択比が大きいガスを用
いてコンタクトを形成するなどの多くの研究が進行中で
あるものの、シリコン基板のエッチングは不可避な状況
である。
【０００４】また、コンタクトホ−ルの大きさが減少す
ると、コンタクト抵抗が増加する。このようなコンタク
ト抵抗を減少させるためには、接合領域の大きさに対応
するコンタクトホールを形成しなければならないが、コ
ンタクトホ−ル形成時にミスアライン（misalign）が発
生するため正確なコンタクトホ−ルの形成をすることが
難しい。
ると、コンタクト抵抗が増加する。このようなコンタク
ト抵抗を減少させるためには、接合領域の大きさに対応
するコンタクトホールを形成しなければならないが、コ
ンタクトホ−ル形成時にミスアライン（misalign）が発
生するため正確なコンタクトホ−ルの形成をすることが
難しい。
【０００５】また、コンタクトホ−ルの大きさが大きけ
ればウェットまたはドライ（wet または dry）エッチン
グ方法によって形成されたコンタクトホ−ルに金属配線
を形成した時、電気的な信号を伝達する他の配線との電
気的な攪乱と段落を誘発する。
ればウェットまたはドライ（wet または dry）エッチン
グ方法によって形成されたコンタクトホ−ルに金属配線
を形成した時、電気的な信号を伝達する他の配線との電
気的な攪乱と段落を誘発する。
【０００６】そのため、接合領域の上にコンタクトホ−
ルを形成する時にはコンタクトホ−ルの上部の直角面を
所定の傾斜面で形成し、一定距離の工程マ−ジン（marg
in）を置いてコンタクトホ−ルを形成しなければならな
い。
ルを形成する時にはコンタクトホ−ルの上部の直角面を
所定の傾斜面で形成し、一定距離の工程マ−ジン（marg
in）を置いてコンタクトホ−ルを形成しなければならな
い。
【０００７】コンタクト抵抗減少の一つの方法として接
合領域上の全面にTiSi2 を形成したセルフアラインジャ
ンクション（self-aligned junction ）工程が多く研究
されているものの、これはセルフアラインジャンクショ
ンの形成時にシリコン基板を消耗し実際の接合の深さが
低くなり、TiSi2 の熱的な不安定性によってたくさんの
問題点が発生している。
合領域上の全面にTiSi2 を形成したセルフアラインジャ
ンクション（self-aligned junction ）工程が多く研究
されているものの、これはセルフアラインジャンクショ
ンの形成時にシリコン基板を消耗し実際の接合の深さが
低くなり、TiSi2 の熱的な不安定性によってたくさんの
問題点が発生している。
【０００８】従って、本発明は絶縁酸化膜の形成前に保
護膜を接合領域の上部にのみ形成し、コンタクトホ−ル
の形成の後、保護膜を除去することによって、コンタク
トホ−ルの基底部での金属と接合領域との間の接触面積
を増加させ、また接合領域のシリコン基板のエッチング
を防止することが出来る半導体素子のコンタクトホ−ル
の形成方法を提供することにその目的がある。
護膜を接合領域の上部にのみ形成し、コンタクトホ−ル
の形成の後、保護膜を除去することによって、コンタク
トホ−ルの基底部での金属と接合領域との間の接触面積
を増加させ、また接合領域のシリコン基板のエッチング
を防止することが出来る半導体素子のコンタクトホ−ル
の形成方法を提供することにその目的がある。
【０００９】
【課題を解決するための手段】前記した目的を達成する
ための本発明のコンタクトホ−ル形成工程はシリコン基
板に接合領域を形成する段階と、前記接合領域を含む前
記シリコン基板上に保護膜を形成する段階と、前記保護
膜を予定されたコンタクトホ−ルの大きさより大きく前
記接合領域上に残留させるために前記保護膜の所定部分
をエッチングする段階と、前記接合領域上に残留させた
前記保護膜を含む全体構造の上部に絶縁酸化膜を形成す
る段階と、前記保護膜がある程度エッチングされるよう
に絶縁酸化膜を所定部分エッチングし第１コンタクトホ
−ルを形成する段階と、前記接合領域上に残留させた前
記保護膜を除去し第２コンタクトホ−ルを形成する段階
とからなることを特徴とする。
ための本発明のコンタクトホ−ル形成工程はシリコン基
板に接合領域を形成する段階と、前記接合領域を含む前
記シリコン基板上に保護膜を形成する段階と、前記保護
膜を予定されたコンタクトホ−ルの大きさより大きく前
記接合領域上に残留させるために前記保護膜の所定部分
をエッチングする段階と、前記接合領域上に残留させた
前記保護膜を含む全体構造の上部に絶縁酸化膜を形成す
る段階と、前記保護膜がある程度エッチングされるよう
に絶縁酸化膜を所定部分エッチングし第１コンタクトホ
−ルを形成する段階と、前記接合領域上に残留させた前
記保護膜を除去し第２コンタクトホ−ルを形成する段階
とからなることを特徴とする。
【００１０】
【作用】前記手段によれば、コンタクトホールが形成さ
れる部分に保護膜を形成しコンタクトホール形成工程
時、シリコン基板のエッチングを防止し、その後保護膜
を除去し、コンタクト接触面積を増加させる。
れる部分に保護膜を形成しコンタクトホール形成工程
時、シリコン基板のエッチングを防止し、その後保護膜
を除去し、コンタクト接触面積を増加させる。
【００１１】
【実施例】以下、添付された図面を参照して本発明を詳
細に説明する。図１Ａ乃至図１Ｆは保護膜による半導体
素子のコンタクトホ−ルを形成する段階を説明するため
に示した素子の断面図である。
細に説明する。図１Ａ乃至図１Ｆは保護膜による半導体
素子のコンタクトホ−ルを形成する段階を説明するため
に示した素子の断面図である。
【００１２】図１Ａはシリコン基板１上にフィ−ルド酸
化膜２を形成し、アクティブ領域（Active Region ）に
ゲ−ト電極３を形成し、ゲ−ト電極３の側壁にスペ−サ
酸化膜９を形成し、その後ｎまたはｐ不純物のイオン注
入工程によってジャンクション（Junction）領域４を形
成したのち、接合領域４の上部に保護膜５を全体的に形
成した状態の断面図である。
化膜２を形成し、アクティブ領域（Active Region ）に
ゲ−ト電極３を形成し、ゲ−ト電極３の側壁にスペ−サ
酸化膜９を形成し、その後ｎまたはｐ不純物のイオン注
入工程によってジャンクション（Junction）領域４を形
成したのち、接合領域４の上部に保護膜５を全体的に形
成した状態の断面図である。
【００１３】保護膜５はシリコン基板１と後続工程によ
って形成される絶縁酸化膜に対してエッチング選択比が
大きい物質例えば、シリコンナイトライド（SixNy ）を
蒸着し形成する。
って形成される絶縁酸化膜に対してエッチング選択比が
大きい物質例えば、シリコンナイトライド（SixNy ）を
蒸着し形成する。
【００１４】図１Ｂは保護膜５をリソグラフィ及びエッ
チング工程によってコンタクトホ−ルが形成される領域
である接合領域４上に予定された大きさで残留させた状
態の断面図である。
チング工程によってコンタクトホ−ルが形成される領域
である接合領域４上に予定された大きさで残留させた状
態の断面図である。
【００１５】予定された大きさで残留させた保護膜５は
金属配線と接合領域間の接触面積を増加させるための後
続工程によって形成されるコンタクトホ−ルの大きさよ
り大きく残留させる。そして保護膜５はコンタクトホ−
ルの形成時に発生するシリコン基板のエッチングを防止
する役割をする。
金属配線と接合領域間の接触面積を増加させるための後
続工程によって形成されるコンタクトホ−ルの大きさよ
り大きく残留させる。そして保護膜５はコンタクトホ−
ルの形成時に発生するシリコン基板のエッチングを防止
する役割をする。
【００１６】図１Ｃは全体構造の上部に絶縁酸化膜６を
蒸着したのち、リソグラフィ及びエッチング工程によっ
て残留させた保護膜５がある程度エッチングされるよう
に絶縁酸化膜６を所定部分エッチングして第１コンタク
トホ−ル７Ａを形成した状態の断面図である。
蒸着したのち、リソグラフィ及びエッチング工程によっ
て残留させた保護膜５がある程度エッチングされるよう
に絶縁酸化膜６を所定部分エッチングして第１コンタク
トホ−ル７Ａを形成した状態の断面図である。
【００１７】第１コンタクトホ−ル７Ａは絶縁酸化膜６
をウェット及びドライエッチング工程によって順次にエ
ッチングし、第１コンタクトホ−ル７Ａの上部が傾斜し
た形状（Profile ）となるように形成する。そして第１
コンタクトホ−ル７Ａの形成のためのエッチング工程
時、残留させた保護膜５はシリコン基板１に形成された
接合領域４のエッチングを防止する役割をする。
をウェット及びドライエッチング工程によって順次にエ
ッチングし、第１コンタクトホ−ル７Ａの上部が傾斜し
た形状（Profile ）となるように形成する。そして第１
コンタクトホ−ル７Ａの形成のためのエッチング工程
時、残留させた保護膜５はシリコン基板１に形成された
接合領域４のエッチングを防止する役割をする。
【００１８】図１Ｄは第１コンタクトホ−ル７Ａの接合
領域４上に残留させた保護膜５を除去し第２コンタクト
ホ−ル７Ｂを形成した状態の断面図である。
領域４上に残留させた保護膜５を除去し第２コンタクト
ホ−ル７Ｂを形成した状態の断面図である。
【００１９】残留させた保護膜５を選択的にエッチング
する時用いられるエッチング溶液はシリコン基板１と絶
縁酸化膜６に対して保護膜５のエッチング選択比が大き
い化学溶液（例えば、保護膜がシリコンナイトライドで
ある場合燐酸（H3PO4 ））を用いて残留させた保護膜５
を除去する。
する時用いられるエッチング溶液はシリコン基板１と絶
縁酸化膜６に対して保護膜５のエッチング選択比が大き
い化学溶液（例えば、保護膜がシリコンナイトライドで
ある場合燐酸（H3PO4 ））を用いて残留させた保護膜５
を除去する。
【００２０】図１Ｅはタングステン10を選択的に蒸着し
第２コンタクトホ−ル７Ｂ内部を完全に埋めこんだ状態
の断面図であり、図１Ｆはアルミニウムスパッタリング
蒸着法を用いて金属配線８を形成した状態の断面図であ
る。
第２コンタクトホ−ル７Ｂ内部を完全に埋めこんだ状態
の断面図であり、図１Ｆはアルミニウムスパッタリング
蒸着法を用いて金属配線８を形成した状態の断面図であ
る。
【００２１】
【発明の効果】前述のように本発明によればコンタクト
ホ−ルの形成時、発生する接合領域のエッチングを防止
し、コンタクトホ−ル内で金属と接合領域の接触面積が
蒸着させられるためコンタクト抵抗を減少させることが
出来る卓越な効果がある。
ホ−ルの形成時、発生する接合領域のエッチングを防止
し、コンタクトホ−ル内で金属と接合領域の接触面積が
蒸着させられるためコンタクト抵抗を減少させることが
出来る卓越な効果がある。
【図１】本発明による半導体素子のコンタクトホ−ルを
形成する段階を説明するために示した素子の断面図であ
る。
形成する段階を説明するために示した素子の断面図であ
る。
１…シリコン基板 ２…フィ−ルド酸化膜 ３…ゲ−ト電極 ４…接合領域 ５…保護膜 ６…絶縁酸化膜 ７Ａ…第１コンタクトホ−ル ７Ｂ…第２コンタクトホ−ル ８…金属配線 ９…スペ−サ酸化膜 10…タングステン
Claims (5)
- 【請求項１】 半導体素子のコンタクトホ−ルの形成方
法に於いて、シリコン基板に接合領域を形成する段階
と、前記接合領域を含む前記シリコン基板上に保護膜を
形成する段階と、前記保護膜を予定されたコンタクトホ
−ルの大きさより大きく前記接合領域上に残留させるた
めに前記保護膜の所定部分をエッチングする段階と、前
記接合領域上に残留させた前記保護膜を含む全体構造の
上部に絶縁酸化膜を形成する段階と、前記保護膜がある
程度エッチングされるように絶縁酸化膜を所定部分エッ
チングして第１コンタクトホ−ルを形成する段階と、前
記接合領域上に残留させた前記保護膜を除去し、第２コ
ンタクトホ−ルを形成する段階とからなることを特徴と
する半導体素子のコンタクトホ−ル形成方法。 - 【請求項２】 第１請求項に於いて、前記保護膜はシリ
コンナイトライドを蒸着し形成されることを特徴とする
半導体素子のコンタクトホ−ル形成方法。 - 【請求項３】 第１請求項に於いて、前記第１コンタク
トホ−ルは前記絶縁酸化膜をウェット及びドライエッチ
ング工程によって順次にエッチングして形成することを
特徴とする半導体素子のコンタクトホ−ル形成方法。 - 【請求項４】 第１請求項に於いて、前記第２コンタク
トホ−ルはシリコン基板と絶縁酸化膜に対して保護膜の
エッチング選択比が大きい化学溶液によって保護膜を除
去して形成することを特徴とする半導体素子のコンタク
トホ−ル形成方法。 - 【請求項５】 第１請求項に於いて、前記保護膜がシリ
コンナイトライドである場合、前記第２コンタクトホ−
ルはリン酸溶液によって前記残留された保護膜を除去し
て形成することを特徴とする半導体素子のコンタクトホ
−ル形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029780A KR100187672B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 콘택홀 형성방법 |
| KR93-29780 | 1993-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088208A true JPH088208A (ja) | 1996-01-12 |
Family
ID=19372786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6325101A Pending JPH088208A (ja) | 1993-12-27 | 1994-12-27 | 半導体素子のコンタクトホ−ル形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH088208A (ja) |
| KR (1) | KR100187672B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209087B2 (en) | 2010-10-13 | 2015-12-08 | Samsung Electronics Co., Ltd. | Semiconductor devices including etching stop films |
| WO2020262584A1 (ja) * | 2019-06-26 | 2020-12-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547700A (ja) * | 1991-08-20 | 1993-02-26 | Sony Corp | 配線の形成方法 |
| JPH05251404A (ja) * | 1992-03-04 | 1993-09-28 | Nec Corp | 絶縁体層のドライエッチング方法 |
-
1993
- 1993-12-27 KR KR1019930029780A patent/KR100187672B1/ko not_active Expired - Fee Related
-
1994
- 1994-12-27 JP JP6325101A patent/JPH088208A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0547700A (ja) * | 1991-08-20 | 1993-02-26 | Sony Corp | 配線の形成方法 |
| JPH05251404A (ja) * | 1992-03-04 | 1993-09-28 | Nec Corp | 絶縁体層のドライエッチング方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209087B2 (en) | 2010-10-13 | 2015-12-08 | Samsung Electronics Co., Ltd. | Semiconductor devices including etching stop films |
| US9401360B2 (en) | 2010-10-13 | 2016-07-26 | Samsung Electronics Co., Ltd. | Semiconductor devices including etching stop films |
| WO2020262584A1 (ja) * | 2019-06-26 | 2020-12-30 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びその製造方法 |
| JPWO2020262584A1 (ja) * | 2019-06-26 | 2020-12-30 | ||
| KR20220025725A (ko) * | 2019-06-26 | 2022-03-03 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US12317612B2 (en) | 2019-06-26 | 2025-05-27 | Sony Semiconductor Solutions Corporation | Semiconductor apparatus and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100187672B1 (ko) | 1999-06-01 |
| KR950021090A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3029653B2 (ja) | 半導体装置の製造方法 | |
| US6307226B1 (en) | Contact openings to electronic components having recessed sidewall structures | |
| US5604159A (en) | Method of making a contact structure | |
| US4641416A (en) | Method of making an integrated circuit structure with self-aligned oxidation to isolate extrinsic base from emitter | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| US5362668A (en) | Method of fabricating an BPSG-filled trend and oxidation isolation structure with a gate electrode | |
| JPH0521338B2 (ja) | ||
| US20020001935A1 (en) | Method of forming gate electrode in semiconductor device | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPS6123657B2 (ja) | ||
| US5567639A (en) | Method of forming a stack capacitor of fin structure for DRAM cell | |
| US6351038B1 (en) | Integrated circuitry | |
| JPH088208A (ja) | 半導体素子のコンタクトホ−ル形成方法 | |
| KR100273320B1 (ko) | 반도체소자의 실리사이드 형성방법_ | |
| US6303491B1 (en) | Method for fabricating self-aligned contact hole | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JPH09213949A (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH0810726B2 (ja) | 半導体装置の製造方法 | |
| JP2876612B2 (ja) | 半導体装置の製造方法 |