JPH088255A - 半導体装置の配線構造および表示素子用トランジスタアレイ - Google Patents

Abstract

(57)【要約】 【目的】 抵抗値が低くかつ耐薬品性を有する半導体装
置の配線構造およびその配線構造を備えた表示素子用ト
ランジスタアレイを提供すること。 【構成】 配線１を、少なくともＡｌを主成分とする材
料からなり、かつ基体２の表面に連続状態で形成した第
１パターン１ａと、低抵抗半導体または金属からなるも
のであって、上記第１パターン１ａを覆いかつ連続する
状態で基体２上に形成した第２パターン１ｂとからなる
構造にする。この配線構造では、第１パターン１ａが第
２パターン１ｂに覆われているので、ヒロックが発生せ
ず、かつ薬品に耐性のあるものになる。また第１パター
ン１ａの材料によって、低抵抗の配線１になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の配線構造
およびその配線構造を備えた表示素子用トランジスタア
レイに関するものである。

【０００２】

【従来の技術】従来の薄膜トランジスタアレイでは、例
えば図６に示すように基体５０の表面にゲート配線５１
および補助配線５２が形成されている。補助配線５２
は、例えば表示素子用に用いられる容量（Ｃｓ）線や電
源（図示せず）からの引き回し線などである。

【０００３】また、このゲート配線５１および補助配線
５２を覆う状態で基体５０上には、絶縁層５３が形成さ
れており、ゲート配線５１上の絶縁層５３上に活性層５
４が形成されている。そして、この活性層５４のソース
側にはソース配線５５が接続され、同ドレイン側にはド
レイン配線５６が接続されている。さらに、それらを覆
う状態に絶縁保護膜５７が形成されている。

【０００４】上記のような構成の薄膜トランジスタアレ
イを備えた液晶表示装置は、より見やすくするために画
面の大型化が進んでいる。また高精細化するために、表
示画素数を増大させている。そのため、ゲート配線５１
および補助配線５２の抵抗値や、トランジスタ容量およ
び寄生容量が増加し、これに伴う信号の伝播遅延が重要
な問題になっている。

【０００５】このうちゲート配線５１および補助配線５
２の抵抗値を下げる対策は講じやすく、例えば以下のよ
うな試みがなされている。一つは、ゲート配線５１およ
び補助配線５２の材料として、モリブデン−タンタル
（以下、Ｍｏ−Ｔａと記す）の合金のように単体より抵
抗値が下がる合金を採用する方法である。また一つは、
ゲート配線５１および補助配線５２の材料として、最も
手に入り易くかつ抵抗値の低いアルミニウム（以下、Ａ
ｌと記す）またはＡｌを主成分とする金属を採用する方
法である。

【０００６】

【発明が解決しようとする課題】しかしながらＭｏ−Ｔ
ａの合金を用いても、今やこれでもゲート配線および補
助配線の抵抗値の低さは不十分であった。またＡｌまた
はＡｌを主成分とする金属材料を用いた場合には、熱処
理を行った際にその金属材料表面にヒロックが発生し、
層間耐圧が劣化する問題があった。

【０００７】ヒロック発生の防止対策としては、例えば
陽極酸化によって金属材料の表面を硬化し、配線を形成
する方法がある。または金属材料上に連続的に他の金属
を成膜した後、連続的にエッチングして配線を形成する
方法がある。ところが、いずれの方法によっても、後の
例えば洗浄工程やエッチング工程で使用する酸によって
配線の側方が侵食される問題が発生していた。

【０００８】本発明は上記課題を解決するためになされ
たものであり、抵抗値が低くかつ耐薬品性を有する半導
体装置の配線構造およびその配線構造を備えた表示素子
用トランジスタアレイを提供することを目的としてい
る。

【０００９】

【課題を解決するための手段】本発明の半導体装置の配
線構造（以下、本発明構造と記す）は、少なくともＡｌ
を主成分とする材料からなり、かつ基体の表面に連続ま
たは不連続の状態に形成した第１パターンと、低抵抗半
導体または金属からなるものであって上記第１パターン
を覆いかつ連続する状態で上記基体上に形成した第２パ
ターンとからなる構造である。また本発明の表示素子用
トランジスタアレイ（以下、本発明装置と記す）は、ゲ
ート配線と補助配線とを有するものであって、そのゲー
ト配線と補助配線とが上記本発明構造をなす装置であ
る。

【００１０】

【作用】本発明構造では、第１パターンのＡｌによって
配線の抵抗値が低くなる。また、その第１パターンは第
２パターンに覆われているため、第２パターンによって
第１パターン表面に発生しようとするヒロックが抑えら
れる。さらに侵食されやすい第１パターンは、第２パタ
ーンによって薬品にも侵食されない。また本発明装置で
は、ゲート配線と補助配線の抵抗値が低くなる。

【００１１】

【実施例】以下、本発明構造および本発明装置の実施例
を図面に基づいて説明する。図１は本発明構造の第１実
施例の概略断面図であり、図２はその縮小平面図であ
る。図示したように第１実施例の配線１は、基体２の表
面に形成された第１パターン１ａと、第１パターン１ａ
を覆う状態で基体２上に形成された第２パターン１ｂと
からなる。

【００１２】第１パターン１ａは、少なくともＡｌを主
成分とする材料からなる。そして、図２に示すように基
体２の表面に連続する状態で形成される。この第１パタ
ーン１ａは、例えば３００ｎｍ以下の厚みに形成され、
望ましくは１００ｎｍ以下の厚みに形成される。

【００１３】また第２パターン１ｂは、低抵抗半導体ま
たは金属材料からなる。低抵抗半導体には、例えば不純
物を含むアモルファスシリコン、不純物を含む多結晶シ
リコンなどが挙げられる。また金属材料には、例えばＣ
ｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属およびそれ
らの合金などが挙げられる。そしてこのような材料によ
って、第１パターン１ａを覆いかつ連続する状態で基体
２上に形成される。

【００１４】上記した配線１の構造では、基体２の表面
の第１パターン１ａが第２パターン１ｂによって完全に
覆われている。そのため、熱処理を行っても第１パター
ン１ａにはヒロックが発生しない。また、例えば洗浄工
程やエッチング工程などで使用する酸によって、配線１
の側方が侵食されない。しかも、低抵抗のＡｌを少なく
とも主成分とする第１パターン１ａによって、配線１自
体の抵抗値が低くなる。

【００１５】したがって第１実施例によれば、ヒロック
の発生がなく、かつ耐薬品性を有し抵抗値が低い配線１
を実現できる。したがって、そのような配線１の構造を
用いることによって、電気的信頼性の高い半導体装置を
得ることが可能になる。

【００１６】次に本発明構造の第２実施例を、図３に示
す平面図を用いて説明する。図示したように、この実施
例の配線３の構造は、第１パターン３ａが基体１上に不
連続に形成されている点で上記実施例と相異している。
例えば配線３の図中２点鎖線で示す箇所に素子４を設け
る場合、素子４形成箇所を除く部分に第１パターン３ａ
を形成する。そして、第１パターン３ａを覆う状態でか
つ連続して基体２上に第２パターン３ｂを形成する。

【００１７】この配線３の構造でも、第１パターン３ａ
が第２パターン３ｂによって完全に覆われている。この
ためヒロックの発生がなく、かつ耐薬品性を有する配線
３になる。また、低抵抗のＡｌを少なくとも主成分とす
る第１パターン３ａによって、抵抗値が低い配線３にな
る。

【００１８】さらに配線３では素子４形成箇所以外の部
分に第１パターン３ａが設けられるので、通常配線の一
部が素子のゲート電極となっている構成において、ゲー
ト電極は従来と同じ構造とすることができる。したがっ
て、仮に第１パターン３ａの材料と第２パターン３ｂの
材料とが熱工程により反応したとしても、そのような場
合に考えうる反応前後での材料の仕事関数変化による素
子のしきい値変化といった好ましからざる現象を回避す
ることができる。また、第１パターン３ａの材料の拡散
等も起こらないため、第１パターン３ａの構成材料の金
属によって素子４を構成する膜質が劣化することがな
い。したがって第２実施例によれば、さらに電気的信頼
性の高い半導体装置を実現することができる。

【００１９】次に、本発明装置について説明する。図４
は本発明装置の第１実施例を示した断面図であり、逆ス
タガ型の薄膜トランジスタアレイを示している。図にお
いて符号１１で示すのは例えばガラスからなる基体であ
り、基体１１表面には、ゲート配線１２および補助配線
１３が形成されている。ここで補助配線１３とは、容量
（Ｃｓ）線や電源（図示せず）からの引き回し線などを
示す。

【００２０】ゲート配線１２および補助配線１３は、上
記実施例の配線１または配線３と同様の構造を有してい
る。したがって、ゲート配線１２は第１パターン１２ａ
と第２パターン１２ｂ、補助配線１３は第１パターン１
３ａと第２パターン１３ｂからなる。そして、このよう
なゲート配線１２および補助配線１３上には従来の逆ス
タガ型と同様に、絶縁層１４、活性層１５、ソース配線
１６、ドレイン配線１７などが設けられている。

【００２１】すなわち、ゲート配線１２および補助配線
１３を覆う状態で基体１１上に絶縁層１４が形成されて
いる。また、ゲート配線１２上の絶縁層１４上には活性
層１５が例えば島状に設けられている。さらに絶縁層１
４上には、この活性層１５のソース側に接続する状態で
ソース配線１が形成され、その活性層１５のドレイン側
に接続する状態でドレイン配線１７が形成されている。

【００２２】一方、ゲート配線１２の上方の活性層１５
上にはストッパー絶縁層１８が形成されている。そし
て、このような薄膜トランジスタアレイの表面全体を被
覆するように絶縁保護膜１９が設けられている。

【００２３】この実施例では、ゲート配線１２および補
助配線１３が、第１パターン１２ａ、１３ａがそれぞれ
第２パターン１２ｂ、１３ｂに覆われた配線構造を有し
ている。このためヒロックが発生せず、しかも耐薬品性
を有する配線になる。また低抵抗のＡｌを少なくとも主
成分とする第１パターン１２ａ、１３ａによって、抵抗
値が低くなる。したがって、信号の伝播遅延がない薄膜
トランジスタアレイが得られることになる。

【００２４】以下に、第１実施例の具体的な形成例を説
明する。まずガラスからなる基体１表面に、スパッタリ
ング法によってＡｌを５０ｎｍ程度成膜した。次いで、
リソグラフィーとエッチングとによってＡｌをパターン
ニングし、ゲート配線１２の第１パターン１２ａと補助
配線１３の第１パターン１３ａとを形成した。

【００２５】次に、プラスマＣＶＤ法によってｎ⁺ アモ
ルファスシリコンを５０ｎｍ程度成膜した。そしてリソ
グラフィとエッチングとによって第１パターン１２ａ、
１３ａの配線幅よりそれぞれ１μｍ程度太くパターンニ
ングして、ゲート配線１２の第２パターン１２ｂと補助
配線１３の第２パターン１３ｂとを形成した。

【００２６】次いで、緩衝フッ酸や希フッ酸に浸漬して
洗浄し、その後ＣＶＤ法によって絶縁層１４を形成し
た。次に、絶縁層１４上にＣＶＤ法によってアモルファ
スシリコンを成膜した。この後、レーザー結晶化法でア
モルファスシリコンを多結晶化し、その多結晶シリコン
をリソグラフィとエッチングとによって島状にパターン
ニングして活性層１５を形成した。

【００２７】続いて、活性層１５上にＣＶＤ法によって
窒化シリコンを堆積した。その後、リソグラフィとエッ
チングとによってパターンニングしてストッパー絶縁層
１８を形成した。さらにストッパー絶縁層１８をマスク
にしてイオンシャワーを行い、活性層１５のソース、ド
レイン領域に不純物を注入した。

【００２８】次に、スパッタリング法によってＡｌを全
面に堆積した後、リソグラフィとエッチングとによって
パターンニングしてソース配線１６およびドレイン配線
１７を設けた。そして、これら全面を被覆するようにＣ
ＶＤ法によって絶縁保護膜１９を形成した。

【００２９】上記ように形成された薄膜トランジスタア
レイでは、緩衝フッ酸や希フッ酸によっても、Ａｌのエ
ッチング液によっても、ゲート配線１２、補助配線１３
には外観上何の異常も認められなかった。また、配線抵
抗値にも異常はなかった。この結果からも、ヒロックを
発生せず、しかも耐薬品性を有する低抵抗のゲート配線
１２および補助配線１３が得られることが確認された。

【００３０】なお、上記実施例では逆スタガ型の薄膜ト
ランジスタについて説明したが、逆スタガ型の他、種々
の型の表示素子用トランジスタアレイのゲート配線およ
び補助配線に本発明構造を適用することができる。

【００３１】例えば図５に示すように、プレーナ型の薄
膜トランジスタアレイでは、基体２１上に活性層２２す
る。その活性層２２上には、ゲート絶縁層２３を介して
ゲート配線２４を形成する。このゲート配線２４は、第
１実施例のゲート配線１２と同様に第１パターン２４ａ
と第２パターン２４ｂからなる。そして、従来と同様の
方法により絶縁層２５、コンタクトホール２６、ソース
配線２７、ドレイン配線２８および絶縁保護膜１９を順
次形成することによって、信号の伝播遅延のない薄膜ト
ランジスタアレイを得ることができる。

【００３２】

【発明の効果】以上説明したように本発明構造では、第
１パターンを第２パターンによって完全に覆うので、ヒ
ロックの発生がなく、しかも耐薬品性を有する配線を実
現することができる。また前記第１パターンは低抵抗の
Ａｌを少なくとも主成分とする材料で形成されるので、
抵抗値の低い配線を実現することができる。また本発明
装置では、ゲート配線と補助配線とが上記本発明構造を
なすので、配線抵抗値が低くなる。そのため、信号の伝
播遅延のない、高信頼性の装置を実現することができ
る。

【図面の簡単な説明】

【図１】本発明構造の第１実施例の断面図である。

【図２】本発明構造の第１実施例の縮小平面図である。

【図３】本発明構造の第２実施例の平面図である。

【図４】本発明装置の第１実施例の断面図である。

【図５】本発明装置の第１実施例の変形例である。

【図６】従来の表示素子用薄膜トランジスタアレイの断
面図である。

【符号の説明】

１、３ 配線１ａ、３ａ、１２ａ、１３ａ、２４ａ 第
１パターン １ｂ、３ｂ、１２ｂ、１３ｂ、２４ｂ 第２パターン ２、１１、２１ 基体 １２、２４ ゲート配線 １３ 補助配線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 少なくともアルミニウムを主成分とする
   材料からなり、かつ基体の表面に連続または不連続な状
   態に形成した第１パターンと、 低抵抗半導体または金属からなるものであって、前記第
   １パターンを覆いかつ連続する状態で前記基体上に形成
   した第２パターンとからなることを特徴とする半導体装
   置の配線構造。
2. 【請求項２】 ゲート配線と補助配線とを有する表示素
   子用トランジスタアレイにおいて、 前記ゲート配線と前記補助配線とが、請求項１記載の半
   導体装置の配線構造をなすことを特徴とする表示素子用
   トランジスタアレイ。