JPH09232585A

JPH09232585A - 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッチング方法

Info

Publication number: JPH09232585A
Application number: JP5541296A
Authority: JP
Inventors: Shinichi Shimomaki; 伸一下牧; Kazuhiro Sasaki; 和広佐々木
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1996-02-20
Filing date: 1996-02-20
Publication date: 1997-09-05

Abstract

(57)【要約】【課題】製造においてフォトリソグラフィー工程数を
削減できる陽極酸化膜を有する電子デバイスを提供す
る。【解決手段】Ａｌ膜１２上に、このＡｌ膜１２とエッ
チング選択比のとれるＴａ膜１３を積層し、これらの積
層膜をパターニングする。そして、これらの積層膜を陽
極酸化することにより、ＴａＯx膜１６とＡｌＯx膜１７
を形成する。このような構成としたことにより、下地Ａ
ｌ膜１２とその上のＴａ膜とのエッチング選択比をとる
ことができる。このように、陽極酸化膜を容易に除去で
きるため、Ａｌ膜１２のレジストによるマスキング工程
が不要となり、フォトリソグラフィー工程数を削減する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、陽極酸化膜を有
する電子デバイスおよび陽極酸化膜のエッチング方法に
関し、さらに詳しくは、薄膜トランジスタ（ＴＦＴ：Th
in Film Transistor）やＭＩＭ（Metal Insulator Meta
l）素子などの陽極酸化膜を有する配線構造を備えた電
子デバイスの作成方法に関する。

【０００２】

【従来の技術】アクティブマトリクス型ＬＣＤ（ＡＭ−
ＬＣＤ）のスイッチング素子、所謂アクティブ素子とし
て、ＴＦＴやＭＩＭ素子など電子デバイスが実用化され
ている。ＴＦＴは、動作原理からしてＡＭ−ＬＣＤに適
したものである。また、このＴＦＴは、絶縁ゲート型電
界効果トランジスタであり、ゲート、ゲート絶縁膜、半
導体層、並びに金属電極などから構成される所謂ボトム
ゲート構造のＴＦＴが多くのＬＣＤに用いられている。
また、ＭＩＭ素子は、その名称通り、金属−絶縁体
（膜）−金属という積層構造をもつ素子であり、例えば
タンタル（Ｔａ）−Ｔａ酸化膜−クロム（Ｃｒ）という
材料構成によって形成されている。ＴＦＴの製造方法と
しては、ゲートの絶縁耐圧の向上を図ると共に、ゲート
にヒロックが発生するのを防止するために、ゲート表面
に陽極酸化膜を形成する工程を備えた方法が一般に知ら
れている。

【０００３】図１７は、ＴＦＴおよび画素電極がマトリ
クス状に配列されたＴＦＴ基板を示しており、このＴＦ
Ｔ基板と図示しない共通基板とを対向させ、それぞれの
基板の対向内側面に配向膜を形成して、両基板間に液晶
を封止することにより、液晶セルを作成することができ
る。同図中、１はガラス基板であり、その表面にマトリ
クス状に画素電極２が形成され、それぞれの画素電極２
にＴＦＴ３が接続するように形成されている。列方向に
配列されたＴＦＴ３のドレイン電極は、列方向に延びる
ドレインラインＤＬに接続されている。また、行方向に
配列されたＴＦＴ３のゲート電極は、行方向に延びるゲ
ートラインＧＬに接続されている。そして、それぞれの
ドレインラインＤＬは、ガラス基板１の一側縁に向けて
延在され、その端部がＩＣの実装などに供されるパッド
部４となっている。また、それぞれのゲートラインＧＬ
も、ガラス基板１の例えば上記した一側縁に隣接する側
縁に向けて延在され、その端部がパッド部５となってい
る。

【０００４】従来、このようなＴＦＴのゲート電極、ゲ
ートラインＧＬ、およびパッド部５を形成する場合、図
１８（Ａ）〜図２０に示すような手順で行われている。
なお、図中、左側の部分はパッド部形成領域を、右側の
部分はＴＦＴ形成領域を示している。まず、図１８
（Ａ）に示すように、ガラス基板１の表面全域にＡｌ膜
６をスパッタ法により堆積させる。次に、一回目のフォ
トリソグラフィー工程を行って、図１８（Ｂ）に示すよ
うに、ＴＦＴ形成領域においてはゲート電極をパターニ
ングするためのレジストマスク７Ａを、パッド部形成領
域においては下層パッド部をパターニングするためのレ
ジストマスク７Ｂを形成する。なお、ゲートラインＧＬ
を形成する部分にも、レジストマスク（図示省略する）
を形成するが、ゲート電極、ゲートラインＧＬ、および
パッド部５をパターニングするためのこれらレジストマ
スクは一体的なレジストパターンとして形成される。そ
して、このレジストパターンをエッチング用マスクとし
て用いて、下地のＡｌ膜６をウェットエッチングする。
その結果、図１８（Ｃ）に示すようなゲート電極６Ａ、
下層パッド部６Ｂ、および図示しないゲートラインＧＬ
が形成できる。その後、図１９（Ａ）に示すように、二
回目のフォトリソグラフィー工程を行って、下層パッド
部６Ｂの上面の中央にレジストマスク８を形成する。こ
のようにレジストマスク８を形成しない場合は、下層パ
ッド部６Ｂの上面に陽極酸化膜が形成され、後に上層パ
ッド部を積層してコンタクトをとるときに、陽極酸化膜
を除去する必要が生じ、この際のウェットエッチングに
おいて下地Ａｌ膜が陽極酸化膜に比較して著しくエッチ
ングレートが大きいため下地Ａｌ膜が露出した時点で下
地Ａｌ膜もすばやくエッチングされてしまい、エッチン
グ選択比がとれない。このため、レジストマスク８を予
め形成しておくことで、このレジストマスク８に覆われ
た部分の陽極酸化を防止するためである。なお、ゲート
電極６Ａ（およびゲートラインＧＬ）上には一切レジス
トマスクを形成しない。この状態で陽極酸化を行って、
図１９（Ｂ）に示すように、Ａｌ膜（６Ａ、６Ｂ、Ｇ
Ｌ）の露出した表面に陽極酸化膜９を形成する。

【０００５】このような陽極酸化を行った後は、図２０
に示すように、全面にゲート絶縁膜１０を堆積させ、Ｔ
ＦＴ形成領域には図示しない半導体層を形成する。その
後、パッド部形成領域のゲート絶縁膜１０を除去して下
層パッド部６Ｂを露出させる。次に、ソース・ドレイン
電極を形成する工程において、全面にメタル膜を堆積さ
せ、フォトリソグラフィー技術およびエッチング技術を
用いて、このメタル膜がソース電極、ドレイン電極、ド
レインラインＤＬ、ドレインラインＤＬのパッド部、お
よび下層パッド部２Ｂ上に積層されて接続される上層パ
ッド部として残るように加工する。このようにして、パ
ッド部に接続されたＴＦＴ３をガラス基板１上に作成す
ることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記し
た従来の方法においては、ゲート絶縁膜１０を形成する
工程以前に、２回のフォトリソグラフィー工程（図１８
（Ｂ）、図１９（Ａ）を参照）を要するため、スループ
ットが低いという問題を有していた。フォトリソグラフ
ィー工程に伴うレジスト剥離工程では、剥離されずに残
ったレジスト残渣や剥離液の汚れから生じる汚染は膜の
密着性や素子特性に悪影響を与えるが、フォトリソグラ
フィー工程の回数が多いとそれだけ歩留まりを低下させ
る要因となる。さらに、レジストの薬液剥離は、他のエ
ッチングなどの工程に比較してエッチングレートのよう
な明確な評価パラメータを持たないため、工程管理がや
りにくいなどの欠点を有している。特に、ゲート電極６
Ａ、ゲートラインＧＬ、下層パッド部６ＢなどはＬＣＤ
の画素の選択線を構成するため、電気的な特性を損なう
ことは歩留まりの低下を招くものであった。

【０００７】この発明の課題は、フォトリソグラフィー
工程の数を削減を図ることにより、スループットを向上
させ、しかも特性の良好な電子デバイスを製造するには
どのような手段を講じればよいかという点にある。ま
た、この発明の他の課題は、陽極酸化膜の制御性のよい
エッチング方法を得るにはどのような手段を講じればよ
いかという点にある。

【０００８】

【課題を解決するための手段】請求項１記載の発明は、
第１配線層の表面に陽極酸化膜が形成され、この陽極酸
化膜を含む層間絶縁膜に接続用開口部が形成され、該接
続用開口部を介して前記層間絶縁膜上に形成された第２
配線層と前記第１配線層とが接続されたコンタクト部を
有する電子デバイスにおいて、前記第１配線層は、複数
の導電性材料膜が積層されてなり、これらの導電性材料
膜のうちの最上層の導電性材料膜を、その下地導電性材
料膜とエッチング選択比のとれる材料で形成することを
特徴としている。

【０００９】この発明においては、第１配線層を構成す
る複数の導電性材料膜のうち、最上層の導電性材料膜と
その下地導電性材料膜とのエッチング選択比をとること
ができるため、最上層の導電性材料膜をエッチングした
際に、その下地導電性材料膜が露出した時点でエッチン
グを停止することが可能となる。このため、第１配線層
における最上層の導電性材料膜を陽極酸化して陽極酸化
膜を形成でき、第１配線層の絶縁耐圧の向上や、ヒロッ
クの発生を防止できると共に、層間絶縁膜を形成するま
でのフォトリソグラフィー工程数を削減することができ
る。

【００１０】請求項２記載の発明は、前記最上層の導電
性材料膜はタンタル（Ｔａ）を含み、前記下地導電性材
料膜はアルミニウム（Ａｌ）を含むことを特徴としてい
る。

【００１１】請求項３記載の発明は、前記第１配線層は
薄膜トランジスタのゲート用メタル膜であり、前記第２
配線層はソース・ドレイン用メタル膜であることを特徴
としている。

【００１２】請求項４記載の発明は、アルミニウム層ま
たはアルミニウム系合金層の表面に陽極酸化されたアル
ミニウム系陽極酸化膜を、水酸化バリウム水溶液を用い
てウェットエッチングすることを特徴としている。ここ
で、アルミニウム系合金としては、ＡｌＴｉ、ＡｌＮ
ｂ、ＡｌＭｏ、ＡｌＷ、ＡｌＺｒ、ＡｌＮｉ、ＡｌＶ、
ＡｌＰｄなどの合金を適用することができる。

【００１３】請求項５記載の発明は、前記ウェットエッ
チングのエッチング温度は、８０℃以上に設定すること
を特徴としている。請求項６記載の発明は、前記水酸化
バリウム水溶液の濃度は、０.３ｗｔ％より低いことを
特徴としている。

【００１４】

【発明の実施の形態】以下、この発明に係る陽極酸化膜
を有する電子デバイス、および陽極酸化膜のエッチング
方法の詳細を各実施形態に基づいて説明する。（実施形態１）この実施形態は、アクティブマトリクス
型ＬＣＤ（ＡＭ−ＬＣＤ）のＴＦＴ基板に形成される薄
膜トランジスタにこの発明を適用したものであり、図１
（Ａ）〜図４（Ｂ）はその製造工程を示している。ま
ず、本実施形態では、図１（Ａ）に示すように、ガラス
基板１１上に、第１配線層としての、Ａｌ膜１２、Ｔａ
膜１３をスパッタ法を用いて連続的に積層する。なお、
これらの積層膜を形成するには、例えばマルチチャンバ
プロセス装置を用いて真空を破らずに成膜を行う。ま
た、これらの積層膜の膜厚は、例えばＡｌ膜１２、Ｔａ
膜１３のそれぞれを１５０ｎｍとする。

【００１５】次に、フォトリソグラフィー技術およびエ
ッチング技術を用いてＴａ膜１３およびＡｌ膜１２を加
工し、図１（Ｂ）に示すように、ＴＦＴ形成領域にはＡ
ｌ膜１２、Ｔａ膜１３でなるゲート電極１４を、パッド
部形成領域にはＡｌ膜１２、Ｔａ膜１３の積層膜でなる
下層パッド部１５を形成する。なお、図示しないが、こ
れらの積層膜を用いてゲートラインも同時に形成する。
なお、ここで、Ｔａ膜１３のエッチングにおいては、四
フッ化炭素（ＣＦ₄）とＯ₂（１０％）のエッチングガス
を用いたドライエッチングを行う。また、Ａｌ膜１２の
エッチングにおいては、硝酸と酢酸とリン酸と水の混酸
を用いて４２℃の温槽中でウェットエッチングを行う。

【００１６】その後、上記した工程でパターニングされ
たＡｌ膜１２とＴａ膜１３の露出表面の陽極酸化を行
う。本実施形態における陽極酸化では、３ｗｔ％の硼酸
アンモニウム水溶液中で８０Ｖに昇圧するまで１ｍＡ／
ｃｍ²定電流酸化し、その後８０Ｖで定電圧酸化した。
この結果、図１（Ｃ）に示すように、Ｔａ膜１３表面に
は、陽極酸化膜としてのＴａＯx膜が形成され、Ａｌ膜
１２の側壁には陽極酸化膜としてのＡｌＯx膜１７が形
成された。なお、本実施形態では、ＴａＯx膜の膜厚は
１５０ｎｍ程度に設定した。

【００１７】次に、図２（Ａ）に示すように、プラズマ
ＣＶＤ法を用いて、ＳｉＮでなるゲート絶縁膜１８、ア
モルファスシリコン（ａ−Ｓｉ）でなる半導体層１９、
ＳｉＮ膜２０を順次堆積させる。なお、この実施形態で
は、例えばゲート絶縁膜１８の膜厚を３００ｎｍ、半導
体層１９の膜厚を５０ｎｍに設定した。その後、フォト
リソグラフィー技術およびエッチング技術を用いて、図
２（Ａ）に示すようにＳｉＮ膜２０をパターニングして
エッチングストッパとしてのブロッキング層２０Ａを形
成する。

【００１８】そして、図２（Ｂ）に示すように、全面に
オーミックコンタクト膜としてのｎ⁺−Ｓｉ膜２１をプ
ラズマＣＶＤ法により、膜厚２５ｎｍ程度に成膜する。
その後、フォトリソグラフィー技術およびエッチング技
術を用いて、図３（Ａ）に示すように、ＴＦＴ形成領域
の半導体層１９およびｎ⁺−Ｓｉ膜２１をパターニング
してデバイスエリアを形成する。その後、全面にＩＴＯ
膜をスパッタ法により、例えば５０ｎｍの膜厚に堆積さ
せて、フォトリソグラフィー技術およびエッチング技術
を用いて図３（Ｂ）に示すような画素電極２２を形成す
る。

【００１９】その後、図４（Ａ）に示すように、全面に
フォトレジストを塗布し、露光・現像を行ってパッド部
形成領域にコンタクトホールを形成するためのレジスト
マスク２３を形成する。そして、このレジストマスク２
３をマスクとして用いてエッチングを行い、図４（Ａ）
に示すように、パッド部形成領域のゲート絶縁膜１８、
ＴａＯx膜１６、Ｔａ膜１３を貫通してＡｌ膜１２を露
出させるコンタクトホール２４を開口させる。なお、こ
のエッチングは、ゲート絶縁膜（ＳｉＮ）１８とＴａＯ
x膜１６とＴａ膜１３とを、ＣＦ₄−Ｏ₂（１０％）系の
ガスを用いたドライエッチングであり、Ａｌ膜１２との
選択比を十分にとることができる。本実施形態では、陽
極酸化膜（ＴａＯx膜１６、ＡｌＯx膜１７）を形成する
際に、下層パッド部１５の上面が陽極酸化されないよう
にフォトレジストで覆うためのフォトリソグラフィー工
程が不要となり、ゲート絶縁膜１８を形成するまでのフ
ォトリソグラフィー工程数を削減することができる。な
お、本実施形態では、上記したようにＡｌ膜１２と、そ
の上に形成されたゲート絶縁膜（ＳｉＮ）１８、ＴａＯ
x膜１６、およびＴａ膜１３との選択比をとれるエッチ
ングとして、ＣＦ₄−Ｏ₂（１０％）系のガスを用いたド
ライエッチングを行ったが、ゲート絶縁膜１８とＴａ系
膜（ＴａＯx膜１６、Ｔａ膜１３）とのそれぞれのエッ
チングガスが異なるドライエッチングを行ってもよい。
この場合、ゲート絶縁膜１８のエッチングガスとしてＳ
Ｆ₆を用い、Ｔａ系膜のエッチングガスとしてＣＦ₄およ
びＯ₂を用いることができる。

【００２０】続いて、レジストマスク２３を剥離した
後、ソース・ドレイン用メタル膜としてのクロム（Ｃ
ｒ）膜をスパッタ法により全面に堆積させた後、フォト
リソグラフィー技術およびエッチング技術を用いてクロ
ム膜のパターニングを行い、図４（Ｂ）に示すように、
Ａｌ膜１２およびＴａ膜１３に接続する上層パッド部２
５Ａと、ソース電極２５Ｃと、ドレイン電極２５Ｂと、
を形成する。なお、図示しないドレインラインも、この
クロム膜のパターニングにより同時に形成することは言
うまでもない。このようにして、同図（Ｂ）に示すよう
にＴＦＴ形成領域にはＴＦＴ２６が形成され、パッド部
形成領域にはパッド部２７が形成される。

【００２１】以上、本実施形態では、陽極酸化膜を有す
る電子デバイスとして、ゲート用メタル膜（Ａｌ膜１
２、Ｔａ膜１３）の表面に陽極酸化膜が形成されたＴＦ
Ｔについて説明した。本実施形態においては、ゲート用
メタル膜のパッド部（端子部）の陽極酸化におけるマス
キングが不要となるため、フォトリソグラフィー工程数
を削減することができる。このような工程数の削減によ
り、電子デバイスの製造コストを低減することができ
る。また、フォトリソグラフィー工程に起因する素子特
性への悪影響を抑制することができる。

【００２２】（実施形態２）次に、本発明を、ＡＭ−Ｌ
ＣＤにおける静電気などに起因する絶縁破壊防止用の保
護素子としてのＴＦＴに適用した実施形態２について説
明する。本実施形態のＴＦＴも陽極酸化膜を有する電子
デバイスであり、その構造の説明に先駆けて図５に示す
等価回路的平面図を用いてその概要を説明する。

【００２３】例えば、画素用スイッチング素子としてＴ
ＦＴを備えたＡＭ−ＬＣＤを製造する場合、生産性の向
上を図るために、ＴＦＴ基板のベースとなるガラス等か
らなる透明基板として、ＴＦＴ基板複数個分に対応する
大きさのものを用意し、そして所定の工程までは複数個
分を一括して製造し、その後各単体に分断して製造する
ことがある。また、このようなＴＦＴ基板を製造する場
合、各単体に分断する前においては、例えば配向膜をラ
ビング処理するときに発生する静電気により、各単体に
分断した後においては、例えば静電気等の高電圧を帯び
た他の物体と接触することにより、画素用ＴＦＴに絶縁
破壊が生じたり、画素用ＴＦＴの電圧−電流特性が変化
したりすることがある。したがって、このようなことを
防止するために静電気対策を行っている。

【００２４】図５は、ＴＦＴ基板複数個分に対応する大
きさのガラス基板上に画素用ＴＦＴ等が形成された状態
における等価回路的平面図を示したものである。ＴＦＴ
基板複数個分に対応する大きさのガラス基板３１は、最
終的には一点鎖線で示すカットライン３２に沿って切断
されることにより、各単体に分断されるようになってい
る。この場合、カットライン３２で囲まれた領域はパネ
ル形成領域３３となっており、その周囲は余剰部３４と
なっている。パネル形成領域３３には、マトリクス状に
配置された複数の画素電極３５と、これらの画素電極３
５にそれぞれ接続された複数の画素用ＴＦＴ３６と、行
方向に配置され、画素用ＴＦＴ３６にゲート信号を供給
する複数のゲートラインＧＬと、列方向に配置され、画
素用ＴＦＴ３６にデータ信号を供給する複数のデータラ
インＤＬと、行方向に配置され、面素電極３５との問で
補助容量Ｃｓを形成する複数の補助容量ライン３９と、
複数の画素電極３５の周囲に配置された保護リング（配
線）４０Ａと、保護リング４０Ａの外側において保護リ
ング４０Ａと各ゲートラインＧＬにそれぞれ接続された
２つずつの保護用ＴＦＴ４１ａ、４１ｂからなる複数の
ゲートライン側保護素子４１と、保護リングの外側にお
いて保護リング４０Ａと各データラインＤＬにそれぞれ
接続された２つずつの保護用ＴＦＴ４２ａ、４２ｂから
なる複数のデータライン側保護素子４２とが設けられて
いる。余剰部３４にはショートライン４３が格子状に設
けられている。

【００２５】そして、各ゲートラインＧＬの左端部およ
び各データラインＤＬの上端部はショートライン４３に
接続されている。各補助容量ライン３９の右端部は、保
護リング４０Ａの右辺部に平行して配置された共通ライ
ン３９ａおよびこの共通ライン３９ａから延びる接続ラ
イン３９ｂを介してショートライン４３に接続されてい
る。ゲートライン側保護素子４１は、それぞれのゲート
電極Ｇとソース電極Ｓとを互いに接続された２つの保護
用ＴＦＴ４１ａ、４１ｂが、それぞれのソース電極Ｓと
ドレイン電極Ｄとを互いに逆向きとされた状態で、ゲー
トラインＧＬと保護リング４０Ａとの間に並列接続され
た構造となっている。データライン側保護素子４２は、
それぞれのゲート電極Ｇとソース電極Ｓとを互いに接続
された２つの保護用ＴＦＴ４２ａ、４２ｂが、それぞれ
のソース電極Ｓとドレイン電極Ｄとを互いに逆向きとさ
れた状態で、保護リング４０ＡとデータラインＧＬとの
間に並列接続された構造となっている。

【００２６】図６は、図５の破線で囲んだ部分の平面説
明図である。同図に示すように、保護用ＴＦＴ４１ａ、
４１ｂのゲート電極Ｇは、ゲートラインＧＬと同一のゲ
ート用メタル膜をパターニングして形成され、両保護用
ＴＦＴ４１ａ、４１ｂのソース電極Ｓとドレイン電極Ｄ
は、共通のソース・ドレイン用メタル膜をパターニング
して形成されている。なお、ゲート用メタル膜とソース
・ドレイン用メタル膜とは、図６に示すようにコンタク
トホール４３、４４、４５、４６を介して接続されてい
る。

【００２７】図７は、図６のＡ−Ａ断面図であり、保護
用ＴＦＴ４１ａとゲートラインＧＬの端部に形成された
パッド部Ｐを示したものであり、ゲート用メタル膜（第
１配線層）にソース・ドレイン用メタル膜（第２配線
層）が接続されている構造を示している。図７に示すよ
うに、本実施形態においても、ゲート用メタル膜の表面
に陽極酸化膜が形成されている。なお、このゲート用メ
タル膜は、Ａｌ膜３７ＡとＴａ膜３７Ｂとが積層されて
なり、これらの積層膜の表面に陽極酸化膜（ＡｌＯx膜
４８、ＴａＯx膜４９）が形成されている。そして、陽
極酸化膜で覆われたゲート用メタル膜が形成されたガラ
ス基板３１上には、例えばＳｉＮでなるゲート絶縁膜５
０が堆積されている。ＴＦＴ形成領域のゲート絶縁膜５
０上には、ａ−Ｓｉからなる半導体層５１、ＳｉＮから
なるブロッキング層５２、ｎ⁺−Ｓｉ膜５３が形成され
ている。さらに、パッド部形成領域には、ゲート絶縁膜
５０、ＴａＯx膜４９、Ｔａ膜３７Ｂを貫通するコンタ
クトホール４３が形成されている。また、保護用ＴＦＴ
４１ａのソース電極Ｓ（４０Ｃ）とゲートラインＧＬを
接続するためのコンタクトホール４４が形成されてい
る。そして、パッド部形成領域には、コンタクトホール
４３を介してクロム（Ｃｒ）でなる上層パッド部４０Ｄ
が形成されている。また、コンタクトホール４４におい
ては、ゲートラインＧＬと保護用ＴＦＴ４１ａとを接続
するソース電極４０Ｃが形成され、保護用ＴＦＴ４１ａ
のドレイン側にはドレイン電極４０Ｂが保護リング４０
Ａと一体的に形成されている。なお、上層パッド部４０
Ｄ、ソース電極４０Ｃ、ドレイン電極４０Ｂ、および保
護リング４０Ａは、同一のクロム膜で形成されている。

【００２８】本実施形態においても、ゲート用メタル膜
のパッド部（端子部）や、コンタクトホール形成部分の
陽極酸化におけるマスキングが不要となるため、フォト
リソグラフィー工程数を削減することができる。このよ
うな工程数の削減により、ＴＦＴの製造コストを低減す
ることができる。また、フォトリソグラフィー工程に起
因する素子特性への悪影響を抑制することができる。

【００２９】（実施形態３）図８（Ａ）〜図９（Ｂ）
は、本発明をＭＩＭ（Metal Insulator Metal）素子に
適用した実施形態３の製造方法を示す工程断面図であ
る。まず、本実施形態においては、図８（Ａ）に示すよ
うに、ガラス基板６１上にＡｌ膜６２、Ｔａ膜６３を、
スパッタ法により順次堆積させる。なお、Ａｌ膜６２の
膜厚は例えば１００ｎｍ、Ｔａ膜６３の膜は１５０ｎｍ
とする。次に、フォトリソグラフィー技術およびエッチ
ング技術を用いて図８（Ｂ）に示すようにアドレス配線
（または信号線）６４を形成する。その後、上記した実
施形態１と同様の陽極酸化を行って、図９（Ａ）に示す
ように、Ｔａ膜６３表面にＴａＯx膜６５を形成し、Ａ
ｌ膜１２の側壁にはＡｌＯx膜６６を形成する。その
後、ＭＩＭ形成領域には、ＩＴＯでなる画素電極６７を
パターン形成し、パッド部形成領域にはＡｌ膜６２を露
出させるコンタクトホール６８を形成する。なお、コン
タクトホール６８のエッチング方法は、上記した実施形
態１と同様である。本実施形態においても、陽極酸化膜
を有するにかかわらず、Ａｌ膜６２が露出した時点でエ
ッチングを停止することができるため（エッチング選択
比をとれるため）、パッド部の形成に不要なフォトレジ
スト工程（マスキング工程）を行う必要がない。上記実
施形態１〜３について、Ｔａ膜の代わりにＴａＭｏ、Ｔ
ａＷ、ＴａＮｂを用いてもよく、Ａｌ膜の代わりにＡｌ
Ｔｉ、ＡｌＮｂ、ＡｌＭｏ、ＡｌＷ、ＡｌＺｒ、ＡｌＮ
ｉ、ＡｌＶ、ＡｌＰｄ等の合金膜を適用することができ
る。

【００３０】（実施形態４）本実施形態は、本発明に係
る陽極酸化膜のエッチング方法を薄膜トランジスタの製
造方法に適用した実施形態である。図１０（Ａ）〜図１
３（Ｂ）は、本実施形態の工程断面図である。まず、本
実施形態においては、ガラス基板７１上にＡｌ膜７２を
スパッタ法により膜厚を例えば３０００Å程度に成膜す
る。その後、フォトリソグラフィー技術およびエッチン
グ技術を用いてＡｌ膜をパターニングし、ＴＦＴ形成領
域にはゲート電極７２Ａを、パッド部形成領域には下層
パッド部７２Ｂを、形成する。なお、このとき、図示し
ないがゲートラインも同様にパターニングする。

【００３１】その後、図１０（Ｂ）に示すように、Ａｌ
膜でなるゲート電極７２Ａ、下層パッド部７２Ｂおよび
ゲートラインを陽極酸化する。ここで、陽極酸化の条件
は、２.５ｗｔ％の硼酸アンモニウム水溶液中で１５０
Ｖまで８ｍＡ／ｃｍ²定電流酸化し、その後、１５０Ｖ
で定電圧酸化して、膜厚１５００Åの、ＡｌＯxでなる
陽極酸化膜７３を形成する。このとき、陽極酸化されな
いで残ったＡｌ膜の膜厚は２０００Å程度となる。

【００３２】次に、図１０（Ｃ）に示すように、プラズ
マＣＶＤ法により、ＳｉＮでなるゲート絶縁膜７４およ
びアモルファスシリコンでなる半導体層７５、ＳｉＮで
なるブロッキング層（エッチングストッパ層）７６を順
次連続して成膜する。このとき、ゲート絶縁膜７４の膜
厚は３０００Å、半導体層７５の膜厚は５００Åに設定
した。続いて、フォトリソグラフィー技術およびエッチ
ング技術を用いてブロッキング層７６を、図１０（Ｃ）
に示すようにパターニングする。

【００３３】続いて、図１１（Ａ）に示すように、プラ
ズマＣＶＤ法により、全面にｎ⁺−Ｓｉ膜７７を例えば
２５０Å程度の膜厚に堆積させる。その後、図１1
（Ｂ）に示すように、ＴＦＴ形成領域のみに半導体層７
５およびｎ⁺−Ｓｉ膜７７が残り、かつｎ⁺−Ｓｉ膜７７
がブロッキング層７６上でソース側とドレイン側とに分
割されるようにパターニングする。さらに、例えばソー
ス側のｎ⁺−Ｓｉ膜７７に接続するように、ＩＴＯでな
る画素電極７８を形成する。

【００３４】そして、全面にフォトレジストを塗布した
後、露光・現像を行って、図１１（Ｃ）に示すようなレ
ジストパターン７９をパターニングする。そして、図１
２（Ａ）に示すように、このレジストパターン７９をマ
スクとして用いてゲート絶縁膜７４をドライエッチング
する。なお、このドライエッチングのエッチングガスと
しては、四フッ化炭素（ＣＦ₄）と酸素（Ｏ₂：１０％）
を用いる。

【００３５】続いて、図１２（Ｂ）に示すように、Ａｌ
Ｏxでなる陽極酸化膜７３を、後記する水酸化バリウム
水溶液を用いたウェットエッチングを行ってＡｌでなる
下層パッド部７２Ｂを露出させる。このようにして、パ
ッド部形成領域には、下層パッド部７２Ｂを露出させる
コンタクトホール８０が形成される。その後、図１３
（Ａ）に示すように、例えばクロム（Ｃｒ）でなるソー
ス・ドレイン用メタル膜をスパッタ法により堆積させた
後、パターニングを行ってソース電極８１Ａと、ドレイ
ン電極８１Ｂと、上層パッド部８１Ｃを形成する。最後
に、図１３（Ｂ）に示すように、ＳｉＮでなるオーバー
コート膜８２をプラズマＣＶＤ法により堆積させた後、
上層パッド部８１Ｃと画素電極７８との上に窓開けを行
って、本実施形態の薄膜トランジスタの製造が終了す
る。

【００３６】次に、上記した陽極酸化膜（ＡｌＯx）７
３の選択的なエッチング方法について説明する。通常の
ＡｌＯxのウェットエッチング液としては、リン酸やフ
ッ酸などの各種のエッチング液が知られている。下表１
は、これらのエッチング液および本発明で用いる水溶液
バリウム水溶液の、ＡｌとＡｌＯxに対するエッチング
レートおよびＡｌＯxの選択比（ＡｌＯxのエッチングレ
ート／Ａｌのエッチングレート）を示している。なお、
表中のＴＭＡＨは、テトラメチルアンモニウムハイドロ
オキサイドを示している。

【００３７】

【表１】

【００３８】上記表１から判るように、０.２７重量％
Ｂａ（ＯＨ）₂および０.０５４重量％Ｂａ（ＯＨ）₂は
８０℃で選択比０.３以上となり、これら以外のエッチ
ング液に比較して選択比が高いことが判る。このため、
水酸化バリウム水溶液以外のエッチング液では、ＡｌＯ
xよりＡｌの方が数倍エッチングレートを大きいため、
ＡｌＯxのエッチング終了時にＡｌも速やかにエッチン
グされてしまうことが判る。

【００３９】次に、水酸化バリウム水溶液の温度依存性
および濃度依存性について、図１４〜図１６に示したグ
ラフを用いて説明する。図１４は、水酸化バリウム水溶
液のエッチング温度と、Ａｌ、ＡｌＯxのエッチングレ
ートと、の関係を示している。この図から、エッチング
温度を上げることにより、Ａｌ、ＡｌＯxともエッチン
グレートが上がっていることが判る。また、選択比も向
上していることが判る。

【００４０】また、図１５は、水酸化バリウム水溶液濃
度と、Ａｌ、ＡｌＯxのエッチングレートと、の関係を
示している。この図から、水酸化バリウム水溶液の濃度
を低くすることにより、Ａｌ、ＡｌＯxの両者ともエッ
チングレートが下がっているが、０.０５４ｗｔ％でも
ＡｌＯxのエッチングレートは１０００Å／分あること
が判る。

【００４１】図１６は、水酸化バリウム水溶液濃度と選
択比との関係を示している。この図から、選択比は水酸
化バリウム水溶液の濃度を低くすることにより飛躍的に
改善されていることが判る。

【００４２】このように、本発明では、水酸化バリウム
水溶液を用いることにより、ＡｌＯxとＡｌの選択比が
０.８６を得ることができ、ＡｌＯxのエッチングレート
も１０００／分と十分速く、１５００Å膜厚のＡｌＯx
エッチングしても、２０００Å膜厚の下地Ａｌがなくな
ることなく加工でき、選択的なエッチングを行うことが
できる。

【００４３】以上、各実施形態について説明したが、本
発明はこれらに限定されるものではなく、各種の電子デ
バイスに適用することが可能である。また、上記実施形
態４においては、陽極酸化膜としてＡｌ膜の陽極酸化膜
ＡｌＯxについて説明したが、この他、Ａｌ膜の代替の
アルミニウム系合金としては、ＡｌＴｉ、ＡｌＮｂ、Ａ
ｌＭｏ、ＡｌＷ、ＡｌＺｒ、ＡｌＮｉ、ＡｌＶ、ＡｌＰ
ｄなどの合金を適用することができる。

【００４４】

【発明の効果】以上の説明から明らかなように、この発
明によれば、陽極酸化膜を有する電子デバイスの製造に
おいて、フォトリソグラフィー工程の数を削減を図るこ
とにより、スループットを向上させ、しかも特性の良好
な電子デバイスを製造できるという効果を奏する。ま
た、この発明によれば、、陽極酸化膜の制御性のよいエ
ッチング方法を実現するとい効果がある。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｃ）はこの発明の実施形態１の工程
断面図。

【図２】（Ａ）および（Ｂ）はこの発明の実施形態１の
工程断面図。

【図３】（Ａ）および（Ｂ）はこの発明の実施形態１の
工程断面図。

【図４】（Ａ）および（Ｂ）はこの発明の実施形態１の
工程断面図。

【図５】この発明の実施形態２の等価回路的平面図。

【図６】図５の破線領域の平面説明図。

【図７】図６のＡ−Ａ断面図。

【図８】（Ａ）および（Ｂ）はこの発明の実施形態３で
あるＭＩＭ素子の製造工程を示す工程断面図。

【図９】（Ａ）および（Ｂ）はこの発明の実施形態３で
あるＭＩＭ素子の製造工程を示す工程断面図。

【図１０】（Ａ）〜（Ｃ）はこの発明の実施形態４を示
す工程断面図。

【図１１】（Ａ）〜（Ｃ）はこの発明の実施形態４を示
す工程断面図。

【図１２】（Ａ）および（Ｂ）は実施形態４を示す工程
断面図。

【図１３】（Ａ）および（Ｂ）は実施形態４を示す工程
断面図。

【図１４】水酸化バリウム水溶液のエッチングレート温
度と、Ａｌ、ＡｌＯxのエッチングレートとの関係を示
す示すグラフ。

【図１５】水酸化バリウム水溶液濃度と、Ａｌ、ＡｌＯ
xのエッチングレートとの関係を示すグラフ。

【図１６】水酸化バリウム水溶液濃度とＡｌＯx／Ａｌ
の選択比との関係を示すグラフ。

【図１７】ＴＦＴ基板の平面説明図。

【図１８】（Ａ）〜（Ｃ）は従来の薄膜トランジスタの
製造方法を示す工程断面図。

【図１９】（Ａ）および（Ｂ）は従来の薄膜トランジス
タの製造方法を示す工程断面図。

【図２０】従来の薄膜トランジスタの製造方法を示す工
程断面図。

【符号の説明】

１２Ａｌ膜１３Ｔａ膜１４ゲート電極（第１配線層）１５下層パッド部（第１配線層）１６ＴａＯx膜１７ＡｌＯx １８ゲート絶縁膜２４コンタクトホール２５Ａ上層パッド部（第２配線層）

Claims

【特許請求の範囲】

【請求項１】第１配線層の表面に陽極酸化膜が形成さ
れ、この陽極酸化膜を含む層間絶縁膜に接続用開口部が
形成され、該接続用開口部を介して前記層間絶縁膜上に
形成された第２配線層と前記第１配線層とが接続された
コンタクト部を有する電子デバイスにおいて、前記第１配線層は、複数の導電性材料膜が積層されてな
り、これらの導電性材料膜のうちの最上層の導電性材料
膜を、その下地導電性材料膜とエッチング選択比のとれ
る材料で形成することを特徴とする陽極酸化膜を有する
電子デバイス。
【請求項２】前記最上層の導電性材料膜はタンタル
（Ｔａ）を含み、前記下地導電性材料膜はアルミニウム
（Ａｌ）を含むことを特徴とする請求項１記載の陽極酸
化膜を有する電子デバイス。
【請求項３】前記第１配線層は薄膜トランジスタのゲ
ート用メタル膜であり、前記第２配線層はソース・ドレ
イン用メタル膜であることを特徴とする請求項１または
請求項２に記載の陽極酸化膜を有する電子デバイス。
【請求項４】アルミニウム層またはアルミニウム系合
金層の表面に陽極酸化されたアルミニウム系陽極酸化膜
を、水酸化バリウム水溶液を用いてウェットエッチング
することを特徴とする陽極酸化膜のエッチング方法。
【請求項５】前記ウェットエッチングのエッチング温
度は、８０℃以上に設定することを特徴とする請求項４
記載の陽極酸化膜のエッチング方法。
【請求項６】前記水酸化バリウム水溶液の濃度は、
０.３ｗｔ％より低いことを特徴とする請求項４または
請求項５記載の陽極酸化膜のエッチング方法。