JPH0837310A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0837310A JPH0837310A JP17273994A JP17273994A JPH0837310A JP H0837310 A JPH0837310 A JP H0837310A JP 17273994 A JP17273994 A JP 17273994A JP 17273994 A JP17273994 A JP 17273994A JP H0837310 A JPH0837310 A JP H0837310A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- contact hole
- film
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 透明電極の腐食溶解を防止でき、製造プロセ
ス上の制約を抑制でき、しかも量産性に優れたものとす
る。 【構成】 アルミニウムなどからなるドレイン電極２４
をパターン形成する際、ＩＴＯからなる透明電極１８は
コンタクトホール２２を有する第２（層間）絶縁膜１９
にて覆われており、かつ、そのコンタクトホール２２が
ドレイン電極２４で塞がれている。よって、ドレイン電
極２４をエッチングする際のマスクとしてのポジ型フォ
トレジストに対する通常の現像液（アルカリ水溶液）中
で透明電極１８が溶解することがなく、また使用が簡便
で解像度の高いポジ型フォトレジストを使用することが
できる。
ス上の制約を抑制でき、しかも量産性に優れたものとす
る。 【構成】 アルミニウムなどからなるドレイン電極２４
をパターン形成する際、ＩＴＯからなる透明電極１８は
コンタクトホール２２を有する第２（層間）絶縁膜１９
にて覆われており、かつ、そのコンタクトホール２２が
ドレイン電極２４で塞がれている。よって、ドレイン電
極２４をエッチングする際のマスクとしてのポジ型フォ
トレジストに対する通常の現像液（アルカリ水溶液）中
で透明電極１８が溶解することがなく、また使用が簡便
で解像度の高いポジ型フォトレジストを使用することが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばアクティブマト
リクス型液晶表示装置の表示駆動などに用いられる、Ｉ
ＴＯからなる透明電極を備えた半導体装置およびその製
造方法に関する。
リクス型液晶表示装置の表示駆動などに用いられる、Ｉ
ＴＯからなる透明電極を備えた半導体装置およびその製
造方法に関する。
【０００２】
【従来の技術】上記アクティブマトリクス型の液晶表示
装置は、表示部を構成するマトリクス状に配された画素
の各々に薄膜トランジスタ（ＴＦＴ）が設けられてい
る。その薄膜トランジスタがオンになると、画素の静電
容量部（液晶部分）に表示データが電荷の形で書き込ま
れ、薄膜トランジスタがオフになると、書き込まれた電
荷により所定時間画素が駆動される構成となっている。
装置は、表示部を構成するマトリクス状に配された画素
の各々に薄膜トランジスタ（ＴＦＴ）が設けられてい
る。その薄膜トランジスタがオンになると、画素の静電
容量部（液晶部分）に表示データが電荷の形で書き込ま
れ、薄膜トランジスタがオフになると、書き込まれた電
荷により所定時間画素が駆動される構成となっている。
【０００３】図９は、このような液晶表示装置に備わっ
た薄膜トランジスタの一例を示す断面図である。この薄
膜トランジスタは、ガラス等からなる絶縁膜基板１の上
に半導体薄膜２がパターン形成されている。この半導体
薄膜２の中央部はチャネル領域２ａとされ、その両側は
不純物領域からなるコンタクト領域２ｂおよび２ｃとさ
れている。半導体薄膜２および絶縁基板１の上には全面
にわたりゲート絶縁膜３が形成され、ゲート絶縁膜３の
チャネル領域２ａの上方部分にはゲート電極４と陽極酸
化膜５とが形成されている。陽極酸化膜５およびゲート
絶縁膜３の上には全面にわたり層間絶縁膜６が形成され
ている。
た薄膜トランジスタの一例を示す断面図である。この薄
膜トランジスタは、ガラス等からなる絶縁膜基板１の上
に半導体薄膜２がパターン形成されている。この半導体
薄膜２の中央部はチャネル領域２ａとされ、その両側は
不純物領域からなるコンタクト領域２ｂおよび２ｃとさ
れている。半導体薄膜２および絶縁基板１の上には全面
にわたりゲート絶縁膜３が形成され、ゲート絶縁膜３の
チャネル領域２ａの上方部分にはゲート電極４と陽極酸
化膜５とが形成されている。陽極酸化膜５およびゲート
絶縁膜３の上には全面にわたり層間絶縁膜６が形成され
ている。
【０００４】上記コンタクト領域２ｂおよび２ｃの上方
に存在するゲート絶縁膜３および層間絶縁膜６の各部分
には、コンタクトホール７および８が形成されている。
コンタクトホール７の近傍の層間絶縁膜６部分の上表面
には、一部をコンタクトホール７の内部に充填させ、ア
ルミニウムなどからなるソース電極９が形成されてお
り、このソース電極９はコンタクト領域２ｂと接続され
ている。層間絶縁膜６の上表面の所定箇所には、ＩＴＯ
からなる膜厚の薄い透明電極１０がパターン形成されて
いる。この透明電極１０は、液晶表示装置においては表
示に寄与する画素電極に相当する。
に存在するゲート絶縁膜３および層間絶縁膜６の各部分
には、コンタクトホール７および８が形成されている。
コンタクトホール７の近傍の層間絶縁膜６部分の上表面
には、一部をコンタクトホール７の内部に充填させ、ア
ルミニウムなどからなるソース電極９が形成されてお
り、このソース電極９はコンタクト領域２ｂと接続され
ている。層間絶縁膜６の上表面の所定箇所には、ＩＴＯ
からなる膜厚の薄い透明電極１０がパターン形成されて
いる。この透明電極１０は、液晶表示装置においては表
示に寄与する画素電極に相当する。
【０００５】一方、コンタクトホール８の近傍の層間絶
縁膜６部分の上表面には、一部をコンタクトホール８の
内部に充填させ、アルミニウムなどからなるドレイン電
極１１が形成されており、このドレイン電極１１はコン
タクト領域２ｃと接続されている。
縁膜６部分の上表面には、一部をコンタクトホール８の
内部に充填させ、アルミニウムなどからなるドレイン電
極１１が形成されており、このドレイン電極１１はコン
タクト領域２ｃと接続されている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成の薄膜トランジスタにおいては、ＩＴＯからな
る透明電極１０をコンタクト領域２ｃに、直接ではな
く、アルミニウムなどからなるドレイン電極１１を介し
て接続しているため、以下のような問題があった。例え
ば、ＩＴＯからなる透明電極１０の上表面の少なくとも
一部に、アルミニウムなどからなるドレイン電極１１が
直接接触している場合には、ドレイン電極１１をパター
ニングする際に、マスクとして用いるポジ型フォトレジ
ストに対する現像液（アルカリ水溶液）中で、ドレイン
電極１１に生じているピンホール等を通してＩＴＯから
なる透明電極１０が溶解してしまうという問題があっ
た。
うな構成の薄膜トランジスタにおいては、ＩＴＯからな
る透明電極１０をコンタクト領域２ｃに、直接ではな
く、アルミニウムなどからなるドレイン電極１１を介し
て接続しているため、以下のような問題があった。例え
ば、ＩＴＯからなる透明電極１０の上表面の少なくとも
一部に、アルミニウムなどからなるドレイン電極１１が
直接接触している場合には、ドレイン電極１１をパター
ニングする際に、マスクとして用いるポジ型フォトレジ
ストに対する現像液（アルカリ水溶液）中で、ドレイン
電極１１に生じているピンホール等を通してＩＴＯから
なる透明電極１０が溶解してしまうという問題があっ
た。
【０００７】そこで、上記パターニングに用いる溶液と
して、フォトレジストに対する現像液中に硝酸塩添加し
たアルカリ水溶液を用いることにより、ＩＴＯからなる
透明電極の腐食溶解を防止する技術が提案されている
（特開平５−２２６６５２）。
して、フォトレジストに対する現像液中に硝酸塩添加し
たアルカリ水溶液を用いることにより、ＩＴＯからなる
透明電極の腐食溶解を防止する技術が提案されている
（特開平５−２２６６５２）。
【０００８】しかしながら、この提案技術による場合
は、現像液の持久性、汎用性が現状よりも悪くなり、量
産性を考えると問題がある。
は、現像液の持久性、汎用性が現状よりも悪くなり、量
産性を考えると問題がある。
【０００９】一方、以下の技術が提案されている（特公
平５−８７８１１や特開平５−３０３１１６）。この提
案技術は、ガラスなどの絶縁基板上に、ＴＦＴより先に
ＩＴＯからなる透明電極を形成し、その後、透明電極を
覆う絶縁膜を挟んでＴＦＴと透明電極とが重畳している
箇所に設けたコンタクトホールに一部を充填させてアル
ミニウムからなる電極を形成する。続いて、この電極を
介してＴＦＴと透明電極とを電気的に接続させ、現像液
がＩＴＯからなる透明電極に触れないようにして透明電
極の腐食溶解を防ぐ技術である。
平５−８７８１１や特開平５−３０３１１６）。この提
案技術は、ガラスなどの絶縁基板上に、ＴＦＴより先に
ＩＴＯからなる透明電極を形成し、その後、透明電極を
覆う絶縁膜を挟んでＴＦＴと透明電極とが重畳している
箇所に設けたコンタクトホールに一部を充填させてアル
ミニウムからなる電極を形成する。続いて、この電極を
介してＴＦＴと透明電極とを電気的に接続させ、現像液
がＩＴＯからなる透明電極に触れないようにして透明電
極の腐食溶解を防ぐ技術である。
【００１０】しかしながら、この提案技術による場合に
は、ＩＴＯからなる透明電極が一番最初に形成されるた
め、ＴＦＴ形成のプロセス、特にアモルファスシリコン
（ａ−Ｓｉ）からｉ層のポリシリコン（ｐ−Ｓｉ）化へ
のプロセスが大きく制限されてしまうという問題があっ
た。これは、上記ポリシリコン化へのプロセスにおいて
行われる６００℃程度のアニールやレーザ照射により、
透明電極に関して、抵抗の増加や、透明度の低下、剥離
が生じる虞れがあるからである。
は、ＩＴＯからなる透明電極が一番最初に形成されるた
め、ＴＦＴ形成のプロセス、特にアモルファスシリコン
（ａ−Ｓｉ）からｉ層のポリシリコン（ｐ−Ｓｉ）化へ
のプロセスが大きく制限されてしまうという問題があっ
た。これは、上記ポリシリコン化へのプロセスにおいて
行われる６００℃程度のアニールやレーザ照射により、
透明電極に関して、抵抗の増加や、透明度の低下、剥離
が生じる虞れがあるからである。
【００１１】本発明は、このような従来技術の課題を解
決すべくなされたものであり、透明電極の腐食溶解を防
止でき、製造プロセス上の制約を抑制でき、しかも量産
性に優れた半導体装置およびその製造方法を提供するこ
とを目的とする。
決すべくなされたものであり、透明電極の腐食溶解を防
止でき、製造プロセス上の制約を抑制でき、しかも量産
性に優れた半導体装置およびその製造方法を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
第１絶縁膜を挟んで一方に形成されたゲート電極と、第
１絶縁膜を挟んで他方に、該ゲート電極と対向する部分
をチャネル領域とし、かつ、該チャネル領域の両側を各
々コンタクト領域として形成された半導体膜と、該ゲー
ト電極を覆って該第１絶縁膜の一方側に形成された第２
絶縁膜と、該第１絶縁膜および該第２絶縁膜を貫通する
第１コンタクトホールを介して片方のコンタクト領域に
接続させたソース電極と、該第１絶縁膜および該第２絶
縁膜を貫通する第２コンタクトホールを介してもう片方
のコンタクト領域に接続させたドレイン電極と、該第１
絶縁膜と該第２絶縁膜との間に形成され、該第２絶縁膜
を貫通する第３コンタクトホールを介して該ドレイン電
極に接続された透明電極とを具備し、そのことにより上
記目的が達成される。
第１絶縁膜を挟んで一方に形成されたゲート電極と、第
１絶縁膜を挟んで他方に、該ゲート電極と対向する部分
をチャネル領域とし、かつ、該チャネル領域の両側を各
々コンタクト領域として形成された半導体膜と、該ゲー
ト電極を覆って該第１絶縁膜の一方側に形成された第２
絶縁膜と、該第１絶縁膜および該第２絶縁膜を貫通する
第１コンタクトホールを介して片方のコンタクト領域に
接続させたソース電極と、該第１絶縁膜および該第２絶
縁膜を貫通する第２コンタクトホールを介してもう片方
のコンタクト領域に接続させたドレイン電極と、該第１
絶縁膜と該第２絶縁膜との間に形成され、該第２絶縁膜
を貫通する第３コンタクトホールを介して該ドレイン電
極に接続された透明電極とを具備し、そのことにより上
記目的が達成される。
【００１３】本発明の半導体装置において、前記透明電
極がＩＴＯからなる構成とすることができる。
極がＩＴＯからなる構成とすることができる。
【００１４】本発明の半導体装置において、前記ゲート
電極の表面が陽極酸化されている構成とすることができ
る。
電極の表面が陽極酸化されている構成とすることができ
る。
【００１５】本発明の半導体装置において、前記ソース
電極および前記ドレイン電極がアルミニウム、又はアル
ミニウム膜を含む二層膜もしくは多層膜からなる構成と
することができる。
電極および前記ドレイン電極がアルミニウム、又はアル
ミニウム膜を含む二層膜もしくは多層膜からなる構成と
することができる。
【００１６】本発明の半導体装置の製造方法は、第１絶
縁膜を挟んで一方に形成されたゲート電極と、第１絶縁
膜を挟んで他方に、該ゲート電極と対向する部分をチャ
ネル領域とし、かつ、該チャネル領域の両側を各々コン
タクト領域として形成された半導体膜と、該ゲート電極
を覆って該第１絶縁膜の一方側に形成された第２絶縁膜
と、該第１絶縁膜および該第２絶縁膜を貫通する第１コ
ンタクトホールを介して片方のコンタクト領域に接続さ
せたソース電極と、該第１絶縁膜および該第２絶縁膜を
貫通する第２コンタクトホールを介してもう片方のコン
タクト領域に接続させたドレイン電極と、該第１絶縁膜
と該第２絶縁膜との間に形成され、該第２絶縁膜を貫通
する第３コンタクトホールを介して該ドレイン電極に接
続された透明電極とを具備する半導体装置の製造方法で
あって、該半導体膜、第１絶縁膜、及びゲート電極を順
次形成する工程と、該ゲート電極を陽極酸化する工程
と、該第１絶縁膜の上に該透明電極を形成する工程と、
該ゲート電極および該透明電極を覆って該第１絶縁膜上
に第２絶縁膜を形成する工程と、該第１、第２および第
３コンタクトホールを形成する工程と、該第１コンタク
トホールに一部を充填して該ソース電極を形成すると共
に、該第２コンタクトホールおよび第３コンタクトホー
ルに一部を充填して該ドレイン電極を形成する工程とを
含み、そのことにより上記目的が達成される。
縁膜を挟んで一方に形成されたゲート電極と、第１絶縁
膜を挟んで他方に、該ゲート電極と対向する部分をチャ
ネル領域とし、かつ、該チャネル領域の両側を各々コン
タクト領域として形成された半導体膜と、該ゲート電極
を覆って該第１絶縁膜の一方側に形成された第２絶縁膜
と、該第１絶縁膜および該第２絶縁膜を貫通する第１コ
ンタクトホールを介して片方のコンタクト領域に接続さ
せたソース電極と、該第１絶縁膜および該第２絶縁膜を
貫通する第２コンタクトホールを介してもう片方のコン
タクト領域に接続させたドレイン電極と、該第１絶縁膜
と該第２絶縁膜との間に形成され、該第２絶縁膜を貫通
する第３コンタクトホールを介して該ドレイン電極に接
続された透明電極とを具備する半導体装置の製造方法で
あって、該半導体膜、第１絶縁膜、及びゲート電極を順
次形成する工程と、該ゲート電極を陽極酸化する工程
と、該第１絶縁膜の上に該透明電極を形成する工程と、
該ゲート電極および該透明電極を覆って該第１絶縁膜上
に第２絶縁膜を形成する工程と、該第１、第２および第
３コンタクトホールを形成する工程と、該第１コンタク
トホールに一部を充填して該ソース電極を形成すると共
に、該第２コンタクトホールおよび第３コンタクトホー
ルに一部を充填して該ドレイン電極を形成する工程とを
含み、そのことにより上記目的が達成される。
【００１７】
【作用】本発明の構成にあっては、アルミニウムなどか
らなるドレイン電極をパターン形成する際、ＩＴＯから
なる透明電極はコンタクトホールを有する第２絶縁膜に
て覆われており、かつ、そのコンタクトホールがドレイ
ン電極で塞がれている。よって、ドレイン電極をエッチ
ングする際のマスクとしてのポジ型フォトレジストに対
する通常の現像液（アルカリ水溶液）中で透明電極が溶
解することがなく、また使用が簡便で解像度の高いポジ
型フォトレジストを使用することができる。
らなるドレイン電極をパターン形成する際、ＩＴＯから
なる透明電極はコンタクトホールを有する第２絶縁膜に
て覆われており、かつ、そのコンタクトホールがドレイ
ン電極で塞がれている。よって、ドレイン電極をエッチ
ングする際のマスクとしてのポジ型フォトレジストに対
する通常の現像液（アルカリ水溶液）中で透明電極が溶
解することがなく、また使用が簡便で解像度の高いポジ
型フォトレジストを使用することができる。
【００１８】また、本発明方法による場合は、ＩＴＯか
らなる透明電極をパターン形成する際、透明電極がアル
ミニウムなどからなるゲート電極と接触して形成されて
いてもゲート電極は陽極酸化されているので、透明電極
のエッチャントでゲート電極が溶解することがない。よ
って、第２絶縁膜の下に透明電極を形成することができ
る。
らなる透明電極をパターン形成する際、透明電極がアル
ミニウムなどからなるゲート電極と接触して形成されて
いてもゲート電極は陽極酸化されているので、透明電極
のエッチャントでゲート電極が溶解することがない。よ
って、第２絶縁膜の下に透明電極を形成することができ
る。
【００１９】更には、本発明では通常の現像液が使用で
きるので量産性が高く、また、ＴＦＴ形成プロセスは透
明電極の形成前なので制限されない。
きるので量産性が高く、また、ＴＦＴ形成プロセスは透
明電極の形成前なので制限されない。
【００２０】
【実施例】以下に、本発明の実施例を具体的に説明す
る。
る。
【００２１】図７は、本発明を適用した薄膜トランジス
タを示す断面図である。この薄膜トランジスタは、ガラ
ス等からなる絶縁基板１２の上面の一部に、アモルファ
スシリコンを結晶化したポリシリコンからなる半導体膜
１４がパターン形成されている。この半導体膜１４を覆
って基板１２上には、酸化シリコンからなるゲート絶縁
膜１５が形成されている。
タを示す断面図である。この薄膜トランジスタは、ガラ
ス等からなる絶縁基板１２の上面の一部に、アモルファ
スシリコンを結晶化したポリシリコンからなる半導体膜
１４がパターン形成されている。この半導体膜１４を覆
って基板１２上には、酸化シリコンからなるゲート絶縁
膜１５が形成されている。
【００２２】上記ゲート絶縁膜１５の半導体膜１４の上
方部分には、アルミニウムなどからなるゲート電極１６
が形成され、更にこのゲート電極１６の外表面には陽極
酸化膜１７が形成されている。上記半導体膜１４におい
て、陽極酸化膜１７の下方部分はチャネル領域１４ａと
なっており、チャネル領域１４ａの両側部分はコンタク
ト領域１４ｂ、１４ｃとなっている。
方部分には、アルミニウムなどからなるゲート電極１６
が形成され、更にこのゲート電極１６の外表面には陽極
酸化膜１７が形成されている。上記半導体膜１４におい
て、陽極酸化膜１７の下方部分はチャネル領域１４ａと
なっており、チャネル領域１４ａの両側部分はコンタク
ト領域１４ｂ、１４ｃとなっている。
【００２３】上記ゲート絶縁膜１５上であって、半導体
膜１４の上方から外れ、かつ、その近傍部分には、ＩＴ
Ｏからなる透明電極１８が形成されている。上記ゲート
絶縁膜１５および透明電極１８を覆って窒化シリコンか
らなる層間絶縁膜１９が形成されている。
膜１４の上方から外れ、かつ、その近傍部分には、ＩＴ
Ｏからなる透明電極１８が形成されている。上記ゲート
絶縁膜１５および透明電極１８を覆って窒化シリコンか
らなる層間絶縁膜１９が形成されている。
【００２４】上記コンタクト領域１４ｂの上に位置す
る、層間絶縁膜１９およびゲート絶縁膜１５の各部分に
はソース用コンタクトホール２０が形成されている。上
記コンタクト領域１４ｃの上に位置する、層間絶縁膜１
９およびゲート絶縁膜１５の各部分にはドレイン用コン
タクトホール２１が形成されている。上記透明電極１８
の上に位置する層間絶縁膜１９の部分には中継用コンタ
クトホール２２が形成されている。
る、層間絶縁膜１９およびゲート絶縁膜１５の各部分に
はソース用コンタクトホール２０が形成されている。上
記コンタクト領域１４ｃの上に位置する、層間絶縁膜１
９およびゲート絶縁膜１５の各部分にはドレイン用コン
タクトホール２１が形成されている。上記透明電極１８
の上に位置する層間絶縁膜１９の部分には中継用コンタ
クトホール２２が形成されている。
【００２５】上記ソース用コンタクトホール２０の近傍
における層間絶縁膜１９の上面部分には、一部をソース
用コンタクトホール２０に充填してアルミニウムなどか
らなるソース電極２３が形成されている。上記ドレイン
用コンタクトホール２１および中継用コンタクトホール
２２の近傍における層間絶縁膜１９の上面部分には、一
部をドレイン用コンタクトホール２１および中継用コン
タクトホール２２に充填してアルミニウムなどからなる
ドレイン電極２４が形成されている。
における層間絶縁膜１９の上面部分には、一部をソース
用コンタクトホール２０に充填してアルミニウムなどか
らなるソース電極２３が形成されている。上記ドレイン
用コンタクトホール２１および中継用コンタクトホール
２２の近傍における層間絶縁膜１９の上面部分には、一
部をドレイン用コンタクトホール２１および中継用コン
タクトホール２２に充填してアルミニウムなどからなる
ドレイン電極２４が形成されている。
【００２６】次に、このように構成された薄膜トランジ
スタの製造方法を、図１乃至図７に基づいて説明する。
スタの製造方法を、図１乃至図７に基づいて説明する。
【００２７】まず、図１に示すように、ガラス等からな
る絶縁基板１２上面全体にＬＰＣＶＤ法によりアモルフ
ァスシリコン膜１３を５０ｎｍ程度の厚さに堆積する。
る絶縁基板１２上面全体にＬＰＣＶＤ法によりアモルフ
ァスシリコン膜１３を５０ｎｍ程度の厚さに堆積する。
【００２８】次に、図２に示すように、ＸｅＣｌエキシ
マレーザを照射することにより、アモルファスシリコン
膜１３を結晶化して、ポリシリコン膜からなる半導体膜
１４とする。
マレーザを照射することにより、アモルファスシリコン
膜１３を結晶化して、ポリシリコン膜からなる半導体膜
１４とする。
【００２９】次に、フォトリソグラフィ技術により薄膜
トランジスタ形成領域のみに半導体膜１４をパターン形
成する。
トランジスタ形成領域のみに半導体膜１４をパターン形
成する。
【００３０】次に、図３に示すように、この状態の基板
の全表面に、ＴＥＯＳ−ＣＶＤ法を用いて酸化シリコン
からなるゲート絶縁膜１５を１００ｎｍ程度の厚さに堆
積する。
の全表面に、ＴＥＯＳ−ＣＶＤ法を用いて酸化シリコン
からなるゲート絶縁膜１５を１００ｎｍ程度の厚さに堆
積する。
【００３１】次に、図４に示すように、チャネル領域１
４ａに対応する部分のゲート絶縁膜１５の上面に、スパ
ッタリング装置を用いてアルミニウムなどからなるゲー
ト電極１６を５００ｎｍ程度の厚さにパターン形成す
る。
４ａに対応する部分のゲート絶縁膜１５の上面に、スパ
ッタリング装置を用いてアルミニウムなどからなるゲー
ト電極１６を５００ｎｍ程度の厚さにパターン形成す
る。
【００３２】次に、陽極酸化を行うことにより、ゲート
電極１６の周囲に陽極酸化膜１７を２００ｎｍ程度の厚
さに形成する。
電極１６の周囲に陽極酸化膜１７を２００ｎｍ程度の厚
さに形成する。
【００３３】次に、図示していないが、ゲート電極１６
および陽極酸化膜１７をマスクとして、イオン注入装置
によりコンタクト領域１４ｂおよび１４ｃを形成すべき
半導体膜１４部分に不純物を注入する。
および陽極酸化膜１７をマスクとして、イオン注入装置
によりコンタクト領域１４ｂおよび１４ｃを形成すべき
半導体膜１４部分に不純物を注入する。
【００３４】次に、ＸｅＣｌエキシマレーザを照射する
ことにより、コンタクト領域１４ｂおよび１４ｃに注入
した不純物を活性化する。
ことにより、コンタクト領域１４ｂおよび１４ｃに注入
した不純物を活性化する。
【００３５】次に、図５に示すように、ゲート絶縁膜１
５の上面の所定箇所に、スパッタリング装置を用いてＩ
ＴＯからなる透明電極１８を１００ｎｍ程度の厚さにパ
ターン形成する。この場合、全表面にＩＴＯを一様に堆
積した後、不要な部分のＩＴＯをエッチングして除去す
ることにより透明電極１８をパターン形成することとな
る。しかし、アルミニウムなどからなるゲート電極１６
が陽極酸化膜１７によって覆われているので、ＩＴＯを
エッチングする際のエッチャントでゲート電極１６が溶
解しないようにすることができる。
５の上面の所定箇所に、スパッタリング装置を用いてＩ
ＴＯからなる透明電極１８を１００ｎｍ程度の厚さにパ
ターン形成する。この場合、全表面にＩＴＯを一様に堆
積した後、不要な部分のＩＴＯをエッチングして除去す
ることにより透明電極１８をパターン形成することとな
る。しかし、アルミニウムなどからなるゲート電極１６
が陽極酸化膜１７によって覆われているので、ＩＴＯを
エッチングする際のエッチャントでゲート電極１６が溶
解しないようにすることができる。
【００３６】次に、図６に示すように、全表面にプラズ
マＣＶＤ法により窒化シリコンからなる層間絶縁膜１９
を４００ｎｍ程度の厚さに堆積する。
マＣＶＤ法により窒化シリコンからなる層間絶縁膜１９
を４００ｎｍ程度の厚さに堆積する。
【００３７】次に、層間絶縁膜１９およびゲート絶縁膜
１５における、コンタクト領域１４ｂ、１４ｃおよび透
明電極１８の各々の上部分に、ソース用コンタクトホー
ル２０、ドレイン用コンタクトホール２１および中継用
コンタクトホール２２を形成する。
１５における、コンタクト領域１４ｂ、１４ｃおよび透
明電極１８の各々の上部分に、ソース用コンタクトホー
ル２０、ドレイン用コンタクトホール２１および中継用
コンタクトホール２２を形成する。
【００３８】次に、図７に示すように、ソース用コンタ
クトホール２０の近傍における、層間絶縁膜１９の上面
に、スパッタリング装置を用いてアルミニウムなどから
なるソース電極２３を５００ｎｍ程度の厚さにパターン
形成する。これと同時に、ドレイン用コンタクトホール
２１および中継用コンタクトホール２２の近傍におけ
る、層間絶縁膜１９の上面に、同じくアルミニウムなど
からなるドレイン電極２４を同じ厚さにパターン形成す
る。この場合、全表面にアルミニウム膜を一様に堆積し
た後、フォトリソグラフィ技術により不要な部分のアル
ミニウム膜をエッチングして除去することにより、ソー
ス電極２３およびドレイン電極２４をパターン形成する
こととなる。しかし、ＩＴＯが層間絶縁膜１９に覆われ
ており、中継用コンタクトホール２２を介してのみアル
ミニウム膜と接触するので、アルミニウム膜をエッチン
グする際のマスクとしてポジ型フォトレジストを用いて
も、このポジ型フォトレジストに対する現像液（アルカ
リ水溶液）中でＩＴＯからなる透明電極１８が溶解しな
いようにすることができる。
クトホール２０の近傍における、層間絶縁膜１９の上面
に、スパッタリング装置を用いてアルミニウムなどから
なるソース電極２３を５００ｎｍ程度の厚さにパターン
形成する。これと同時に、ドレイン用コンタクトホール
２１および中継用コンタクトホール２２の近傍におけ
る、層間絶縁膜１９の上面に、同じくアルミニウムなど
からなるドレイン電極２４を同じ厚さにパターン形成す
る。この場合、全表面にアルミニウム膜を一様に堆積し
た後、フォトリソグラフィ技術により不要な部分のアル
ミニウム膜をエッチングして除去することにより、ソー
ス電極２３およびドレイン電極２４をパターン形成する
こととなる。しかし、ＩＴＯが層間絶縁膜１９に覆われ
ており、中継用コンタクトホール２２を介してのみアル
ミニウム膜と接触するので、アルミニウム膜をエッチン
グする際のマスクとしてポジ型フォトレジストを用いて
も、このポジ型フォトレジストに対する現像液（アルカ
リ水溶液）中でＩＴＯからなる透明電極１８が溶解しな
いようにすることができる。
【００３９】このようにして製造された本実施例の薄膜
トランジスタでは、一様に堆積されたＩＴＯ膜をエッチ
ングして透明電極１８をパターン形成する際、アルミニ
ウムなどからなるゲート電極１６が陽極酸化膜１７によ
って覆われているので、ＩＴＯ膜をエッチングする際の
エッチャントに溶解しない。
トランジスタでは、一様に堆積されたＩＴＯ膜をエッチ
ングして透明電極１８をパターン形成する際、アルミニ
ウムなどからなるゲート電極１６が陽極酸化膜１７によ
って覆われているので、ＩＴＯ膜をエッチングする際の
エッチャントに溶解しない。
【００４０】また、一様に堆積されたアルミニウム膜を
エッチングしてソース電極２３およびドレイン電極２４
をパターン形成する際、ＩＴＯからなる透明電極１８が
コンタクトホール２２のみを介してアルミニウムからな
るドレイン電極２４と接触する構造となっているので、
ドレイン電極２４をエッチングする際のマスクとしての
ポジ型フォトレジストに対する現像液（アルカリ水溶
液）中で透明電極１８が溶解することがなく、使用が簡
便で解像度の高いポジ型フォトレジストを使用すること
ができる。
エッチングしてソース電極２３およびドレイン電極２４
をパターン形成する際、ＩＴＯからなる透明電極１８が
コンタクトホール２２のみを介してアルミニウムからな
るドレイン電極２４と接触する構造となっているので、
ドレイン電極２４をエッチングする際のマスクとしての
ポジ型フォトレジストに対する現像液（アルカリ水溶
液）中で透明電極１８が溶解することがなく、使用が簡
便で解像度の高いポジ型フォトレジストを使用すること
ができる。
【００４１】さらに、本実施例による場合には、従来の
場合とは層間絶縁膜１９と透明電極１８の形成順序が入
れ替わるだけであるので、製造工程数が増大しないよう
にすることができる。
場合とは層間絶縁膜１９と透明電極１８の形成順序が入
れ替わるだけであるので、製造工程数が増大しないよう
にすることができる。
【００４２】上記実施例ではソース電極やドレイン電極
にアルミニウムを用いたが、ソース電極やドレイン電極
はアルミニウム膜を上層に有する二層膜や多層膜を用い
てもよい。二層膜の一例としては、図８に示すように、
窒化チタン膜２５とアルミニウム膜２６とからなるもの
が該当する。
にアルミニウムを用いたが、ソース電極やドレイン電極
はアルミニウム膜を上層に有する二層膜や多層膜を用い
てもよい。二層膜の一例としては、図８に示すように、
窒化チタン膜２５とアルミニウム膜２６とからなるもの
が該当する。
【００４３】
【発明の効果】以上説明したように、本発明による場合
には、アルミニウムなどからなるドレイン電極をパター
ン形成する際、ＩＴＯからなる透明電極が第２（層間）
絶縁膜にて覆われており、第３（中継用）コンタクトホ
ールを介してのみドレイン電極と接触する構造となって
いるので、アルミニウムなどからなるドレイン電極をエ
ッチングする際のマスクとしてのポジ型フォトレジスト
に対する現像液（アルカリ水溶液）中でＩＴＯからなる
透明電極が溶解することがなく、使用が簡便で解像度の
高いポジ型フォトレジストを使用することができる。ま
た、ＩＴＯからなる透明電極をパターン形成する際、そ
の透明電極がアルミニウムなどからなるゲート電極と接
触してもゲート電極は陽極酸化されているので、透明電
極のエッチャントでゲート電極が溶解することがなく、
第２（層間）絶縁膜の下に透明電極を形成することがで
きる。
には、アルミニウムなどからなるドレイン電極をパター
ン形成する際、ＩＴＯからなる透明電極が第２（層間）
絶縁膜にて覆われており、第３（中継用）コンタクトホ
ールを介してのみドレイン電極と接触する構造となって
いるので、アルミニウムなどからなるドレイン電極をエ
ッチングする際のマスクとしてのポジ型フォトレジスト
に対する現像液（アルカリ水溶液）中でＩＴＯからなる
透明電極が溶解することがなく、使用が簡便で解像度の
高いポジ型フォトレジストを使用することができる。ま
た、ＩＴＯからなる透明電極をパターン形成する際、そ
の透明電極がアルミニウムなどからなるゲート電極と接
触してもゲート電極は陽極酸化されているので、透明電
極のエッチャントでゲート電極が溶解することがなく、
第２（層間）絶縁膜の下に透明電極を形成することがで
きる。
【００４４】更には、本発明では通常の現像液が使用で
きるので量産性が高く、また、ＴＦＴ形成プロセスは透
明電極の形成前なので制限されない。
きるので量産性が高く、また、ＴＦＴ形成プロセスは透
明電極の形成前なので制限されない。
【図１】本実施例における薄膜トランジスタの製造工程
図であり、絶縁基板の上面全体にアモルファスシリコン
膜を形成した状態を示す断面図である。
図であり、絶縁基板の上面全体にアモルファスシリコン
膜を形成した状態を示す断面図である。
【図２】本実施例における薄膜トランジスタの製造工程
図であり、アモルファスシリコン膜を結晶化するととも
に、不要な部分の半導体膜をエッチングして除去した状
態を示す断面図である。
図であり、アモルファスシリコン膜を結晶化するととも
に、不要な部分の半導体膜をエッチングして除去した状
態を示す断面図である。
【図３】本実施例における薄膜トランジスタの製造工程
図であり、ゲート絶縁膜を形成した状態を示す断面図で
ある。
図であり、ゲート絶縁膜を形成した状態を示す断面図で
ある。
【図４】本実施例における薄膜トランジスタの製造工程
図であり、ゲート電極および陽極酸化膜を形成し、アモ
ルファスシリコン膜に不純物を注入した後、注入不純物
を活性化した状態を示す断面図である。
図であり、ゲート電極および陽極酸化膜を形成し、アモ
ルファスシリコン膜に不純物を注入した後、注入不純物
を活性化した状態を示す断面図である。
【図５】本実施例における薄膜トランジスタの製造工程
図であり、透明電極を形成した状態を示す断面図であ
る。
図であり、透明電極を形成した状態を示す断面図であ
る。
【図６】本実施例における薄膜トランジスタの製造工程
図であり、層間絶縁膜を形成した後コンタクトホールを
形成した状態を示す断面図である。
図であり、層間絶縁膜を形成した後コンタクトホールを
形成した状態を示す断面図である。
【図７】本実施例における薄膜トランジスタの製造工程
図であり、ソース電極およびドレイン電極を形成した状
態を示す断面図である。
図であり、ソース電極およびドレイン電極を形成した状
態を示す断面図である。
【図８】本発明の別の実施例にかかる薄膜トランジスタ
を示す断面図である。
を示す断面図である。
【図９】従来の薄膜半導体装置の一例を示す断面図であ
る。
る。
１２ 絶縁基板 １４ 半導体膜 １４ａ チャネル領域 １４ｂ、１４ｃ コンタクト領域 １５ ゲート絶縁膜（第１絶縁膜） １６ ゲート電極 １７ 陽極酸化膜 １８ 透明電極 １９ 層間絶縁膜（第２絶縁膜） ２０ ソース用コンタクトホール（第１コンタクトホー
ル） ２１ ドレイン用コンタクトホール（第２コンタクトホ
ール） ２２ 中継用コンタクトホール（第３コンタクトホー
ル） ２３ ソース電極 ２４ ドレイン電極
ル） ２１ ドレイン用コンタクトホール（第２コンタクトホ
ール） ２２ 中継用コンタクトホール（第３コンタクトホー
ル） ２３ ソース電極 ２４ ドレイン電極
Claims (5)
- 【請求項１】 第１絶縁膜を挟んで一方に形成されたゲ
ート電極と、 第１絶縁膜を挟んで他方に、該ゲート電極と対向する部
分をチャネル領域とし、かつ、該チャネル領域の両側を
各々コンタクト領域として形成された半導体膜と、 該ゲート電極を覆って該第１絶縁膜の一方側に形成され
た第２絶縁膜と、 該第１絶縁膜および該第２絶縁膜を貫通する第１コンタ
クトホールを介して片方のコンタクト領域に接続させた
ソース電極と、 該第１絶縁膜および該第２絶縁膜を貫通する第２コンタ
クトホールを介してもう片方のコンタクト領域に接続さ
せたドレイン電極と、 該第１絶縁膜と該第２絶縁膜との間に形成され、該第２
絶縁膜を貫通する第３コンタクトホールを介して該ドレ
イン電極に接続された透明電極とを具備する半導体装
置。 - 【請求項２】 前記透明電極がＩＴＯからなる請求項１
に記載の半導体装置。 - 【請求項３】 前記ゲート電極の表面が陽極酸化されて
いる請求項１又は２に記載の半導体装置。 - 【請求項４】 前記ソース電極および前記ドレイン電極
がアルミニウム、又はアルミニウム膜を含む二層膜もし
くは多層膜からなる請求項１、２又は３に記載の半導体
装置。 - 【請求項５】 第１絶縁膜を挟んで一方に形成されたゲ
ート電極と、第１絶縁膜を挟んで他方に、該ゲート電極
と対向する部分をチャネル領域とし、かつ、該チャネル
領域の両側を各々コンタクト領域として形成された半導
体膜と、該ゲート電極を覆って該第１絶縁膜の一方側に
形成された第２絶縁膜と、該第１絶縁膜および該第２絶
縁膜を貫通する第１コンタクトホールを介して片方のコ
ンタクト領域に接続させたソース電極と、該第１絶縁膜
および該第２絶縁膜を貫通する第２コンタクトホールを
介してもう片方のコンタクト領域に接続させたドレイン
電極と、該第１絶縁膜と該第２絶縁膜との間に形成さ
れ、該第２絶縁膜を貫通する第３コンタクトホールを介
して該ドレイン電極に接続された透明電極とを具備する
半導体装置の製造方法であって、 該半導体膜、第１絶縁膜、及びゲート電極を順次形成す
る工程と、 該ゲート電極を陽極酸化する工程と、 該第１絶縁膜の上に該透明電極を形成する工程と、 該ゲート電極および該透明電極を覆って該第１絶縁膜上
に第２絶縁膜を形成する工程と、 該第１、第２および第３コンタクトホールを形成する工
程と、 該第１コンタクトホールに一部を充填して該ソース電極
を形成すると共に、該第２コンタクトホールおよび第３
コンタクトホールに一部を充填して該ドレイン電極を形
成する工程とを含む半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17273994A JPH0837310A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置およびその製造方法 |
| TW084106931A TW280034B (ja) | 1994-07-25 | 1995-07-05 | |
| KR1019950023033A KR960006096A (ko) | 1994-07-25 | 1995-07-25 | 반도체 장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17273994A JPH0837310A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837310A true JPH0837310A (ja) | 1996-02-06 |
Family
ID=15947425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17273994A Withdrawn JPH0837310A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0837310A (ja) |
| KR (1) | KR960006096A (ja) |
| TW (1) | TW280034B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211553B1 (en) | 1996-11-25 | 2001-04-03 | L. G. Philips Lcd Co., Ltd. | Thin-film transistor, a method for manufacturing same, and a liquid crystal display device using the transistor |
| KR100720434B1 (ko) * | 2000-09-27 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100980009B1 (ko) * | 2002-11-22 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
-
1994
- 1994-07-25 JP JP17273994A patent/JPH0837310A/ja not_active Withdrawn
-
1995
- 1995-07-05 TW TW084106931A patent/TW280034B/zh active
- 1995-07-25 KR KR1019950023033A patent/KR960006096A/ko not_active Ceased
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211553B1 (en) | 1996-11-25 | 2001-04-03 | L. G. Philips Lcd Co., Ltd. | Thin-film transistor, a method for manufacturing same, and a liquid crystal display device using the transistor |
| KR100720434B1 (ko) * | 2000-09-27 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| US7289187B2 (en) | 2000-09-27 | 2007-10-30 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device with minimum ohmic contact between reflective and transparent electrodes |
| KR100980009B1 (ko) * | 2002-11-22 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW280034B (ja) | 1996-07-01 |
| KR960006096A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508209A (en) | Method for fabricating thin film transistor using anodic oxidation | |
| US5429962A (en) | Method for fabricating a liquid crystal display | |
| US7166503B2 (en) | Method of manufacturing a TFT with laser irradiation | |
| US7396765B2 (en) | Method of fabricating a liquid crystal display device | |
| JPH06188265A (ja) | 半導体装置およびその製造方法 | |
| JPH0964364A (ja) | 半導体装置の製造方法 | |
| JPH0837310A (ja) | 半導体装置およびその製造方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JP2848071B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH09232583A (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタマトリクス装置 | |
| JP3663743B2 (ja) | 液晶表示装置の製造方法 | |
| JPH088255A (ja) | 半導体装置の配線構造および表示素子用トランジスタアレイ | |
| JPH01236655A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3123231B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100254924B1 (ko) | 화상표시장치의 제조방법 | |
| JPH08204200A (ja) | 薄膜トランジスタ | |
| JP2000305111A (ja) | 液晶表示装置 | |
| KR100502340B1 (ko) | 박막 트랜지스터와 그 제조방법 및 상기 박막트랜지스터를 구비한 평판 표시장치 | |
| JPH0831765A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06138481A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPS62140467A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06163587A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |