JPH088268B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH088268B2 JPH088268B2 JP24249786A JP24249786A JPH088268B2 JP H088268 B2 JPH088268 B2 JP H088268B2 JP 24249786 A JP24249786 A JP 24249786A JP 24249786 A JP24249786 A JP 24249786A JP H088268 B2 JPH088268 B2 JP H088268B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- land
- insulating substrate
- semiconductor device
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置に関し、特に半導体チップを搭載
する絶縁性基板における配線及び半田付け用ランドに関
する。
する絶縁性基板における配線及び半田付け用ランドに関
する。
従来の技術 第２図は従来例における外部端子が絶縁性基板の側壁
に設けられたLCC（Leadless Chip Carrier）形の半導体
装置の断面図であり、１は絶縁性基板、２は絶縁性基板
１に搭載された半導体チップ、３は絶縁性基板１のボン
ディングパッド４と半導体チップ２の電極を結線するボ
ンディングワイヤ、５は外部端子、６はボンディングパ
ッド４と外部端子５を結線する金属配線である。
に設けられたLCC（Leadless Chip Carrier）形の半導体
装置の断面図であり、１は絶縁性基板、２は絶縁性基板
１に搭載された半導体チップ、３は絶縁性基板１のボン
ディングパッド４と半導体チップ２の電極を結線するボ
ンディングワイヤ、５は外部端子、６はボンディングパ
ッド４と外部端子５を結線する金属配線である。
高周波信号を扱う電気回路の場合、信号の流れる伝送
路の特性インピーダンスと同じ値の抵抗で伝送路の最後
が終端されていないと正常な信号の伝送は行われない。
そこで半導体装置をプリント基板に搭載して使用する場
合、信号が入力する半導体装置の外部端子５近傍で信号
伝送路を抵抗で終端することが行われている。しかしな
がら外部端子５の間隔が0.5mmや0.25mmのように狭くな
ってくると抵抗の大きさがそれらに比較して大きいた
め、複数の入力用の外部端子５同士が接近している場
合、抵抗の位置を半導体装置からかなり離さないと抵抗
を接続できない。したがってこのような場合、抵抗で終
端された位置から外部端子５までの配線部分と、半導体
装置内部における外部端子５とボンディングパッド４及
びその間の金属配線６の部分は特性インピーダンス不整
合の状態で信号が伝送することになり正常な伝送は行わ
れなくなる。
路の特性インピーダンスと同じ値の抵抗で伝送路の最後
が終端されていないと正常な信号の伝送は行われない。
そこで半導体装置をプリント基板に搭載して使用する場
合、信号が入力する半導体装置の外部端子５近傍で信号
伝送路を抵抗で終端することが行われている。しかしな
がら外部端子５の間隔が0.5mmや0.25mmのように狭くな
ってくると抵抗の大きさがそれらに比較して大きいた
め、複数の入力用の外部端子５同士が接近している場
合、抵抗の位置を半導体装置からかなり離さないと抵抗
を接続できない。したがってこのような場合、抵抗で終
端された位置から外部端子５までの配線部分と、半導体
装置内部における外部端子５とボンディングパッド４及
びその間の金属配線６の部分は特性インピーダンス不整
合の状態で信号が伝送することになり正常な伝送は行わ
れなくなる。
また、電源用バイパスコンデンサを接続する場合も上
記と同様にコンデンサの位置から半導体装置内部のボン
ディングパッド４までが長くなり、そのインピーダンス
の影響で電源用バイパスコンデンサの電源の安定化の効
果が弱くなる。
記と同様にコンデンサの位置から半導体装置内部のボン
ディングパッド４までが長くなり、そのインピーダンス
の影響で電源用バイパスコンデンサの電源の安定化の効
果が弱くなる。
発明が解決しようとする問題点 上記のように半導体装置をプリント基板に搭載してプ
リント基板上において抵抗で信号の終端を行う場合、終
端位置から半導体装置内部のボンディングパッドまでの
距離が長くなり正常な信号伝送が行われなくなる。ま
た、電源用バイパスコンデンサの場合も同様にその効果
が弱くなる。
リント基板上において抵抗で信号の終端を行う場合、終
端位置から半導体装置内部のボンディングパッドまでの
距離が長くなり正常な信号伝送が行われなくなる。ま
た、電源用バイパスコンデンサの場合も同様にその効果
が弱くなる。
本発明は上記欠点に鑑みなされたものであり、ボンデ
ィングパッドの近くで終端用抵抗や電源用バイパスコン
デンサの接点が可能な半導体装置を提供することを目的
とする。
ィングパッドの近くで終端用抵抗や電源用バイパスコン
デンサの接点が可能な半導体装置を提供することを目的
とする。
問題点を解決するための手段 本発明は上記問題点を解決するためになされたもので
あり、半導体装置裏面で終端用抵抗及び電源用バイパス
コンデンサ等を接続するために半田付け用ランドを設
け、それらに対応するボンディングパッドにスルーホー
ルを介して結線するものである。
あり、半導体装置裏面で終端用抵抗及び電源用バイパス
コンデンサ等を接続するために半田付け用ランドを設
け、それらに対応するボンディングパッドにスルーホー
ルを介して結線するものである。
作用 ボンディングパッドをスルーホールを介して半導体装
置裏面の半田付け用ランドに結線し、半導体装置裏面に
おいてバイアス電源用の半田付け用ランドとの間に終端
用抵抗または電源用バイパスコンデンサを接続すること
により、上記部品接続位置とボンディングパッドとの距
離を短かくすることができる。また抵抗終端の場合、ボ
ンディングパッドまで特性インピーダンスを保つことが
できる。
置裏面の半田付け用ランドに結線し、半導体装置裏面に
おいてバイアス電源用の半田付け用ランドとの間に終端
用抵抗または電源用バイパスコンデンサを接続すること
により、上記部品接続位置とボンディングパッドとの距
離を短かくすることができる。また抵抗終端の場合、ボ
ンディングパッドまで特性インピーダンスを保つことが
できる。
実施例 以下図面を参照して本発明の実施例を説明する。
第１図は本発明の一実施例におけるLCC形半導体装置
の図面であり、同図ａは断面図、同ｂは裏面から見た平
面図である。但しし、実装された部品を含む。従来例と
同一番号のものは同じものを示す。
の図面であり、同図ａは断面図、同ｂは裏面から見た平
面図である。但しし、実装された部品を含む。従来例と
同一番号のものは同じものを示す。
7,71,72は終端抵抗及びバイパスコンデンサを半田付
けするための部品用ランド、８は部品用ランド7,71,72
との間に上記部品を半田付けするための電源用ランド、
９はスルーホール、10,11は終端用抵抗、12はバイパス
コンデンサである。
けするための部品用ランド、８は部品用ランド7,71,72
との間に上記部品を半田付けするための電源用ランド、
９はスルーホール、10,11は終端用抵抗、12はバイパス
コンデンサである。
本例においては部品用ランド７、及び71は信号入力の
端子に対応し、部品用ランド72は電源の端子に対応す
る。その他の出力端子等には必ずしもこれらのスルーホ
ール９や部品用ランド7,71,72を設ける必要はなく、終
端を必要とする入力端子及び電源端子にのみ設ければよ
い。電源用ランド８には外部から電源を供給する。本例
の場合、同一のランドとなっているが複数の電源を必要
とする場合はそれに対応して複数個の電源用ランドを設
ければよい。
端子に対応し、部品用ランド72は電源の端子に対応す
る。その他の出力端子等には必ずしもこれらのスルーホ
ール９や部品用ランド7,71,72を設ける必要はなく、終
端を必要とする入力端子及び電源端子にのみ設ければよ
い。電源用ランド８には外部から電源を供給する。本例
の場合、同一のランドとなっているが複数の電源を必要
とする場合はそれに対応して複数個の電源用ランドを設
ければよい。
たとえばECLレベルの入力の場合、入力端はバイアス
電圧−2V、終端抵抗50Ωが接続されるが、このような場
合、電源用ランド８には外部から−2Vを供給し、終端用
抵抗10,11を50Ωの抵抗にすればよい。
電圧−2V、終端抵抗50Ωが接続されるが、このような場
合、電源用ランド８には外部から−2Vを供給し、終端用
抵抗10,11を50Ωの抵抗にすればよい。
また、外部端子５、金属配線６、スルーホール９が所
望の特性インピーダンスを有するようにしておく、つま
り本実施例におけるように終端用抵抗が50Ωであれば、
当然それに合わせて上記３者の特性インピーダンスを50
Ωとしておけば、ほぼボンディングパッド４まで正常な
信号伝送ができる。終端抵抗10,11は裏面にあるので、
半導体装置の外側のプリント基板上で終端する場合より
はるかにボンディングパッド４の近くで終端できること
になる。
望の特性インピーダンスを有するようにしておく、つま
り本実施例におけるように終端用抵抗が50Ωであれば、
当然それに合わせて上記３者の特性インピーダンスを50
Ωとしておけば、ほぼボンディングパッド４まで正常な
信号伝送ができる。終端抵抗10,11は裏面にあるので、
半導体装置の外側のプリント基板上で終端する場合より
はるかにボンディングパッド４の近くで終端できること
になる。
終端の場合と同様にバイパスコンデンサ12を接続する
場合、できるだけボンディングパッド４に近いほうがよ
い。近ければ近いほど電源の安定化に効果がある。した
がってプリント基板上で接続するよりも本例のように半
導体装置裏面で接続するほうが効果が大きくなる。
場合、できるだけボンディングパッド４に近いほうがよ
い。近ければ近いほど電源の安定化に効果がある。した
がってプリント基板上で接続するよりも本例のように半
導体装置裏面で接続するほうが効果が大きくなる。
発明の効果 以上述べてきたように、本発明によれば、ボンディン
グパッドまで正常な高周波の信号が伝送でき、また電源
のバイパスによる安定化の効果を大きくでき、その実用
的効果は大なるものがある。
グパッドまで正常な高周波の信号が伝送でき、また電源
のバイパスによる安定化の効果を大きくでき、その実用
的効果は大なるものがある。
第１図ａは本発明の一実施例におけるLCC形半導体装置
の断面図、第１図ｂは同装置を裏面からみた平面図、第
２図は従来におけるLCC形半導体装置の断面図である。 １……絶縁性基板、２……半導体チップ、３……ボンデ
ィングワイヤ、４……ボンディングパッド、５……外部
端子、６……金属配線、７……部品用ランド、８……電
源用ランド、９……スルーホール、10……終端用抵抗、
12……バイパスコンデンサ。
の断面図、第１図ｂは同装置を裏面からみた平面図、第
２図は従来におけるLCC形半導体装置の断面図である。 １……絶縁性基板、２……半導体チップ、３……ボンデ
ィングワイヤ、４……ボンディングパッド、５……外部
端子、６……金属配線、７……部品用ランド、８……電
源用ランド、９……スルーホール、10……終端用抵抗、
12……バイパスコンデンサ。
Claims (2)
- 【請求項１】絶縁性基板及びこの基板に搭載された半導
体チップからなり、それぞれのボンディングパッドと対
応する電極とが金属線により結線されており、前記ボン
ディングパッドは前記絶縁性基板の側面の外部端子へ金
属配線で結線され、かつ前記ボンディングパッドの近傍
に設けられたスルーホールを介して前記絶縁性基板裏面
の半田付け用ランドに結線されており、前記絶縁性基板
の裏面には前記半田付け用ランドとの間に終端用抵抗が
半田付けでき、また外部からの電源線が接続可能な別の
半田付け用ランドが設けられ、前記終端用抵抗に接続さ
れるべき信号伝搬側の前記スルーホール、前記金属配線
および前記外部端子が前記終端用抵抗と同一の値の特性
インピーダンスを有することを特徴とする半導体装置。 - 【請求項２】絶縁性基板及びこの基板に搭載された半導
体チップからなり、それぞれのボンディングパッドと対
応する電極とが金属線により結線されており、前記ボン
ディングパッドは前記絶縁性基板の側面の外部端子へ金
属配線で結線され、かつ前記ボンディングパッドの近傍
に設けられたスルーホールを介して前記絶縁性基板裏面
の半田付け用ランドに結線されており、前記絶縁性基板
の裏面には前記半田付け用ランドとの間にバイパス用コ
ンデンサが半田付けでき、また外部からの電源線が接続
可能な別の半田付け用ランドが設けられたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24249786A JPH088268B2 (ja) | 1986-10-13 | 1986-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24249786A JPH088268B2 (ja) | 1986-10-13 | 1986-10-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6396931A JPS6396931A (ja) | 1988-04-27 |
| JPH088268B2 true JPH088268B2 (ja) | 1996-01-29 |
Family
ID=17089968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24249786A Expired - Lifetime JPH088268B2 (ja) | 1986-10-13 | 1986-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088268B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2979930B2 (ja) * | 1993-10-28 | 1999-11-22 | 富士電機株式会社 | 電力用半導体装置のパッケージ |
| US5600175A (en) * | 1994-07-27 | 1997-02-04 | Texas Instruments Incorporated | Apparatus and method for flat circuit assembly |
| US5608261A (en) * | 1994-12-28 | 1997-03-04 | Intel Corporation | High performance and high capacitance package with improved thermal dissipation |
-
1986
- 1986-10-13 JP JP24249786A patent/JPH088268B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6396931A (ja) | 1988-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343075A (en) | Composite stacked semiconductor device with contact plates | |
| JPH0447998B2 (ja) | ||
| US5473190A (en) | Tab tape | |
| US4281361A (en) | Simplified multilayer circuit board | |
| US4860166A (en) | Integrated circuit termination device | |
| JPH088268B2 (ja) | 半導体装置 | |
| US5736784A (en) | Variable-width lead interconnection structure and method | |
| JP2642922B2 (ja) | プリント配線基板 | |
| WO1986003365A1 (fr) | Structure de cablage d'un circuit terminal | |
| JPH02913Y2 (ja) | ||
| JPH0555013A (ja) | チツプ型抵抗減衰器 | |
| JPS6313401A (ja) | 高周波伝送路の接続回路 | |
| JPS59175208A (ja) | 増巾器の構成方法 | |
| JPS6435905A (en) | Method of mounting capacitor to circuit board | |
| JPH0429585Y2 (ja) | ||
| KR940008643Y1 (ko) | 고집적 패키지 | |
| JPS5838613Y2 (ja) | ハイブリツド集積化高周波トランジスタ増幅器 | |
| JP2008078314A (ja) | 高速信号回路装置 | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPS5935957Y2 (ja) | プリント板配線パタ−ン共通接続片 | |
| JPH02180055A (ja) | 半導体装置のパッケージ | |
| JPS58173887A (ja) | 基板装置 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 |