JPH088271A

JPH088271A - バイポーラトランジスタのエミッタ構造およびその製造方法

Info

Publication number: JPH088271A
Application number: JP6159249A
Authority: JP
Inventors: Mamoru Shinohara; 衛篠原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-06-17
Filing date: 1994-06-17
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】本発明は、基板表面近傍におけるエミッタ層
とベース層との接合部における接合耐圧を向上させて接
合リークの発生を抑え、かつ結晶欠陥の発生を抑えて、
バイポーラトランジのトランジスタ特性の向上を図る。【構成】ベース層２１の上層の一部分に形成した高濃
度拡散層２２と、そのベース層２１内における高濃度拡
散層２２の側周にこの高濃度拡散層２２よりも浅い接合
を有する状態に形成した低濃度拡散層２３とからなる構
造のエミッタ層２４である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラトランジス
タのエミッタ構造およびその製造方法に関するものであ
る。

【０００２】

【従来の技術】バイポーラトランジスタのエミッタ構造
を図６に示す概略断面図によって説明する。図では縦型
ＮＰＮバイポーラトランジスタ１０１を示す。

【０００３】図に示すように、半導体基体１１１の上層
にはＰ⁺型拡散層からなるベース層１１２が形成されて
いる。このベース層１１２の上層の一部分にはＮ⁺型拡
散層からなるエミッタ層１１３が形成されている。また
上記半導体基体１１１の表面には、層間絶縁膜１２１が
形成されている。さらにこの層間絶縁膜１２１上には、
エミッタ層１１３およびベース層１１２のそれぞれに接
続するエミッタ電極１３１およびベース電極１３２が形
成されている。

【０００４】ここで上記バイポーラトランジスタのエミ
ッタ層１１３とベース層１１２とにおける不純物濃度分
布を図７によって説明する。なお、この図の縦軸は不純
物濃度を示し、横軸はベース層１１２およびエミッタ層
１１３の表面レベル（エミッタ層１１３とエミッタ電極
１３１との界面レベル）からの拡散深さを示す。

【０００５】図に示すように、ベース層（１１２）を形
成するＰ型不純物の濃度曲線Ｄｐは、拡散深さが深くな
るに連れて低くなっている。これは、ベース層（１１
２）内に内部電界を形成することでキャリア移動度を大
きくしてトランジスタの動作速度を高めるためである。
そしてベース層（１１２）の拡散深さはおよそ０．５μ
ｍになっている。

【０００６】また、エミッタ層（１１３）を形成するＮ
型不純物の濃度曲線Ｄｎは、上記濃度曲線Ｄｐと同様に
拡散深さが深くなるに連れて低くなっているが、濃度曲
線Ｄｐよりも拡散深さが浅くなっている。エミッタ層
（１１３）の拡散深さはおよそ０．３μｍになってい
る。

【０００７】そして基板表面近傍におけるエミッタ層
（１１３）とベース層（１１２）との接合は、エミッタ
層（１１３）を形成するＮ型不純物の濃度が１０²⁰ｃｍ
^-3であり、ベース層１１２を形成するＰ型拡散層の濃度
が１０¹⁸ｃｍ^-3になっている。そのため、高濃度のＰＮ
接合になっている。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
バイポーラトランジスタでは、基板表面近傍におけるエ
ミッタ層とベース層とのＰＮ接合が高濃度な接合になっ
ているため、その接合耐圧は、例えばおよそ３．７Ｖで
ある。このように接合耐圧が小さいと、耐圧以下の印加
電圧であってもトンネル性のリーク電流が発生する。ま
た、上記ＰＮ接合が２種の高濃度不純物が混在する状態
で形成されていることから、その接合部もしくはその近
傍に結晶欠陥が誘発され易い。結晶欠陥が発生した場合
には、例えば結晶欠陥によるリーク電流が発生するた
め、バイポーラトランジスタの電気的特性が劣化する。

【０００９】本発明は上記課題を解決するためになされ
たもので、バイポーラトランジスタにおけるエミッタ層
とベース層との接合部における「接合耐圧の低下」、
「接合リークの発生」および「結晶欠陥の発生」といっ
た不都合を解決するのに優れたバイポーラトランジスタ
のエミッタ構造およびその製造方法を提供することを目
的とする。

【００１０】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたバイポーラトランジスタのエミッ
タ構造およびその製造方法である。

【００１１】すなわち、バイポーラトランジスタのエミ
ッタ構造は、ベース層の上層の一部分に高濃度拡散層が
形成されていて、さらにそのベース層内における高濃度
拡散層の側周にこの高濃度拡散層よりも浅い接合を有す
る低濃度拡散層が設けられているものである。

【００１２】またバイポーラトランジスタのエミッタの
製造方法は以下のように行う。すなわち、第１工程で、
半導体基体上に第１の膜を成膜した後、その半導体基体
のベース層形成領域内におけるエミッタ形成予定領域上
の第１の膜に開口部を形成する。次いで第２工程で、開
口部内に露出しているエミッタ形成予定領域に低濃度拡
散層を形成する第１不純物を導入する。続いて第３工程
で、開口部の内壁部にサイドウオールを形成する。そし
て第４工程で、サイドウオールの内側に露出したエミッ
タ形成予定領域に第１不純物と同一導電型の第２不純物
を第１不純物のドーピング濃度より高濃度に導入する。
その後第５工程で、第１不純物を第２不純物よりも半導
体基体の表面方向に広く拡散させるとともに、第２不純
物を第１不純物よりも深く半導体基体の深さ方向に拡散
させて、半導体基体の上層部分に第１不純物を拡散して
なる低濃度拡散層と第２不純物を拡散してなる高濃度拡
散層とを形成する。

【００１３】

【作用】上記構成のバイポーラトランジスタのエミッタ
構造では、ベース層の上層の一部分に高濃度拡散層が形
成されていて、さらにそのベース層内における高濃度拡
散層の側周にこの高濃度拡散層よりも浅い接合を有する
低濃度拡散層が設けられている。したがって、半導体基
体の表面近傍では、エミッタ層の低濃度拡散層とベース
層の高濃度拡散層とで接合される。このように、エミッ
タ層とベース層との接合部の不純物濃度は緩やかに変化
しているので、接合部への電界の集中が緩和される。ま
たエミッタ層とベース層との接合が低濃度拡散層と高濃
度拡散層との接合なので、接合部の結晶欠陥が低減され
る。

【００１４】上記バイポーラトランジスタのエミッタの
製造方法では、半導体基体上に第１の膜を成膜した後、
ベース層形成領域内におけるエミッタ形成予定領域上の
第１の膜に開口部を形成し、次いでその開口部からエミ
ッタ形成予定領域に第１不純物を導入する。このため、
半導体基体の表面近傍におけるエミッタ層とベース層と
の接合は、導入した第１の不純物を拡散してなる低濃度
拡散層とベース層との接合になる。また、開口部の内壁
部にサイドウオールを形成してから、そのサイドウオー
ルの内側に露出したエミッタ形成予定領域に第２不純物
を第１不純物のドーピング濃度より高濃度に導入する。
このため、第２不純物はサイドウォールによって遮蔽さ
れてサイドウォールの下方には導入されないので、第２
不純物は第１不純物が導入されている領域よりも狭い範
囲に導入される。したがって、第２不純物を拡散してな
る高濃度拡散層の側周に第１不純物を拡散してなる低濃
度拡散層が、高濃度拡散層よりも浅い接合状態で形成さ
れることになる。その結果、エミッタ層とベース層との
接合における不純物濃度の変化は緩やかになる。

【００１５】

【実施例】本発明の実施例を図１の概略構成断面図によ
って説明する。図では、一例として、縦型ＮＰＮバイポ
ーラトランジスタ１を示す。

【００１６】図に示すように、半導体基体１１は、例え
ばＰ型シリコン基板（以下シリコン基板と記す）１２と
その上面に形成したＮ型エピタキシャル層（以下エピタ
キシャル層と記す）１３とからなる。またシリコン基板
１２とエピタキシャル層１３との間にはＮ型埋込拡散層
（以下埋込層と記す）１４が形成されている。さらにエ
ピタキシャル層１３の上層にはベース層形成予定領域１
５とコレクタ取り出し拡散層の形成予定領域１６とを区
分する素子分離領域１７が形成されている。

【００１７】上記エピタキシャル層１３の上層部分に
は、Ｐ⁺型拡散層からなるベース層２１が形成されてい
る。このベース層２１の表面濃度はおよそ１０¹⁸ｃｍ^-3
に設定されている。

【００１８】上記ベース層２１の上層の一部分にはＮ⁺
型拡散層からなる高濃度拡散層２２が形成されている。
この高濃度拡散層２２は、Ｎ型不純物の例えばヒ素（Ａ
ｓ）をドーピングすることによって形成されている。そ
して高濃度拡散層２２の表面側の不純物濃度は、例えば
およそ１０²⁰ｃｍ^-3に設定されている。したがって、こ
の不純物濃度は従来のＮＰＮバイポーラトランジスタの
エミッタ層における表面側の不純物濃度の値とほぼ同等
である。また高濃度拡散層２２の底面側の不純物濃度
は、例えばおよそ１０¹⁷ｃｍ^-3に設定されている。

【００１９】さらに上記ベース層２１内における高濃度
拡散層２２の側周には、この高濃度拡散層２２よりも浅
い接合を有するＮ^-型拡散層からなる低濃度拡散層２３
が形成されている。この低濃度拡散層２３は、Ｎ型不純
物の例えばリン（Ｐ）をドーピングすることによって形
成されている。そして低濃度拡散層２３の表面側の不純
物濃度は、例えばおよそ５×１０¹⁸ｃｍ^-3に設定されて
いる。したがって、この不純物濃度は従来のＮＰＮバイ
ポーラトランジスタのエミッタ層における表面側の不純
物濃度の値よりもおよそ２桁低くなっている。

【００２０】このように、上記高濃度拡散層２２と上記
低濃度拡散層２３とによってエミッタ層２４が構成され
ている。

【００２１】また上記エピタキシャル層１３にはベース
層２１に接合することなく埋込層１４に接合するＮ⁺型
拡散層からなるプラグ拡散層２５が形成されている。そ
の上層にはコレクタ取り出し拡散層２６が形成されてい
る。さらにエピタキシャル層１３上には層間絶縁膜１８
が形成されている。そして上記層間絶縁膜１８には、ベ
ース層２１，エミッタ層２４，コレクタ取り出し拡散層
２５に通じるコンタクトホール２７，２８，２９が形成
されている。そして各コンタクトホール２７，２８およ
び２９には順にベース電極３０，エミッタ電極３１およ
びコレクタ電極３２が形成されている。

【００２２】上記の如くに、縦型ＮＰＮバイポーラトラ
ンジスタ１のエミッタ層２４は、高濃度拡散層２２と低
濃度拡散層２３とから構成されている。

【００２３】上記構成のバイポーラトランジスタ１のエ
ミッタ構造では、ベース層２１の上層の一部分に高濃度
拡散層２２が形成されていて、さらにそのベース層２１
内における高濃度拡散層２２の側周にこの高濃度拡散層
２２よりも浅い接合を有する低濃度拡散層２３が設けら
れている。したがって、半導体基体１１のエピタキシャ
ル層１３の表面近傍では、エミッタ層２４の低濃度拡散
層２３とベース層２１とで接合されるので、エミッタ層
２４とベース層２１との接合部の不純物濃度は緩やかに
変化している。このため、接合部への電界の集中が緩和
される。そしてエミッタ・ベース間の接合耐圧はおよそ
１１．６Ｖになり、この接合耐圧は従来のバイポーラト
ランジスタよりもおよそ３．１倍高くなる。また耐圧以
下の印加電圧であってもリーク電流の発生がほとんどな
い（１ｐＡ以下）ものになる。

【００２４】またエミッタ層２４が低濃度拡散層２３で
ベース層２１と接合していることから、接合部の結晶欠
陥が低減される。

【００２５】また、バイポーラトランジスタの基本的特
性や性能はエミッタ直下の縦方向の構造によって決定さ
れるが、上記バイポーラトランジスタ１は、エミッタ層
２４の底部とベース層２１との接合は、高濃度拡散層２
２とベース層２１との接合になっている。このため、従
来のバイポーラトランジスタと同様の接合になっている
ので、基本的特性や性能が従来のバイポーラトランジス
タと同等のものになる。

【００２６】次に上記バイポーラトランジスタ１のエミ
ッタの製造方法を、図２，図３の製造工程図（その
１），（その２）によって説明する。本図２，図３で
は、一例として、縦型ＮＰＮバイポーラトランジスタの
エミッタの製造方法を示す。また、図においては、上記
図１で説明したのと同様の構成部品には同一の符号を付
して示す。

【００２７】図２の（１）に示すように、通常のプロセ
スによって、例えばＰ型シリコン基板（以下シリコン基
板と記す）１２の上層の一部分にＮ型埋込拡散層（以下
埋込層と記す）１４を形成する。そして上記シリコン基
板１２の上面にＮ型エピタキシャル層（以下エピタキシ
ャル層と記す）１３を形成する。その際に、上記埋込層
１４はエピタキシャル層１３の下層にも拡散される。こ
のようにして半導体基体１１を形成する。

【００２８】次いで、上記エピタキシャル層１３の一部
分に上記埋込層１４に接合するＮ⁺拡散層からなるプラ
グ拡散層２５を形成する。さらに例えばＬＯＣＯＳ法に
よって、上記エピタキシャル層１３の上層に、ベース層
形成予定領域１５とプラグ拡散層２５とを区分する素子
分離領域１７を形成する。そしてベース層形成予定領域
１５である上記エピタキシャル層１３の上層の一部分に
ベース層（２１）を形成するための不純物５１を導入す
る。ここまでの製造方法は、通常のバイポーラトランジ
スタの製造方法と同様なので、簡単に説明した。

【００２９】その後、例えば熱酸化法によって、上記半
導体基板１１のエピタキシャル層１３の表面に、例えば
厚さが３０ｎｍの酸化膜４１を形成する。

【００３０】そして第１の工程を行う。この工程では、
例えばＣＶＤ法によって、上記酸化膜４１上および素子
分離領域１７上に第１の膜４２を成膜する。この第１の
膜４２は、例えば多結晶シリコンまたはドーピングに用
いる不純物を含む多結晶シリコンで、例えば４００ｎｍ
の厚さに形成する。

【００３１】その後、図２の（２）に示すように、リソ
グラフィー技術とエッチングとによって、第１の膜４２
の２点鎖線で示す部分を除去して、ベース層形成予定領
域１５内におけるエミッタ形成予定領域１９上の第１の
膜４２に開口部４３を形成する。このとき、プラグ拡散
層２５上の第１の膜４２も除去しておく。なお。図の
（２）以降では、上記第１不純物（５１）の図示は省略
する。

【００３２】次いで第２工程を行う。この工程では、例
えばイオン注入法によって、上記開口部４３内に露出し
ているエミッタ形成予定領域１９に低濃度拡散層を形成
する第１不純物５２を、上記第１の膜４２をマスクにし
て自己整合的にドーピングする。この第１不純物５２に
は、例えばリンを用いる。このときのドーズ量として
は、形成しようとするベース層の表面濃度の１０¹⁸ｃｍ
^-3よりも若干高いおよそ５×１０¹⁸ｃｍ^-3になるように
設定する。

【００３３】続いて図２の（３）に示す第３工程を行
う。この工程では、例えばＣＶＤ法によって、上記開口
部４３の内壁部とともに上記第１の膜４２側の全面に第
２の膜４４を形成する。この第２の膜４４は、例えばシ
リコン酸化膜からなり、例えば３００ｎｍの膜厚で形成
される。

【００３４】そして図２の（４）に示すように、異方性
エッチングを行って、上記第２の膜４４を全面エッチバ
ックする。そして図面の２点鎖線で示す第２の膜４４の
部分を除去して、上記開口部４３の内壁に残した上記第
２の膜（４４）でサイドウオール４５を形成する。

【００３５】その後図３の（５）に示す第４工程を行
う。この工程では、例えばイオン注入法によって、上記
開口部４３のサイドウォール４５の内側に露出している
エミッタ形成予定領域１９に上記第１不純物５２と同一
導電型の第２不純物５３を、上記第１の膜４２とサイド
ウォール４５とをマスクにして自己整合的に、第１不純
物５２のドーピング濃度より高濃度にドーピングする。
この第２不純物５２には例えばヒ素を用い、第２不純物
５３のドーズ量を例えばおよそ１０¹⁶ｃｍ^-2に設定す
る。上記イオン注入法では、サイドウオール４５によっ
て第２不純物５３のドーピングが遮られる。このため、
サイドウォール４５の下方のエピタキシャル層１３に
は、第２不純物５３はドーピングされない。したがっ
て、サイドウォール４５の下方のエピタキシャル層１３
には、第１不純物５２のみがドーピングされた状態にな
る。また上記第２不純物５３は、プラグ拡散層２５の上
層にも導入される。

【００３６】そして図３の（６）に示す第５工程を行
う。この工程では、活性化アニール処理によって、第１
不純物（５２）を第２不純物（５３）よりも半導体基体
１１のエピタキシャル層１３の表面方向に広く拡散させ
る。それとともに、第２不純物（５３）を第１不純物
（５２）よりも深くエピタキシャル層１３の深さ方向に
拡散させる。その結果、エピタキシャル層１３の上層部
分に、第２不純物（５３）が拡散してなる高濃度拡散層
２２と、この高濃度拡散層２２の側周側に第１不純物
（５２）が拡散してなる低濃度拡散層２３とが形成され
る。そして、全工程を完了したとき、上記第１不純物
（５２）が拡散して形成される低濃度拡散層２３の表面
濃度はおよそ５×１０¹⁸ｃｍ^-3になる。さらに第２不純
物（５２）が拡散して形成される高濃度拡散層２２の表
面濃度はおよそ１０²⁰ｃｍ^-3になる。このようにして、
高濃度拡散層２２と低濃度拡散層２３とからなるエミッ
タ層２４が製造される。同時に、プラグ拡散層２５の上
層にはコレクタ取り出し拡散層２６が形成される。

【００３７】その後、エッチングによって、第１の膜４
２を除去する。そして図３の（７）に示すように、エピ
タキシャル層１３側の全面に、例えばＣＶＤ法によっ
て、ホウ素リンシリケートガラス（ＢＰＳＧ）やリンシ
リケートガラス（ＰＳＧ）等の酸化シリコン系の絶縁膜
４６を形成する。次いでリソグラフィー技術とエッチン
グによって、ベース層２１，エミッタ層２４，コレクタ
取り出し拡散層２６のそれぞれに通じるコンタクトホー
ル２７，２８，２９を形成する。その後、通常の配線形
成技術によって、各コンタクトホール２７，２８，２９
を通してベース層２１，エミッタ層２４，コレクタ取り
出し拡散層２６に接続するベース電極３０，エミッタ電
極３１，コレクタ電極３２を形成する。上記の如くにバ
イポーラトランジスタ１が形成される。

【００３８】上記製造方法では、まず、エミッタ形成予
定領域１９上の開口部４３から第１不純物５２を導入す
ることから、ベース層２１との接合領域には第１不純物
５２を拡散してなる低濃度拡散層２３が形成される。ま
た上記開口部４３の内壁にサイドウォール４５を形成し
てから、サイドウォール４５の内側のエミッタ形成予定
領域１９に第１不純物よりも高濃度に第２不純物５３を
導入する。そのため、第２不純物５３はサイドウォール
４５によって遮蔽されて、サイドウォール４５の下方に
は導入されない。したがって、第２不純物５３は第１不
純物５２が導入されている領域よりも狭い範囲に導入さ
れることになる。しかも第２不純物は第１不純物よりも
深くに導入されるので、第２不純物５３を拡散してなる
高濃度拡散層２２の側周に第１不純物５２を拡散してな
る低濃度拡散層２３が、高濃度拡散層２２よりも浅い接
合状態で形成されることになる。その結果、エミッタ層
２４とベース層２１との接合における不純物濃度の変化
は緩やかになる。

【００３９】次に、上記バイポーラトランジスタの製造
方法を、ＢｉＣＭＯＳプロセスに適用した一例を、図
４，図５の製造工程図によって説明する。本図４，図５
では、通常のＢｉ−ＣＭＯＳプロセスにおいて、本案を
適用した工程のみを説明し、その他の工程の説明は省略
する。また上記図２，図３で説明したのと同様の構成部
品には同一の符号を付して示す。さらにＢｉ−ＣＭＯＳ
のうちＮＰＮバイポーラトランジスタとＮＭＯＳトラン
ジスタとを示し、ＰＭＯＳトランジスタの図示は省略す
る。

【００４０】従来のＢｉ−ＣＭＯＳプロセスに本案のエ
ミッタの製造方法を適用するには、従来のＢｉ−ＣＭＯ
Ｓプロセスにおいて、ＮＭＯＳトランジスタとＰＭＯＳ
トランジスタとの各ゲート電極を形成する工程から各ソ
ース・ドレインを形成する工程までに適用する。ここで
は、ＰＭＯＳトランジスタの形成方法は従来プロセスと
同様なので説明を簡略にして、ＮＭＯＳトランジスタと
バイポーラトランジスタとに関して説明する。

【００４１】すなわち、図４の（１）に示すように、例
えば熱酸化法によって、露出している半導体基板１１の
エピタキシャル層１３の表層を酸化して、ＮＭＯＳトラ
ンジスタの形成予定領域（以下ＮＭＯＳ領域と記す）２
にゲート酸化膜６１を形成する。それと同時に、バイポ
ーラトランジスタの形成予定領域（以下バイポーラ領域
と記す）３のエピタキシャル層１３の表層に酸化膜４１
を形成する。さらに同時に、ＰＭＯＳトランジスタのゲ
ート酸化膜（図示省略）を形成する。上記ゲート酸化膜
６１および酸化膜４１は、例えばおよそ３０ｎｍの膜厚
に形成される。

【００４２】次いで、ＣＶＤ法によって、ゲート酸化膜
６１および酸化膜４１側の全面に第１の膜４２を堆積す
る。この第１の膜４２は、例えばおよそ１０²¹ｃｍ^-3の
濃度のリンを不純物として含む多結晶シリコンで、例え
ば４００ｎｍの厚さに形成される。

【００４３】続いて図４の（２）に示すように、リソグ
ラフィー技術とエッチングとによって、第１の膜４２の
２点鎖線で示す部分を除去して、上記ゲート酸化膜６１
上の所定位置に第１の膜（４２）でゲート電極６２を形
成する。それと同時に、バイポーラ領域３のエミッタ形
成予定領域１９上の第１の膜４２に開口部４３を形成す
るとともに、上記プラグ拡散層２５上の第１の膜４２を
除去する。さらに同時に、ＰＭＯＳトランジスタの形成
予定領域（以下ＰＭＯＳ領域と記す）のゲート酸化膜上
の所定位置にゲート電極（図示省略）を形成する。

【００４４】次いで図４の（３）に示すように、エピタ
キシャル層１３側の全面にレジストを塗布してレジスト
膜８１を形成する。続いてリソグラフィー技術によっ
て、このレジスト膜８１にＮＭＯＳ領域２と開口部４３
とを露出させた開口部８２，８３を形成する。

【００４５】続いて、ゲート電極６２と第１の膜４２と
素子分離領域１７とレジスト膜８１とをマスクに用いた
イオン注入法によって、ＮＭＯＳ領域２に第１不純物５
２を導入する。それと同時に、上記開口部４３内に露出
しているエミッタ形成予定領域１９に第１不純物５２を
導入する。この第１不純物５２には、例えばリンを用い
る。このときのドーズ量としては、全工程を完了したと
きの表面濃度が、ＮＭＯＳトランジスタのＬＤＤ層の表
面濃度（例えば５×１０¹⁸ｃｍ^-3）になるように設定す
る。この表面濃度は、後に形成されるベース層（２１）
の表面濃度の１０¹⁸ｃｍ^-3よりも若干高い。その後上記
レジスト膜８１を除去した後、ＰＭＯＳ領域（図示省
略）にも選択的にＰ型の不純物を低濃度で導入する。

【００４６】続いて図４の（４）に示すように、例えば
ＣＶＤ法によって、上記開口部４３の内壁部とともに上
記第１の膜４２の表面側、上記ゲート電極６２およびＰ
ＭＯＳトランジスタのゲート電極（図示省略）を覆う状
態に第２の膜４４を形成する。この第２の膜４４は、例
えばシリコン酸化膜からなり、例えば３００ｎｍの膜厚
で形成される。

【００４７】そして図５の（５）に示すように、異方性
エッチングを行って、上記第２の膜４４を全面エッチバ
ックする。そして図面の２点鎖線で示す第２の膜４４の
部分を除去して、上記ゲート電極６２の両側壁に残した
上記第２の膜（４４）でサイドウォール６３を形成す
る。またＰＭＯＳトランジスタのゲート電極の両側壁に
も残した上記第２の膜（４４）でサイドウォール（図示
省略）を形成する。それとともに、上記開口部４３の内
壁に残した上記第２の膜（４４）でサイドウオール４５
を形成する。

【００４８】その後、ＰＭＯＳ領域（図示省略）を覆う
状態に、例えばレジストでマスク（図示省略）を形成す
る。そして、例えばイオン注入法によって、上記サイド
ウォール４５の内側のエミッタ形成予定領域１９に上記
第１不純物５２と同一導電型の第２不純物５３を第１不
純物５２のドーピング濃度より高濃度に自己整合的にド
ーピングする。同時に、ゲート電極６２とサイドウォー
ル６３とをマスクにしてＮＭＯＳ領域２のエピタキシャ
ル層１３に第２不純物５３を導入する。上記第２不純物
５３には例えばヒ素を用い、そのドーズ量を例えばおよ
そ１０ ¹⁶ｃｍ^-2に設定する。このため、全工程を完了し
たとき、後に説明する高濃度拡散層（２２）およびソー
ス・ドレイン（７３，７４）の表面濃度はおよそ１０²⁰
ｃｍ^-3になる。

【００４９】上記イオン注入法では、サイドウオール４
５，６３によって第２不純物５３のドーピングが遮られ
る。このため、サイドウォール４５，６３の下方のエピ
タキシャル層１３には、第２不純物５３はドーピングさ
れない。したがって、サイドウォール４５の下方のエピ
タキシャル層１３，Ｐウェル層９１には、第１不純物５
２のみがドーピングされた状態になる。また上記イオン
注入時には、プラグ拡散層２５の上層にも第２不純物５
３が導入される。その後、上記マスク（図示省略）を除
去した後、ＰＭＯＳ領域（図示省略）にも選択的にＰ型
の不純物を高濃度で導入する。

【００５０】そして図５の（６）に示す第５工程を行
う。この工程では、活性化アニール処理によって、第１
不純物（５２）を第２不純物（５３）よりもエピタキシ
ャル層１３の表面方向に広く拡散させる。それととも
に、第２不純物（５３）を第１不純物（５２）よりも深
くエピタキシャル層１３の深さ方向に拡散させる。その
結果、バイポーラ領域３のエピタキシャル層１３の上層
部分に第１不純物（５２）を拡散してなる低濃度拡散層
２３と第２不純物（５３）を拡散してなる高濃度拡散層
２２とが形成される。このようにして、高濃度拡散層２
２と低濃度拡散層２３とからなるエミッタ層２４を形成
する。同時に、ベース層を形成する不純物（図示省略）
を拡散させて、ベース層２１を形成する。

【００５１】さらに同時に、ＮＭＯＳ領域２のゲート電
極６２の両側に、第１不純物（５２）を拡散させて、低
濃度拡散層からなるＬＤＤ層７１，７２を形成する。そ
れとともに、第２不純物（５３）を拡散させて、高濃度
拡散層からなるソース・ドレイン７３，７４をＬＤＤ層
７１，７２を介して形成する。

【００５２】また上記高濃度拡散層２２を形成する際に
は、プラグ拡散層２５の上層にＮ⁺型拡散層からなるコ
レクタ取り出し拡散層２６を形成する。さらに、ＰＭＯ
Ｓ領域には、ＰＭＯＳトランジスタのＬＤＤ層（図示省
略）とソース・ドレイン（図示省略）が形成される。

【００５３】図示はしないが、その後、エッチングによ
って第１の膜（４２）を除去する。そして、通常のプロ
セスによって、層間絶縁膜の形成、各電極の形成を行
う。

【００５４】上記Ｂｉ−ＣＭＯＳの製造方法では、第１
不純物５２を導入するためのイオン注入マスクをＮＭＯ
ＳトランジスタおよびＰＭＯＳトランジスタの各ゲート
電極６２，（図示省略）を形成する第１の膜４２で同時
に形成する。したがって、マスク変更を行えばプロセス
的な負担増はない。またエミッタ２４の低濃度拡散層２
３を残すためのサイドウオール４５の形成工程は、ＮＭ
ＯＳトランジスタのＬＤＤ層７１，７２を形成する工程
をそのまま適用することができる。したがって従来型の
ＢｉＣＭＯＳの製造方法に比べ工程数の増加はないの
で、従来プロセスよりも生産性が低下することはない。

【００５５】

【発明の効果】以上、説明したように請求項１記載の本
発明によれば、ベース層内における高濃度拡散層の側周
にこの高濃度拡散層よりも浅い接合を有する低濃度拡散
層を設けたので、半導体基体の表面近傍では、エミッタ
層の低濃度拡散層とベース層とで接合され、その接合部
の不純物濃度は緩やかに変化する。このため、接合部へ
の電界集中を緩和することができるので、接合耐圧の向
上が図れる。それととに、トンネル効果によるリーク電
流の発生を低減することができる。さらに、基板表面近
傍におけるエミッタ層とベース層との接合濃度差が小さ
くなるので、接合部では結晶欠陥が誘発され難くなる。
このため、結晶欠陥の発生に起因するトランジスタ特性
の劣化がなくなるので、結晶欠陥によるリーク電流の発
生も低減できる。したがって、トランジスタ特性の向上
が図れる。

【００５６】請求項２記載の本発明によれば、ベース形
成予定領域中のエミッタ形成予定領域上における半導体
基体上に成膜した第１の膜に開口部を形成した後、その
開口部からエミッタ形成予定領域に第１不純物を導入す
るので、表面近傍のベース層に接合するエミッタ層は第
１の不純物を拡散した低濃度拡散層とすることができ
る。また、開口部の内壁部にサイドウオールを形成して
から、そのサイドウオールの内側に露出したエミッタ形
成予定領域に第２不純物を第１不純物よりも高濃度に導
入するので、サイドウォールの下方には第１不純物のみ
を導入した領域を残すことができる。このため、表面近
傍における第２不純物を拡散してなる高濃度拡散層の側
周に第１不純物を拡散してなる低濃度拡散層を、高濃度
拡散層よりも浅い接合状態で形成することが可能にな
る。その結果、エミッタ層とベース層との接合における
不純物濃度の変化を緩やかなものにすることができる。

【図面の簡単な説明】

【図１】本発明の実施例の概略構成断面図である。

【図２】本発明の実施例の製造工程図（その１）であ
る。

【図３】本発明の実施例の製造工程図（その２）であ
る。

【図４】Ｂｉ−ＣＭＯＳへの適用例の説明図（その１）
である。

【図５】Ｂｉ−ＣＭＯＳへの適用例の説明図（その２）
である。

【図６】従来のエミッタ構造の概略断面図である。

【図７】エミッタ層とベース層の不純物濃度分布図であ
る。

【符号の説明】

１バイポーラトランジスタ１１半導体基体１５ベース層形成予定領域１９エミッタ形成予定領域２１ベース層２２高濃度拡散層２３低濃度拡散層２４エミッタ層４２第１の膜４３開口部４５サイドウオール５２第１不純物５３第２不純物

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/06

Claims

【特許請求の範囲】

【請求項１】バイポーラトランジスタにおけるベース
層の上層の一部分に形成した高濃度拡散層と、前記高濃度拡散層よりも浅い接合を有するもので前記ベ
ース層内における該高濃度拡散層の側周に設けた低濃度
拡散層とからなることを特徴とするバイポーラトランジ
スタのエミッタ構造。
【請求項２】バイポーラトランジスタのエミッタの製
造方法であって、半導体基体上に第１の膜を成膜した後、該半導体基体の
ベース層形成領域内におけるエミッタ形成予定領域上の
該第１の膜に開口部を形成する第１工程と、前記開口部内に露出しているエミッタ形成予定領域に低
濃度拡散層を形成する第１不純物を導入する第２工程
と、前記開口部の内壁部にサイドウォールを形成する第３工
程と、前記サイドウオールの内側に露出したエミッタ形成予定
領域に前記第１不純物と同一導電型の第２不純物を前記
第１不純物のドーピング濃度より高濃度に導入する第４
工程と、前記第１不純物を前記第２不純物よりも半導体基体の表
面方向に広く拡散させるとともに、前記第２不純物を前
記第１不純物よりも深く該半導体基体の深さ方向に拡散
させて、該半導体基体の上層部分に該第１不純物を拡散
してなる低濃度拡散層と該第２不純物を拡散してなる高
濃度拡散層とを形成する第５工程とからなることを特徴
とするバイポーラトランジスタのエミッタの製造方法。