JPH088293A - 電子部品の接続構造およびその接続方法 - Google Patents
電子部品の接続構造およびその接続方法Info
- Publication number
- JPH088293A JPH088293A JP6156401A JP15640194A JPH088293A JP H088293 A JPH088293 A JP H088293A JP 6156401 A JP6156401 A JP 6156401A JP 15640194 A JP15640194 A JP 15640194A JP H088293 A JPH088293 A JP H088293A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- connection
- substrate
- semiconductor chip
- film substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップとフィルム基板とを接続する
際、少ない工程数でかつ熱圧着によらないで接続する。 【構成】 半導体チップ１１の上面側に形成された絶縁
膜１６には、接続パッド１４および金属層１５に対応す
る部分に貫通孔１７が形成されている。これら貫通孔１
７に対応する部分におけるフィルム基板２１にも貫通孔
２２が形成されている。フィルム基板２１の上面には配
線パターン２４、２５が形成されている。そして、フィ
ルム基板２１の下面は絶縁膜１６の上面に接着剤２６を
介して固着され、貫通孔２２、１７内およびその近傍に
は導電性樹脂２７が設けられ、この導電性樹脂２７を介
して配線パターン２４、２５と金属層１５とが導電接続
されている。この場合、導電性樹脂２７をスクリーン印
刷により形成すると、少ない工程数でかつ熱圧着によら
ないで接続することができる。
際、少ない工程数でかつ熱圧着によらないで接続する。 【構成】 半導体チップ１１の上面側に形成された絶縁
膜１６には、接続パッド１４および金属層１５に対応す
る部分に貫通孔１７が形成されている。これら貫通孔１
７に対応する部分におけるフィルム基板２１にも貫通孔
２２が形成されている。フィルム基板２１の上面には配
線パターン２４、２５が形成されている。そして、フィ
ルム基板２１の下面は絶縁膜１６の上面に接着剤２６を
介して固着され、貫通孔２２、１７内およびその近傍に
は導電性樹脂２７が設けられ、この導電性樹脂２７を介
して配線パターン２４、２５と金属層１５とが導電接続
されている。この場合、導電性樹脂２７をスクリーン印
刷により形成すると、少ない工程数でかつ熱圧着によら
ないで接続することができる。
Description
【０００１】
【産業上の利用分野】この発明は電子部品の接続構造お
よびその接続方法に関し、特に、半導体チップ等からな
る電子部品と基板とを接続した電子部品の接続構造およ
びその接続方法に関する。
よびその接続方法に関し、特に、半導体チップ等からな
る電子部品と基板とを接続した電子部品の接続構造およ
びその接続方法に関する。
【０００２】
【従来の技術】例えばＴＡＢテープでは、フィルム基板
に半導体チップを搭載（接続）した構造となっている。
図６は従来のこのようなＴＡＢテープの一例を示したも
のである。このＴＡＢテープはフィルム基板１を備えて
いる。フィルム基板１の所定の個所にはデバイスホール
２が設けられている。フィルム基板１の下面には、デバ
イスホール２内に突出されたフィンガリード（インナリ
ード）３等が設けられている。そして、フィルム基板１
の下面側からデバイスホール２の部分に配置された半導
体チップ４の上面に設けられたバンプ５がフィンガリー
ド３の下面に半田（図示せず）を介して接続されている
ことにより、半導体チップ４がフィルム基板１に搭載さ
れている。なお、半導体チップ４は、チップ本体６上に
形成されたパッシベーション膜７に形成された開口部を
介してチップ本体６上に形成された接続パッド８が露出
され、この露出された接続パッド８上に下地金属層９お
よびバンプ５が形成された構造となっている。この場
合、バンプ５の形成は電解メッキまたは無電解メッキに
より行っている。また、半導体チップ４のバンプ５とフ
ィンガリード３との半田を介しての接続は、熱圧着ヘッ
ドを用いた熱圧着により行っている。
に半導体チップを搭載（接続）した構造となっている。
図６は従来のこのようなＴＡＢテープの一例を示したも
のである。このＴＡＢテープはフィルム基板１を備えて
いる。フィルム基板１の所定の個所にはデバイスホール
２が設けられている。フィルム基板１の下面には、デバ
イスホール２内に突出されたフィンガリード（インナリ
ード）３等が設けられている。そして、フィルム基板１
の下面側からデバイスホール２の部分に配置された半導
体チップ４の上面に設けられたバンプ５がフィンガリー
ド３の下面に半田（図示せず）を介して接続されている
ことにより、半導体チップ４がフィルム基板１に搭載さ
れている。なお、半導体チップ４は、チップ本体６上に
形成されたパッシベーション膜７に形成された開口部を
介してチップ本体６上に形成された接続パッド８が露出
され、この露出された接続パッド８上に下地金属層９お
よびバンプ５が形成された構造となっている。この場
合、バンプ５の形成は電解メッキまたは無電解メッキに
より行っている。また、半導体チップ４のバンプ５とフ
ィンガリード３との半田を介しての接続は、熱圧着ヘッ
ドを用いた熱圧着により行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような電子部品の接続構造では、半導体チップ４の
バンプ５の形成を電解メッキまたは無電解メッキにより
行っており、また半導体チップ４のバンプ５とフィンガ
リード３との半田を介しての接続を熱圧着ヘッドを用い
た熱圧着により行っているので、バンプ形成工程と熱圧
着工程とが別々であり、したがって工程数が多く、生産
性が悪いばかりでなく、コスト高になるという問題があ
った。また、熱圧着する際、特に半導体チップ４に比較
的大きな圧力と熱が加わるので、半導体チップ４のダメ
ージが大きく、不良品が発生することがあるという問題
があった。また、このような不良品が発生したり、半導
体チップ４のバンプ５とフィンガリード３との接続に不
良な箇所があったりする場合には、動作試験の結果不良
品と判定されるが、バンプ５とフィンガリード３との半
田を介しての接続が金属的であるので、両者を良好に分
離して別の半導体チップ４と交換することができず、こ
のためフィンガリード３等を備えたフィルム基板１が良
品であっても、そのまま廃棄することとなり、無駄であ
るという問題があった。さらに、半導体チップ４の多ピ
ン化を図る場合、デバイスホール２内に突出されたフィ
ンガリード３の配置位置に制約を受ける関係から、フィ
ンガリード３を細くせざるを得ないが、細くするとフィ
ンガリード３がデバイスホール２内に突出しているため
強度的に弱くなり、この結果フィンガリード３が曲がっ
たり切断したりしやすくなり、取り扱いにかなりの注意
を要することになるという問題があった。この発明の目
的は、少ない工程数でかつ熱圧着によらないで接続する
ことのできる電子部品の接続構造およびその接続方法を
提供することにある。また、この発明の他の目的は、多
ピン化に無理なく対応することのできる電子部品の接続
構造およびその接続方法を提供することにある。
このような電子部品の接続構造では、半導体チップ４の
バンプ５の形成を電解メッキまたは無電解メッキにより
行っており、また半導体チップ４のバンプ５とフィンガ
リード３との半田を介しての接続を熱圧着ヘッドを用い
た熱圧着により行っているので、バンプ形成工程と熱圧
着工程とが別々であり、したがって工程数が多く、生産
性が悪いばかりでなく、コスト高になるという問題があ
った。また、熱圧着する際、特に半導体チップ４に比較
的大きな圧力と熱が加わるので、半導体チップ４のダメ
ージが大きく、不良品が発生することがあるという問題
があった。また、このような不良品が発生したり、半導
体チップ４のバンプ５とフィンガリード３との接続に不
良な箇所があったりする場合には、動作試験の結果不良
品と判定されるが、バンプ５とフィンガリード３との半
田を介しての接続が金属的であるので、両者を良好に分
離して別の半導体チップ４と交換することができず、こ
のためフィンガリード３等を備えたフィルム基板１が良
品であっても、そのまま廃棄することとなり、無駄であ
るという問題があった。さらに、半導体チップ４の多ピ
ン化を図る場合、デバイスホール２内に突出されたフィ
ンガリード３の配置位置に制約を受ける関係から、フィ
ンガリード３を細くせざるを得ないが、細くするとフィ
ンガリード３がデバイスホール２内に突出しているため
強度的に弱くなり、この結果フィンガリード３が曲がっ
たり切断したりしやすくなり、取り扱いにかなりの注意
を要することになるという問題があった。この発明の目
的は、少ない工程数でかつ熱圧着によらないで接続する
ことのできる電子部品の接続構造およびその接続方法を
提供することにある。また、この発明の他の目的は、多
ピン化に無理なく対応することのできる電子部品の接続
構造およびその接続方法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の発明に係
る電子部品の接続構造は、一の面に複数の接続電極を有
する電子部品と、一の面に配線パターンを有するととも
に、前記電子部品の接続電極とそれぞれ対応する部分に
貫通孔を有する基板と、前記基板の貫通孔内およびその
近傍にそれぞれ設けられた導電部材とからなり、前記電
子部品を前記基板の一の面に対して反対側の面に固着す
るとともに、前記導電部材を介して前記電子部品の接続
電極と前記基板の配線パターンとを導電接続したもので
ある。請求項３記載の発明に係る電子部品の接続構造
は、一の面に複数の第１の接続電極が設けられ、その上
に層間絶縁膜が設けられ、その上であって前記第１の接
続電極の配置位置とは少なくとも一部で異なる位置に第
２の接続電極が相対応する前記第１の接続端子とそれぞ
れ接続されて設けられた電子部品と、一の面に配線パタ
ーンを有するとともに、前記電子部品の第２の接続電極
とそれぞれ対応する部分に貫通孔を有する基板と、前記
基板の貫通孔内およびその近傍にそれぞれ設けられた導
電部材とからなり、前記電子部品を前記基板の一の面に
対して反対側の面に固着されているとともに、前記導電
部材を介して前記電子部品の第２の接続電極と前記基板
の配線パターンとを導電接続したものである。請求項５
記載の発明に係る電子部品の接続方法は、請求項１〜４
のいずれかに記載の電子部品の接続構造の接続に際し、
前記電子部品と前記基板とを固着した後、前記基板の貫
通孔内およびその近傍に前記導電部材をスクリーン印刷
により塗布して設けるようにしたものである。
る電子部品の接続構造は、一の面に複数の接続電極を有
する電子部品と、一の面に配線パターンを有するととも
に、前記電子部品の接続電極とそれぞれ対応する部分に
貫通孔を有する基板と、前記基板の貫通孔内およびその
近傍にそれぞれ設けられた導電部材とからなり、前記電
子部品を前記基板の一の面に対して反対側の面に固着す
るとともに、前記導電部材を介して前記電子部品の接続
電極と前記基板の配線パターンとを導電接続したもので
ある。請求項３記載の発明に係る電子部品の接続構造
は、一の面に複数の第１の接続電極が設けられ、その上
に層間絶縁膜が設けられ、その上であって前記第１の接
続電極の配置位置とは少なくとも一部で異なる位置に第
２の接続電極が相対応する前記第１の接続端子とそれぞ
れ接続されて設けられた電子部品と、一の面に配線パタ
ーンを有するとともに、前記電子部品の第２の接続電極
とそれぞれ対応する部分に貫通孔を有する基板と、前記
基板の貫通孔内およびその近傍にそれぞれ設けられた導
電部材とからなり、前記電子部品を前記基板の一の面に
対して反対側の面に固着されているとともに、前記導電
部材を介して前記電子部品の第２の接続電極と前記基板
の配線パターンとを導電接続したものである。請求項５
記載の発明に係る電子部品の接続方法は、請求項１〜４
のいずれかに記載の電子部品の接続構造の接続に際し、
前記電子部品と前記基板とを固着した後、前記基板の貫
通孔内およびその近傍に前記導電部材をスクリーン印刷
により塗布して設けるようにしたものである。
【０００５】
【作用】請求項１記載の発明によれば、半導体チップ等
からなる電子部品の接続電極とフィルム基板等からなる
基板の配線パターンとを、基板の貫通孔内およびその近
傍に設けた導電部材を介して導電接続しているので、例
えば請求項５記載の発明のように、基板の貫通孔内およ
びその近傍に導電部材をスクリーン印刷により塗布して
設けると、この設けられた導電部材を介して電子部品の
接続電極と基板の配線パターンとを導電接続することが
でき、したがって少ない工程数でかつ熱圧着によらない
で接続することができる。また、請求項３記載の発明に
よれば、半導体チップ等からなる電子部品の構造が、一
の面に設けられた第１の接続電極の配置位置とは少なく
とも一部で異なる位置に第２の接続電極を相対応する第
１の接続端子とそれぞれ接続させて設けた構造であるの
で、第２の接続電極の配置位置を比較的自由に選定する
ことができ、ひいては多ピン化しても基板の配線パター
ンの配置位置にあまり制約を受けず、したがって多ピン
化に無理なく対応することができる。
からなる電子部品の接続電極とフィルム基板等からなる
基板の配線パターンとを、基板の貫通孔内およびその近
傍に設けた導電部材を介して導電接続しているので、例
えば請求項５記載の発明のように、基板の貫通孔内およ
びその近傍に導電部材をスクリーン印刷により塗布して
設けると、この設けられた導電部材を介して電子部品の
接続電極と基板の配線パターンとを導電接続することが
でき、したがって少ない工程数でかつ熱圧着によらない
で接続することができる。また、請求項３記載の発明に
よれば、半導体チップ等からなる電子部品の構造が、一
の面に設けられた第１の接続電極の配置位置とは少なく
とも一部で異なる位置に第２の接続電極を相対応する第
１の接続端子とそれぞれ接続させて設けた構造であるの
で、第２の接続電極の配置位置を比較的自由に選定する
ことができ、ひいては多ピン化しても基板の配線パター
ンの配置位置にあまり制約を受けず、したがって多ピン
化に無理なく対応することができる。
【０００６】
【実施例】図１はこの発明の一実施例における電子部品
の接続構造の要部を示したものである。この電子部品の
接続構造では、半導体チップ１１とフィルム基板２１と
を接続した構造となっている。このうち半導体チップ１
１は、チップ本体１２上に形成されたパッシベーション
膜１３に形成された開口部を介してチップ本体１２上に
形成された接続パッド１４が露出され、この露出された
接続パッド１４上に金属層１５が形成され、金属層１５
およびその周囲を除くパッシベーション膜１３上に表面
が平坦な絶縁膜１６が形成された構造となっている。し
たがって、金属層１５およびその周囲に対応する部分に
おける絶縁膜１６には貫通孔１７が形成されている。
の接続構造の要部を示したものである。この電子部品の
接続構造では、半導体チップ１１とフィルム基板２１と
を接続した構造となっている。このうち半導体チップ１
１は、チップ本体１２上に形成されたパッシベーション
膜１３に形成された開口部を介してチップ本体１２上に
形成された接続パッド１４が露出され、この露出された
接続パッド１４上に金属層１５が形成され、金属層１５
およびその周囲を除くパッシベーション膜１３上に表面
が平坦な絶縁膜１６が形成された構造となっている。し
たがって、金属層１５およびその周囲に対応する部分に
おける絶縁膜１６には貫通孔１７が形成されている。
【０００７】フィルム基板２１の半導体チップ１１の貫
通孔１７に対応する部分には貫通孔２２が形成されてい
る。フィルム基板２１の上面には接着剤２３を介して配
線パターンが形成されている。この場合の配線パターン
は、フィルム基板２１の上面周囲に形成された接続用の
配線パターン２４と、フィルム基板２１の上面中央部に
形成された動作試験用の配線パターン２５とからなって
いる。そして、フィルム基板２１の下面は、その貫通孔
２２が半導体チップ１１の貫通孔１７とそれぞれ対応す
るように位置合わせされた状態で、半導体チップ１１の
絶縁膜１６の上面に接着剤２６を介して固着されてい
る。また、フィルム基板２１および半導体チップ１１の
貫通孔２２、１７内およびその近傍にはそれぞれ導電部
材２７が設けられ、この導電部材２７を介してフィルム
基板２１の配線パターン２４、２５と半導体チップ１１
の金属層１５とが導電接続されている。
通孔１７に対応する部分には貫通孔２２が形成されてい
る。フィルム基板２１の上面には接着剤２３を介して配
線パターンが形成されている。この場合の配線パターン
は、フィルム基板２１の上面周囲に形成された接続用の
配線パターン２４と、フィルム基板２１の上面中央部に
形成された動作試験用の配線パターン２５とからなって
いる。そして、フィルム基板２１の下面は、その貫通孔
２２が半導体チップ１１の貫通孔１７とそれぞれ対応す
るように位置合わせされた状態で、半導体チップ１１の
絶縁膜１６の上面に接着剤２６を介して固着されてい
る。また、フィルム基板２１および半導体チップ１１の
貫通孔２２、１７内およびその近傍にはそれぞれ導電部
材２７が設けられ、この導電部材２７を介してフィルム
基板２１の配線パターン２４、２５と半導体チップ１１
の金属層１５とが導電接続されている。
【０００８】次に、半導体チップ１１の製造方法につい
て図２（Ａ）〜（Ｅ）を順に参照しながら説明する。ま
ず、図２（Ａ）に示すように、チップ本体１２上に形成
されたパッシベーション膜１３に形成された開口部を介
してチップ本体１２上に形成された接続パッド１４が露
出され、この露出された接続パッド１４上に金属層１５
が形成されたものを用意する。この場合の金属層１５
は、詳細には図示していないが、図６に示す従来の半導
体チップ４の下地金属層９と同じであって、Ａｌからな
る接続パッド１４上に形成されたＴｉ−Ｗ合金からなる
下側金属層上にＡｕからなる上側金属層が形成された構
造となっている。このうち下側金属層は接続パッド１４
と上側金属層との密着性を良くするためのものであり、
上側金属層は表面酸化防止のためのものである。
て図２（Ａ）〜（Ｅ）を順に参照しながら説明する。ま
ず、図２（Ａ）に示すように、チップ本体１２上に形成
されたパッシベーション膜１３に形成された開口部を介
してチップ本体１２上に形成された接続パッド１４が露
出され、この露出された接続パッド１４上に金属層１５
が形成されたものを用意する。この場合の金属層１５
は、詳細には図示していないが、図６に示す従来の半導
体チップ４の下地金属層９と同じであって、Ａｌからな
る接続パッド１４上に形成されたＴｉ−Ｗ合金からなる
下側金属層上にＡｕからなる上側金属層が形成された構
造となっている。このうち下側金属層は接続パッド１４
と上側金属層との密着性を良くするためのものであり、
上側金属層は表面酸化防止のためのものである。
【０００９】次に、図２（Ｂ）に示すように、上面全体
にポリイミドからなる絶縁膜１６をスピンコート法等の
方法によりその表面が平坦となるように塗布する。この
場合の絶縁膜１６の膜厚は５〜１０μｍ程度となるよう
にする。次に、プリベークした後、図２（Ｃ）に示すよ
うに、絶縁膜１６の上面にネガ型のフォトレジスト層１
８を塗布して形成する。次に、金属層１５およびその周
囲に対応する部分に遮光パターンを有するフォトマスク
１９を用いて露光する。次に、図２（Ｄ）に示すよう
に、現像すると、フォトレジストパターン１８ａが形成
されるとともに、このときの現像液により絶縁膜１６が
フォトレジストパターン１８ａをマスクとしてエッチン
グされ、金属層１５およびその周囲に対応する部分にお
ける絶縁膜１６に貫通孔１７が形成される。この後、フ
ォトレジストパターン１８ａを剥離すると、図２（Ｅ）
に示すように、金属層１５およびその周囲を除くパッシ
ベーション膜１３上に表面が平坦な絶縁膜１６が形成さ
れたものが得られる。
にポリイミドからなる絶縁膜１６をスピンコート法等の
方法によりその表面が平坦となるように塗布する。この
場合の絶縁膜１６の膜厚は５〜１０μｍ程度となるよう
にする。次に、プリベークした後、図２（Ｃ）に示すよ
うに、絶縁膜１６の上面にネガ型のフォトレジスト層１
８を塗布して形成する。次に、金属層１５およびその周
囲に対応する部分に遮光パターンを有するフォトマスク
１９を用いて露光する。次に、図２（Ｄ）に示すよう
に、現像すると、フォトレジストパターン１８ａが形成
されるとともに、このときの現像液により絶縁膜１６が
フォトレジストパターン１８ａをマスクとしてエッチン
グされ、金属層１５およびその周囲に対応する部分にお
ける絶縁膜１６に貫通孔１７が形成される。この後、フ
ォトレジストパターン１８ａを剥離すると、図２（Ｅ）
に示すように、金属層１５およびその周囲を除くパッシ
ベーション膜１３上に表面が平坦な絶縁膜１６が形成さ
れたものが得られる。
【００１０】次に、フィルム基板２１の製造方法につい
て図３（Ａ）〜（Ｄ）を順に参照しながら説明する。ま
ず、図３（Ａ）に示すように、ポリイミドやＰＥＴ等か
らなるフィルム基板２１の上面に接着剤２３を介して配
線パターン２４、２５形成用の銅箔等からなる金属箔３
１をラミネートする。次に、金属箔３１の上面にポジ型
のフォトレジスト層３２を塗布して形成する。次に、所
定の遮光パターンを有するフォトマスク３３を用いて露
光し、次いで現像すると、図３（Ｂ）に示すように、所
定のフォトレジストパターン３２ａが形成される。次
に、図３（Ｃ）に示すように、フォトレジストパターン
３２ａをマスクとしてエッチングを行うと、所定の配線
パターン２４、２５が形成される。この後、フォトレジ
ストパターン３２ａを剥離する。
て図３（Ａ）〜（Ｄ）を順に参照しながら説明する。ま
ず、図３（Ａ）に示すように、ポリイミドやＰＥＴ等か
らなるフィルム基板２１の上面に接着剤２３を介して配
線パターン２４、２５形成用の銅箔等からなる金属箔３
１をラミネートする。次に、金属箔３１の上面にポジ型
のフォトレジスト層３２を塗布して形成する。次に、所
定の遮光パターンを有するフォトマスク３３を用いて露
光し、次いで現像すると、図３（Ｂ）に示すように、所
定のフォトレジストパターン３２ａが形成される。次
に、図３（Ｃ）に示すように、フォトレジストパターン
３２ａをマスクとしてエッチングを行うと、所定の配線
パターン２４、２５が形成される。この後、フォトレジ
ストパターン３２ａを剥離する。
【００１１】次に、図３（Ｄ）に示すように、フィルム
基板２１の所定の複数個所に、つまり図２（Ｅ）に示す
半導体チップ１１の貫通孔１７とそれぞれ対応する部分
に、貫通孔２２を形成する。この場合、貫通孔２２の形
成方法には、両面にフォトレジストパターンを形成して
ウェットエッチングにより形成する方法があるが、微細
な貫通孔２２を形成するには、レーザを用いた形成方法
の方が望ましい。このときの形成方法は、フィルム基板
２１における貫通孔２２の形成箇所にレーザを照射し、
照射された部分を除去する方法である。また、レーザを
用いた形成方法には、ＹＡＧレーザ等を用いた熱分解に
よる形成方法と、エキシマレーザ等を用いた分子結合切
断による形成方法とがあるが、後者の方が加工形状に優
れているので望ましい。かくして、フィルム基板２１の
製造が終了する。
基板２１の所定の複数個所に、つまり図２（Ｅ）に示す
半導体チップ１１の貫通孔１７とそれぞれ対応する部分
に、貫通孔２２を形成する。この場合、貫通孔２２の形
成方法には、両面にフォトレジストパターンを形成して
ウェットエッチングにより形成する方法があるが、微細
な貫通孔２２を形成するには、レーザを用いた形成方法
の方が望ましい。このときの形成方法は、フィルム基板
２１における貫通孔２２の形成箇所にレーザを照射し、
照射された部分を除去する方法である。また、レーザを
用いた形成方法には、ＹＡＧレーザ等を用いた熱分解に
よる形成方法と、エキシマレーザ等を用いた分子結合切
断による形成方法とがあるが、後者の方が加工形状に優
れているので望ましい。かくして、フィルム基板２１の
製造が終了する。
【００１２】次に、半導体チップ１１とフィルム基板２
１との接続方法を図４（Ａ）〜（Ｃ）を順に参照しなが
ら説明する。まず、図４（Ａ）に示すように、フィルム
基板２１の下面の所定の個所に熱硬化性樹脂または熱可
塑性樹脂からなる接着剤２６をスクリーン印刷等の方法
により塗布して形成する。次に、図４（Ｂ）に示すよう
に、半導体チップ１１とフィルム基板２１との相対応す
る貫通孔１７、２２の位置合わせを行った状態で、半導
体チップ１１の絶縁膜１６の表面とフィルム基板２１の
下面とを接着剤２６を介して接着して固着する。この場
合、絶縁膜１６の表面が平坦となっているので、半導体
チップ１１とフィルム基板２１との固着性を良くするこ
とができる。また、絶縁膜１６は、このほかに、半導体
チップ１１の表面を保護する役目も備えている。
１との接続方法を図４（Ａ）〜（Ｃ）を順に参照しなが
ら説明する。まず、図４（Ａ）に示すように、フィルム
基板２１の下面の所定の個所に熱硬化性樹脂または熱可
塑性樹脂からなる接着剤２６をスクリーン印刷等の方法
により塗布して形成する。次に、図４（Ｂ）に示すよう
に、半導体チップ１１とフィルム基板２１との相対応す
る貫通孔１７、２２の位置合わせを行った状態で、半導
体チップ１１の絶縁膜１６の表面とフィルム基板２１の
下面とを接着剤２６を介して接着して固着する。この場
合、絶縁膜１６の表面が平坦となっているので、半導体
チップ１１とフィルム基板２１との固着性を良くするこ
とができる。また、絶縁膜１６は、このほかに、半導体
チップ１１の表面を保護する役目も備えている。
【００１３】次に、図４（Ｃ）に示すように、フィルム
基板２１の配線パターン２４、２５上にスクリーンマス
ク４１を位置合わせして配置する。この場合のスクリー
ンマスク４１のパターンは、互いに位置合わせされた貫
通孔２２、１７に対応する部分に印刷材通過許容部を有
するパターンとなっている。次に、スキージ４２で銀ペ
ーストやカーボンペースト等からなる導電性樹脂（導電
部材）２７をこすり出し、図１に示すように、互いに位
置合わせされた貫通孔２２、１７内およびその近傍にそ
れぞれ導電性樹脂２７を印刷して設ける。次に、熱処理
を行って導電性樹脂２７を硬化させると、この硬化され
た導電性樹脂２７を介して半導体チップ１１の金属層１
５とフィルム基板２１の配線パターン２４、２５とが導
電接続されることになる。かくして、半導体チップ１１
とフィルム基板２１とが接続される。
基板２１の配線パターン２４、２５上にスクリーンマス
ク４１を位置合わせして配置する。この場合のスクリー
ンマスク４１のパターンは、互いに位置合わせされた貫
通孔２２、１７に対応する部分に印刷材通過許容部を有
するパターンとなっている。次に、スキージ４２で銀ペ
ーストやカーボンペースト等からなる導電性樹脂（導電
部材）２７をこすり出し、図１に示すように、互いに位
置合わせされた貫通孔２２、１７内およびその近傍にそ
れぞれ導電性樹脂２７を印刷して設ける。次に、熱処理
を行って導電性樹脂２７を硬化させると、この硬化され
た導電性樹脂２７を介して半導体チップ１１の金属層１
５とフィルム基板２１の配線パターン２４、２５とが導
電接続されることになる。かくして、半導体チップ１１
とフィルム基板２１とが接続される。
【００１４】このようにして得られた電子部品の接続構
造では、フィルム基板２１および半導体チップ１１の貫
通孔２２、１７内およびその近傍に導電性樹脂２７をス
クリーン印刷により塗布して設けるだけで、この設けら
れた導電性樹脂２７を介して半導体チップ１１の接続パ
ッド１４およびその上の金属層１５からなる接続電極と
フィルム基板２１の配線パターン２４、２５とを導電接
続することができる。したがって、従来のようにバンプ
形成工程と熱圧着工程とが別々である場合と比較して、
少ない工程数で接続することができ、生産性が向上し、
コストダウンを図ることができる。また、熱圧着によら
ないで接続することができるので、半導体チップ１１の
ダメージが小さく、接続工程で不良品が発生しにくいよ
うにすることができる。また、熱圧着の場合には、かな
りの高温（２３０〜３１０℃程度）に加熱するので、フ
ィルム基板２１の材料として耐熱性の低いものを使用す
ることができないが、この実施例の場合、耐熱性の低い
ものでも使用することができる。また、図６に示すＴＡ
Ｂテープの場合には、熱圧着ヘッドの熱圧着面の平面度
等を考慮すると、半導体チップ４の大型化に容易に対応
することができないが、この実施例の場合、導電性樹脂
２７をスクリーン印刷により形成すればよいので、半導
体チップ１１の大型化にも容易に対応することができ
る。さらに、図６に示すＴＡＢテープの場合には、一般
に、信頼性の向上を図るために、半導体チップ４および
フィンガリード３の部分を封止樹脂で封止しているの
で、工程数が増えるが、この実施例の場合、そのような
必要はない。
造では、フィルム基板２１および半導体チップ１１の貫
通孔２２、１７内およびその近傍に導電性樹脂２７をス
クリーン印刷により塗布して設けるだけで、この設けら
れた導電性樹脂２７を介して半導体チップ１１の接続パ
ッド１４およびその上の金属層１５からなる接続電極と
フィルム基板２１の配線パターン２４、２５とを導電接
続することができる。したがって、従来のようにバンプ
形成工程と熱圧着工程とが別々である場合と比較して、
少ない工程数で接続することができ、生産性が向上し、
コストダウンを図ることができる。また、熱圧着によら
ないで接続することができるので、半導体チップ１１の
ダメージが小さく、接続工程で不良品が発生しにくいよ
うにすることができる。また、熱圧着の場合には、かな
りの高温（２３０〜３１０℃程度）に加熱するので、フ
ィルム基板２１の材料として耐熱性の低いものを使用す
ることができないが、この実施例の場合、耐熱性の低い
ものでも使用することができる。また、図６に示すＴＡ
Ｂテープの場合には、熱圧着ヘッドの熱圧着面の平面度
等を考慮すると、半導体チップ４の大型化に容易に対応
することができないが、この実施例の場合、導電性樹脂
２７をスクリーン印刷により形成すればよいので、半導
体チップ１１の大型化にも容易に対応することができ
る。さらに、図６に示すＴＡＢテープの場合には、一般
に、信頼性の向上を図るために、半導体チップ４および
フィンガリード３の部分を封止樹脂で封止しているの
で、工程数が増えるが、この実施例の場合、そのような
必要はない。
【００１５】次に、完成後の動作試験の結果半導体チッ
プ１１が不良品と判定され、あるいは導電性樹脂２７を
介した導電接続が不良と判定され、別の半導体チップ１
１と交換する場合について説明する。まず、動作試験を
行う場合には、図示していないが、試験装置と電気的に
接続するためのプローブをフィルム基板２１の試験用の
配線パターン２５に接触させると、接続用の配線パター
ン２４の表面に傷が付かないようにすることができる。
次に、半導体チップ１１の交換を行う場合には、導電性
樹脂２７が銀ペーストやカーボンペースト等からなって
いるので、イソプロピレンアルコールやアセトン等の有
機溶剤を用いると、導電性樹脂２７を溶かすことができ
る。また、接着剤２６として熱可塑性樹脂を用いると、
熱処理により接着剤２６を軟化させることができる。し
たがって、不良品の半導体チップ１１をフィルム基板２
１から容易に分離することができる。次に、必要に応じ
て、上記と同じ有機溶剤を用いてフィルム基板２１を洗
浄し、フィルム基板２１上に残った導電性樹脂２７を完
全に除去する。次に、別の半導体チップ１１を上記の場
合と同様の接続工程を経てフィルム基板２１に接続する
と、一般に良品であるフィルム基板２１を容易に再利用
することができる。
プ１１が不良品と判定され、あるいは導電性樹脂２７を
介した導電接続が不良と判定され、別の半導体チップ１
１と交換する場合について説明する。まず、動作試験を
行う場合には、図示していないが、試験装置と電気的に
接続するためのプローブをフィルム基板２１の試験用の
配線パターン２５に接触させると、接続用の配線パター
ン２４の表面に傷が付かないようにすることができる。
次に、半導体チップ１１の交換を行う場合には、導電性
樹脂２７が銀ペーストやカーボンペースト等からなって
いるので、イソプロピレンアルコールやアセトン等の有
機溶剤を用いると、導電性樹脂２７を溶かすことができ
る。また、接着剤２６として熱可塑性樹脂を用いると、
熱処理により接着剤２６を軟化させることができる。し
たがって、不良品の半導体チップ１１をフィルム基板２
１から容易に分離することができる。次に、必要に応じ
て、上記と同じ有機溶剤を用いてフィルム基板２１を洗
浄し、フィルム基板２１上に残った導電性樹脂２７を完
全に除去する。次に、別の半導体チップ１１を上記の場
合と同様の接続工程を経てフィルム基板２１に接続する
と、一般に良品であるフィルム基板２１を容易に再利用
することができる。
【００１６】次に、図５はこの発明の他の実施例におけ
る電子部品の接続構造の要部を示したものである。この
図において、図１と同一名称部分には同一の符号を付
し、その説明を適宜省略する。この実施例の半導体チッ
プ１１は、第１の接続パッド１４およびパッシベーショ
ン膜１３の上面全体に第１の層間絶縁膜５１が形成さ
れ、第１の層間絶縁膜５１の上面に中継用の配線パター
ン５２が第１の層間絶縁膜５１に形成された開口部を介
して接続パッド１４に接続されて形成され、中継用の配
線パターン５２および第１の層間絶縁膜５１の上面全体
に第２の層間絶縁膜５３が形成され、第２の層間絶縁膜
５３の上面に第２の接続パッド５４が第２の層間絶縁膜
５３に形成された開口部を介して中継用の配線パターン
５２に接続されて形成された構造となっている。この場
合、第１の接続パッド１４は平面方形状のチップ本体１
２の上面の４辺に沿って配置され、第２の接続パッド５
４は第１の接続パッド１４の配置位置とは少なくとも一
部で異なる位置に配置されている。一方、フィルム基板
２１の半導体チップ１１の第２の接続パッド５４および
その近傍に対応する部分には貫通孔２２が形成されてい
る。
る電子部品の接続構造の要部を示したものである。この
図において、図１と同一名称部分には同一の符号を付
し、その説明を適宜省略する。この実施例の半導体チッ
プ１１は、第１の接続パッド１４およびパッシベーショ
ン膜１３の上面全体に第１の層間絶縁膜５１が形成さ
れ、第１の層間絶縁膜５１の上面に中継用の配線パター
ン５２が第１の層間絶縁膜５１に形成された開口部を介
して接続パッド１４に接続されて形成され、中継用の配
線パターン５２および第１の層間絶縁膜５１の上面全体
に第２の層間絶縁膜５３が形成され、第２の層間絶縁膜
５３の上面に第２の接続パッド５４が第２の層間絶縁膜
５３に形成された開口部を介して中継用の配線パターン
５２に接続されて形成された構造となっている。この場
合、第１の接続パッド１４は平面方形状のチップ本体１
２の上面の４辺に沿って配置され、第２の接続パッド５
４は第１の接続パッド１４の配置位置とは少なくとも一
部で異なる位置に配置されている。一方、フィルム基板
２１の半導体チップ１１の第２の接続パッド５４および
その近傍に対応する部分には貫通孔２２が形成されてい
る。
【００１７】そして、フィルム基板２１の下面と半導体
チップ１１の第２の層間絶縁膜５３の上面とは接着剤２
６を介して接着されて固着され、フィルム基板２１の貫
通孔２２内およびその近傍に設けられた導電性樹脂２７
を介してフィルム基板２１の接続用の配線パターン２４
と半導体チップ１１の第２の接続パッド５４とが導電接
続されている。このようにした場合には、半導体チップ
１１の構造が、チップ本体１２の上面に設けられた第１
の接続パッド１４の配置位置とは少なくとも一部で異な
る位置に第２の接続パッド５４を相対応する第１の接続
パッド１４とそれぞれ接続させて設けた構造であるの
で、第２の接続パッド５４の配置位置を比較的自由に選
定することができ、ひいては多ピン化してもフィルム基
板２１の配線パターン２４の配置位置にあまり制約を受
けず、したがって多ピン化に無理なく対応することがで
きる。
チップ１１の第２の層間絶縁膜５３の上面とは接着剤２
６を介して接着されて固着され、フィルム基板２１の貫
通孔２２内およびその近傍に設けられた導電性樹脂２７
を介してフィルム基板２１の接続用の配線パターン２４
と半導体チップ１１の第２の接続パッド５４とが導電接
続されている。このようにした場合には、半導体チップ
１１の構造が、チップ本体１２の上面に設けられた第１
の接続パッド１４の配置位置とは少なくとも一部で異な
る位置に第２の接続パッド５４を相対応する第１の接続
パッド１４とそれぞれ接続させて設けた構造であるの
で、第２の接続パッド５４の配置位置を比較的自由に選
定することができ、ひいては多ピン化してもフィルム基
板２１の配線パターン２４の配置位置にあまり制約を受
けず、したがって多ピン化に無理なく対応することがで
きる。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、基板の貫通孔内およびその近傍に導電部材を例えば
スクリーン印刷により塗布して設けると、この設けられ
た導電部材を介して電子部品の接続電極と基板の配線パ
ターンとを導電接続することができるので、少ない工程
数で接続することができ、生産性が向上し、コストダウ
ンを図ることができる。また、熱圧着によらないで接続
することができるので、電子部品のダメージが小さく、
接続工程で不良品が発生しにくいようにすることができ
る。さらに、導電性樹脂からなる導電部材による導電接
続である場合には、完成後に電子部品と基板とを容易に
分離することができ、したがって完成後に電子部品の交
換を行う場合、容易に交換することができる。また、請
求項３記載の発明によれば、半導体チップ等からなる電
子部品の構造が、一の面に設けられた第１の接続電極の
配置位置とは少なくとも一部で異なる位置に第２の接続
電極を相対応する第１の接続端子とそれぞれ接続させて
設けた構造であるので、第２の接続電極の配置位置を比
較的自由に選定することができ、ひいては多ピン化して
も基板の配線パターンの配置位置にあまり制約を受け
ず、したがって多ピン化に無理なく対応することができ
る。
ば、基板の貫通孔内およびその近傍に導電部材を例えば
スクリーン印刷により塗布して設けると、この設けられ
た導電部材を介して電子部品の接続電極と基板の配線パ
ターンとを導電接続することができるので、少ない工程
数で接続することができ、生産性が向上し、コストダウ
ンを図ることができる。また、熱圧着によらないで接続
することができるので、電子部品のダメージが小さく、
接続工程で不良品が発生しにくいようにすることができ
る。さらに、導電性樹脂からなる導電部材による導電接
続である場合には、完成後に電子部品と基板とを容易に
分離することができ、したがって完成後に電子部品の交
換を行う場合、容易に交換することができる。また、請
求項３記載の発明によれば、半導体チップ等からなる電
子部品の構造が、一の面に設けられた第１の接続電極の
配置位置とは少なくとも一部で異なる位置に第２の接続
電極を相対応する第１の接続端子とそれぞれ接続させて
設けた構造であるので、第２の接続電極の配置位置を比
較的自由に選定することができ、ひいては多ピン化して
も基板の配線パターンの配置位置にあまり制約を受け
ず、したがって多ピン化に無理なく対応することができ
る。
【図１】この発明の一実施例における電子部品の接続構
造の要部を示す断面図。
造の要部を示す断面図。
【図２】（Ａ）〜（Ｅ）はそれぞれ半導体チップの各製
造工程を示す断面図。
造工程を示す断面図。
【図３】（Ａ）〜（Ｄ）はそれぞれフィルム基板の各製
造工程を示す断面図。
造工程を示す断面図。
【図４】（Ａ）〜（Ｃ）はそれぞれ半導体チップとフィ
ルム基板との各接続工程を示す断面図。
ルム基板との各接続工程を示す断面図。
【図５】この発明の他の実施例における電子部品の接続
構造の要部を示す断面図。
構造の要部を示す断面図。
【図６】従来の電子部品の接続構造の一例として示すＴ
ＡＢテープの断面図。
ＡＢテープの断面図。
１１ 半導体チップ １４ 接続パッド １５ 金属層 １６ 絶縁膜 １７ 貫通孔 ２１ フィルム基板 ２２ 貫通孔 ２４、２５ 配線パターン ２６ 接着剤 ２７ 導電性樹脂（導電部材）
Claims (5)
- 【請求項１】 一の面に複数の接続電極を有する電子部
品と、 一の面に配線パターンを有するとともに、前記電子部品
の接続電極とそれぞれ対応する部分に貫通孔を有する基
板と、 前記基板の貫通孔内およびその近傍にそれぞれ設けられ
た導電部材とからなり、 前記電子部品が前記基板の一の面に対して反対側の面に
固着されているとともに、前記導電部材を介して前記電
子部品の接続電極と前記基板の配線パターンとが導電接
続されていることを特徴とする電子部品の接続構造。 - 【請求項２】 前記電子部品の接続電極を除く一の面に
表面が平坦な絶縁膜を設け、この絶縁膜の表面に前記基
板を固着したことを特徴とする請求項１記載の電子部品
の接続構造。 - 【請求項３】 一の面に複数の第１の接続電極が設けら
れ、その上に層間絶縁膜が設けられ、その上であって前
記第１の接続電極の配置位置とは少なくとも一部で異な
る位置に第２の接続電極が相対応する前記第１の接続端
子とそれぞれ接続されて設けられた電子部品と、 一の面に配線パターンを有するとともに、前記電子部品
の第２の接続電極とそれぞれ対応する部分に貫通孔を有
する基板と、 前記基板の貫通孔内およびその近傍にそれぞれ設けられ
た導電部材とからなり、 前記電子部品が前記基板の一の面に対して反対側の面に
固着されているとともに、前記導電部材を介して前記電
子部品の第２の接続電極と前記基板の配線パターンとが
導電接続されていることを特徴とする電子部品の接続構
造。 - 【請求項４】 前記電子部品は半導体チップからなり、
前記基板はフィルム基板からなることを特徴とする請求
項１〜３のいずれかに記載の電子部品の接続構造。 - 【請求項５】 請求項１〜４のいずれかに記載の電子部
品の接続構造の接続に際し、前記電子部品と前記基板と
を固着した後、前記基板の貫通孔内およびその近傍に前
記導電部材をスクリーン印刷により塗布して設けること
を特徴とする電子部品の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156401A JPH088293A (ja) | 1994-06-16 | 1994-06-16 | 電子部品の接続構造およびその接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156401A JPH088293A (ja) | 1994-06-16 | 1994-06-16 | 電子部品の接続構造およびその接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088293A true JPH088293A (ja) | 1996-01-12 |
Family
ID=15626938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6156401A Pending JPH088293A (ja) | 1994-06-16 | 1994-06-16 | 電子部品の接続構造およびその接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088293A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037665A (en) * | 1997-03-03 | 2000-03-14 | Nec Corporation | Mounting assembly of integrated circuit device and method for production thereof |
| EP1094518A1 (en) * | 1999-09-30 | 2001-04-25 | Ming-Tung Shen | Semiconductor device comprising a lead frame and method for fabricating the same |
| WO2001071773A3 (de) * | 2000-03-23 | 2002-04-11 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
| US6414382B1 (en) | 1997-01-23 | 2002-07-02 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument |
| JP2002231762A (ja) * | 2001-02-01 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法とｉｃチップ実装体 |
| WO2005117096A1 (ja) * | 2004-05-31 | 2005-12-08 | Sharp Takaya Electronics Industry Co., Ltd. | 回路モジュールの製造方法、及びその方法により製造された回路モジュール |
| DE102010016517B4 (de) * | 2009-04-30 | 2015-03-05 | Infineon Technologies Ag | Halbleiterbauelement |
| CN110349931A (zh) * | 2018-04-08 | 2019-10-18 | 华为技术有限公司 | 封装结构、电子装置及封装方法 |
-
1994
- 1994-06-16 JP JP6156401A patent/JPH088293A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414382B1 (en) | 1997-01-23 | 2002-07-02 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument |
| US6037665A (en) * | 1997-03-03 | 2000-03-14 | Nec Corporation | Mounting assembly of integrated circuit device and method for production thereof |
| US6297141B1 (en) | 1997-03-03 | 2001-10-02 | Nec Corporation | Mounting assembly of integrated circuit device and method for production thereof |
| EP1094518A1 (en) * | 1999-09-30 | 2001-04-25 | Ming-Tung Shen | Semiconductor device comprising a lead frame and method for fabricating the same |
| WO2001071773A3 (de) * | 2000-03-23 | 2002-04-11 | Infineon Technologies Ag | Verfahren und vorrichtung zum verbinden mindestens eines chips mit einer umverdrahtungsanordnung |
| US7036216B2 (en) | 2000-03-23 | 2006-05-02 | Infineon Technologies Ag | Method and apparatus for connecting at least one chip to an external wiring configuration |
| JP2002231762A (ja) * | 2001-02-01 | 2002-08-16 | Toppan Forms Co Ltd | Ｉｃチップの実装方法とｉｃチップ実装体 |
| WO2005117096A1 (ja) * | 2004-05-31 | 2005-12-08 | Sharp Takaya Electronics Industry Co., Ltd. | 回路モジュールの製造方法、及びその方法により製造された回路モジュール |
| DE102010016517B4 (de) * | 2009-04-30 | 2015-03-05 | Infineon Technologies Ag | Halbleiterbauelement |
| CN110349931A (zh) * | 2018-04-08 | 2019-10-18 | 华为技术有限公司 | 封装结构、电子装置及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5113346B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2000022044A (ja) | 半導体装置とその製造方法 | |
| JPH10135270A (ja) | 半導体装置及びその製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| KR19980063532A (ko) | 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법 | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| US20040106235A1 (en) | Method for manufacturing circuit devices | |
| JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH11191571A (ja) | 半導体装置およびその製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP3706082B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP4639473B2 (ja) | プリント配線板の製造方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH0574829A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH0964225A (ja) | 半導体装置 | |
| JPH11330301A (ja) | 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法 | |
| JP3936060B2 (ja) | グリッドアレイの製造方法 |