JPH088298B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH088298B2 JPH088298B2 JP24909488A JP24909488A JPH088298B2 JP H088298 B2 JPH088298 B2 JP H088298B2 JP 24909488 A JP24909488 A JP 24909488A JP 24909488 A JP24909488 A JP 24909488A JP H088298 B2 JPH088298 B2 JP H088298B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- silicon oxide
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体素子の製造方法に関し、特に半導体
素子の素子分離領域の形成方法に関するものである。
素子の素子分離領域の形成方法に関するものである。
（従来の技術） 従来の半導体素子の素子分離領域の形成方法として
は、耐酸化性の窒化シリコン膜（Si3N4）を用いてシリ
コン基板を局部酸化するLOCOS法と呼ばれる選択酸化法
が一般的に知られている。この選択酸化法では、局部酸
化の際に酸化膜が横方向に拡がって成長することにより
形成されるバーズビークの発生により素子分離領域の拡
がりが大きくなり、パターン設計上高集積化に大きな制
約を与える。
は、耐酸化性の窒化シリコン膜（Si3N4）を用いてシリ
コン基板を局部酸化するLOCOS法と呼ばれる選択酸化法
が一般的に知られている。この選択酸化法では、局部酸
化の際に酸化膜が横方向に拡がって成長することにより
形成されるバーズビークの発生により素子分離領域の拡
がりが大きくなり、パターン設計上高集積化に大きな制
約を与える。
近年、VLSI化が進み、半導体素子及び素子分離領域の
微細化ならびに上層配線用にその領域の平坦化が強く要
求されている。その要求を満足させるために例えば文
献:VLSIシンポジウム ダイジェスト オブ テクニカ
ル ベーパーズ（VLSI Symp.Dig.of Tech.PaPers.19〜2
0頁,1987年）等にLOCOS法による素子分離領域の形成方
法に代わる素子分離領域の形成方法が開示されている 次に、上記開示された素子分離領域の形成方法につい
て第２図を参照して説明する。
微細化ならびに上層配線用にその領域の平坦化が強く要
求されている。その要求を満足させるために例えば文
献:VLSIシンポジウム ダイジェスト オブ テクニカ
ル ベーパーズ（VLSI Symp.Dig.of Tech.PaPers.19〜2
0頁,1987年）等にLOCOS法による素子分離領域の形成方
法に代わる素子分離領域の形成方法が開示されている 次に、上記開示された素子分離領域の形成方法につい
て第２図を参照して説明する。
まず、第２図（ａ）に示すように、Ｐ型のシリコン基
板21上に減圧化学的気相成長法（以下、LPCVD法と称
す。）によりシリコンオキシナイトライド（SiON）膜22
を膜厚を500Å程度形成する。続いてLPCVD法により窒化
シリコン膜23を膜厚1000Å程度形成する。次に、この窒
化シリコン膜23上にホトレジスト膜24を塗布形成し、素
子分離領域を形成するためのパターニングを行なう。次
に、このホトレジスト膜24をマスクとして窒化シリコン
膜23とシリコンオキシナイトライド膜22の２層膜を反応
性イオンエッチング法（以下、RIE法と称す。）により
異方性エッチングして、開口部25を形成する。
板21上に減圧化学的気相成長法（以下、LPCVD法と称
す。）によりシリコンオキシナイトライド（SiON）膜22
を膜厚を500Å程度形成する。続いてLPCVD法により窒化
シリコン膜23を膜厚1000Å程度形成する。次に、この窒
化シリコン膜23上にホトレジスト膜24を塗布形成し、素
子分離領域を形成するためのパターニングを行なう。次
に、このホトレジスト膜24をマスクとして窒化シリコン
膜23とシリコンオキシナイトライド膜22の２層膜を反応
性イオンエッチング法（以下、RIE法と称す。）により
異方性エッチングして、開口部25を形成する。
次に、第２図（ｂ）に示すように、ホトレジスト膜24
を除去した後、残存した窒化シリコン膜23とシリコンオ
キシナイトライド膜22の２層膜をマスクとして、1000℃
程度の湿式酸化雰囲気中で酸化し、シリコン酸化膜26を
8000Å厚程度形成する。次に、加速エネルギーが400KeV
〜800KeVの範囲でボロンを全面にイオン打込みし、イオ
ン注入層27を形成する。このとき、イオン注入層27の頂
部の濃度ピーク部シリコン酸化膜26とシリコン基板21の
界面付近部となるようにする。シリコン酸化膜26界面部
のイオン注入層27部分は、素子分離領域の反転防止用の
不純物層となる。
を除去した後、残存した窒化シリコン膜23とシリコンオ
キシナイトライド膜22の２層膜をマスクとして、1000℃
程度の湿式酸化雰囲気中で酸化し、シリコン酸化膜26を
8000Å厚程度形成する。次に、加速エネルギーが400KeV
〜800KeVの範囲でボロンを全面にイオン打込みし、イオ
ン注入層27を形成する。このとき、イオン注入層27の頂
部の濃度ピーク部シリコン酸化膜26とシリコン基板21の
界面付近部となるようにする。シリコン酸化膜26界面部
のイオン注入層27部分は、素子分離領域の反転防止用の
不純物層となる。
次に、第２図（ｃ）に示すように、LPCVD法により窒
化シリコン膜28を形成する。次に、LPCVD法によりTEOS
系シリコン酸化膜29を膜厚2000Å程度に形成する。
化シリコン膜28を形成する。次に、LPCVD法によりTEOS
系シリコン酸化膜29を膜厚2000Å程度に形成する。
次に、第２図（ｄ）に示すように、TEOS系シリコン酸
化膜29をRIE法によりエッチバックし、さらにシリコン
酸化膜26をエッチバックして素子分離領域のシリコン酸
化膜26の側壁に窒化シリコン膜28を残存させる。次に、
HF系溶液を用いてシリコン酸化膜26をエッチバックす
る。
化膜29をRIE法によりエッチバックし、さらにシリコン
酸化膜26をエッチバックして素子分離領域のシリコン酸
化膜26の側壁に窒化シリコン膜28を残存させる。次に、
HF系溶液を用いてシリコン酸化膜26をエッチバックす
る。
次に、第２図（ｅ）に示すように、熱リン酸溶液を用
いて両窒化シリコン膜23,28をエッチング除去する。次
に、HF系溶液を用いてシリコン酸化膜22をエッチングし
て除去し、シリコン基板21の表面が露出した素子形成領
域とシリコン酸化膜26の表面が平坦化された素子分離領
域が形成される。
いて両窒化シリコン膜23,28をエッチング除去する。次
に、HF系溶液を用いてシリコン酸化膜22をエッチングし
て除去し、シリコン基板21の表面が露出した素子形成領
域とシリコン酸化膜26の表面が平坦化された素子分離領
域が形成される。
上記方法では、シリコンナイトライド膜22を用いてバ
ーズビークの発生を抑制して選択酸化を行なっている。
又、素子分離領域の平坦化法としては、シリコン酸化膜
26をRIE法によりエッチングする所謂エッチバック法が
一般的に用いられている。
ーズビークの発生を抑制して選択酸化を行なっている。
又、素子分離領域の平坦化法としては、シリコン酸化膜
26をRIE法によりエッチングする所謂エッチバック法が
一般的に用いられている。
（発明が解決しようとする課題） しかし、以上述べた方法であってもイオン注入時のシ
リコン酸化膜26の膜厚は平坦化処理前であるために厚
く、この厚いシリコン酸化膜26の界面にイオン注入層27
の濃度ピーク部を形成しなければならず、又、素子形成
領域にリトログレードウェルを形成するためにシリコン
基板21の表面から深い位置にイオン注入層27の濃度ピー
ク部を形成しなければならず高エネルギーのイオン注入
装置が必要とされ、製造装置自体が特殊化して高価とな
り一般的でない課題があった。
リコン酸化膜26の膜厚は平坦化処理前であるために厚
く、この厚いシリコン酸化膜26の界面にイオン注入層27
の濃度ピーク部を形成しなければならず、又、素子形成
領域にリトログレードウェルを形成するためにシリコン
基板21の表面から深い位置にイオン注入層27の濃度ピー
ク部を形成しなければならず高エネルギーのイオン注入
装置が必要とされ、製造装置自体が特殊化して高価とな
り一般的でない課題があった。
又、RIE法を利用してシリコン酸化膜26を予備的に平
坦化するためにエッチングバックしているので、素子分
離領域の狭い領域においてそのエッチング速度が速くな
るというローディグ効果が生じ、シリコン酸化膜26のエ
ッチバック量の制御が困難となり、後の素子分離領域の
平坦化の後工程に悪影響を及ぼす課題にあった。又、以
上のような課題からプロセス全体が長く、複雑化するな
どの課題があった。
坦化するためにエッチングバックしているので、素子分
離領域の狭い領域においてそのエッチング速度が速くな
るというローディグ効果が生じ、シリコン酸化膜26のエ
ッチバック量の制御が困難となり、後の素子分離領域の
平坦化の後工程に悪影響を及ぼす課題にあった。又、以
上のような課題からプロセス全体が長く、複雑化するな
どの課題があった。
本発明は、以上述べた製造装置の特殊化とシリコン酸
化膜のエッチバックの制御が困難な点の課題を除去し、
プロセスを大幅に簡略化すると共に短縮化し、又、プロ
セスの制御性の安定化に優れた半導体素子の製造方法を
提供することを目的とする。
化膜のエッチバックの制御が困難な点の課題を除去し、
プロセスを大幅に簡略化すると共に短縮化し、又、プロ
セスの制御性の安定化に優れた半導体素子の製造方法を
提供することを目的とする。
（課題を解決するための手段） 本発明の半導体素子の製造方法は、シリコン基板上の
多結晶シリコン膜とシリコン基板を選択的に酸化して素
子分離用のシリコン酸化膜を形成し、このシリコン酸化
膜のみをHF系溶液によりエッチバックして平坦化し、平
坦化後チャンネルストッパ用にイオン打込みを行なう。
多結晶シリコン膜とシリコン基板を選択的に酸化して素
子分離用のシリコン酸化膜を形成し、このシリコン酸化
膜のみをHF系溶液によりエッチバックして平坦化し、平
坦化後チャンネルストッパ用にイオン打込みを行なう。
（作 用） 本発明の半導体素子の製造方法は、素子分離領域の平
坦化にはHF系溶液を用いているのでシリコン酸化膜と多
結晶シリコン膜等との選択比を大きくとれてエッチング
のばらつきがなく、平坦化後にイオン打込みを行なうの
で低エネルギー、低ドーズ量の現有のイオン打込み装置
を利用できる。
坦化にはHF系溶液を用いているのでシリコン酸化膜と多
結晶シリコン膜等との選択比を大きくとれてエッチング
のばらつきがなく、平坦化後にイオン打込みを行なうの
で低エネルギー、低ドーズ量の現有のイオン打込み装置
を利用できる。
（実施例） 以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例による半導体素子の工程図で
ある。
第１図は本発明の一実施例による半導体素子の工程図で
ある。
まず、第１図（ａ）に示すように、Ｐ型のシリコン基
板１上に高温の湿式酸化雰囲気中で、シリコン酸化膜２
を膜厚300Å〜500Å程度に形成する。次に、LPCVD法に
より堆積温度が500℃〜550℃の範囲で、多結晶シリコン
膜３をシリコン酸化膜２上に膜厚1000Åから3000Å程度
に形成する。次に、LPCVD法により、窒化シリコン膜４
を多結晶シリコン膜３上に膜厚2000Å〜3000Å程度に形
成する。次に、ホトリソグラフィ技術により素子分離領
域を形成するためのパターニングを行ない、開口部５上
の開口部を形成する。次に、RIE法により異方性エッチ
ングによりその開口部に露出している窒化シリコン膜４
を選択的に除去する。このとき、多結晶シリコン膜３も
同時に形成膜厚の半分程度選択的にエッチング除去して
開口部５を形成する。
板１上に高温の湿式酸化雰囲気中で、シリコン酸化膜２
を膜厚300Å〜500Å程度に形成する。次に、LPCVD法に
より堆積温度が500℃〜550℃の範囲で、多結晶シリコン
膜３をシリコン酸化膜２上に膜厚1000Åから3000Å程度
に形成する。次に、LPCVD法により、窒化シリコン膜４
を多結晶シリコン膜３上に膜厚2000Å〜3000Å程度に形
成する。次に、ホトリソグラフィ技術により素子分離領
域を形成するためのパターニングを行ない、開口部５上
の開口部を形成する。次に、RIE法により異方性エッチ
ングによりその開口部に露出している窒化シリコン膜４
を選択的に除去する。このとき、多結晶シリコン膜３も
同時に形成膜厚の半分程度選択的にエッチング除去して
開口部５を形成する。
次に、第１図（ｂ）に示すように、上記エッチング時
のマスクに用いたホトレジスト膜を除去した後、高温の
湿式酸化雰囲気中で、開口部５にシリコン酸化膜６を膜
厚6000Å〜7000Å程度に形成する。この時に開口部５を
構成して多結晶シリコン膜３部分やその直下のシリコン
基板１の部分は酸化されてシリコン酸化膜６となる。こ
のシリコン酸化膜６は、窒化シリコン膜４の開口端の境
界において隙間が発生しないためにバーズビークとなら
ない。
のマスクに用いたホトレジスト膜を除去した後、高温の
湿式酸化雰囲気中で、開口部５にシリコン酸化膜６を膜
厚6000Å〜7000Å程度に形成する。この時に開口部５を
構成して多結晶シリコン膜３部分やその直下のシリコン
基板１の部分は酸化されてシリコン酸化膜６となる。こ
のシリコン酸化膜６は、窒化シリコン膜４の開口端の境
界において隙間が発生しないためにバーズビークとなら
ない。
次に、第１図（ｃ）に示すように、窒化シリコン膜４
をマスクとしてHF系溶液を用いてシリコン酸化膜６を略
窒化シリコン膜４の膜厚分だけエッチングを除去し、シ
リコン酸化膜６の上面と窒化シリコン膜４の下面とを連
位置にする。
をマスクとしてHF系溶液を用いてシリコン酸化膜６を略
窒化シリコン膜４の膜厚分だけエッチングを除去し、シ
リコン酸化膜６の上面と窒化シリコン膜４の下面とを連
位置にする。
次に、第１図（ｄ）に示すように、熱リン酸溶液を用
いて窒化シリコン膜４を除去する。次に、HF溶液を用い
てジリコン酸化膜６を多結晶シリコン膜３の膜厚の半分
程度即ちシリコン酸化膜６の膜厚が4000Å程度になるよ
うにエッチング除去する。このエッチング時には多結晶
シリコン膜３をマスクとして用いる。
いて窒化シリコン膜４を除去する。次に、HF溶液を用い
てジリコン酸化膜６を多結晶シリコン膜３の膜厚の半分
程度即ちシリコン酸化膜６の膜厚が4000Å程度になるよ
うにエッチング除去する。このエッチング時には多結晶
シリコン膜３をマスクとして用いる。
次に、第１図（ｅ）に示すように、RIE方法による異
方性エッチングにより多結晶シリコン膜３を除去する。
次に、HF系溶液を用いてパッドシリコン酸化膜２をエッ
チング除去する。これにより露出したシリコン基板１表
面を高温乾式酸化雰囲気中で酸化し、酸化シリコン膜の
表面保護膜７を形成し、この後、素子分離領域の反転防
止用等に不純物イオン（B+）を全面にイオン注入し、イ
オン注入層８を形成する。
方性エッチングにより多結晶シリコン膜３を除去する。
次に、HF系溶液を用いてパッドシリコン酸化膜２をエッ
チング除去する。これにより露出したシリコン基板１表
面を高温乾式酸化雰囲気中で酸化し、酸化シリコン膜の
表面保護膜７を形成し、この後、素子分離領域の反転防
止用等に不純物イオン（B+）を全面にイオン注入し、イ
オン注入層８を形成する。
このときのイオン注入条件は、加速エネルギーが150K
eV〜200KeVの範囲で、ドーズ量が従来の量より低い１×
1012ions/cm2〜５×1012ions/cm2の範囲である。このた
め、通常のイオン注入装置を用いることができる。又、
イオン注入層８の濃度ピーク部は、シリコン酸化膜６の
界面から素子形成領域ではその界面より深いシリコン基
板１部分に形成される。
eV〜200KeVの範囲で、ドーズ量が従来の量より低い１×
1012ions/cm2〜５×1012ions/cm2の範囲である。このた
め、通常のイオン注入装置を用いることができる。又、
イオン注入層８の濃度ピーク部は、シリコン酸化膜６の
界面から素子形成領域ではその界面より深いシリコン基
板１部分に形成される。
次に、第１図（ｆ）に示すように、HF溶液を用いて表
面保護膜７をエッチング除去すると共にシリコン酸化膜
６をさらに平坦化する。
面保護膜７をエッチング除去すると共にシリコン酸化膜
６をさらに平坦化する。
これにより、シリコン基板１の表面が露出した素子形
成領域と平坦化されたシリコン酸化膜６の素子分離領域
が形成される。
成領域と平坦化されたシリコン酸化膜６の素子分離領域
が形成される。
（発明の効果） 以上のように本発明の製造方法によれば、シリコン基
板上に多結晶シリコン膜とシリコン基板を選択的に酸化
して素子分離用のシリコン酸化膜を形成し、このシリコ
ン酸化膜のみをHF系溶液にてエッチバックして平坦化
し、平坦化後チャンネルストッパ用にイオン打込みを行
なうようにしたので、HF系溶液のエッチバックによりシ
リコン酸化膜とマスクとのエッチング選択比を大きくと
れるためにローディング効果が生せず、エッチング量の
ばらつきのない安定した制御性が期待できる。又、平坦
化処理後にイオン打込みを行なうので低エネルギー，低
ドーズ量の現有のイオン打込み装置が利用でき製造装置
が安価となり、又、イオン打込みによる素子形成領域の
素子特性に悪影響を及ぼさず、素子特性の信頼性の確保
が期待できる。よって、プロセス的に現行の一般的に利
用されている技術をそのまま利用できるためにプロセス
の短縮と簡略化が期待でき、もってプロセスの信頼性の
向上が期待出来るものである。
板上に多結晶シリコン膜とシリコン基板を選択的に酸化
して素子分離用のシリコン酸化膜を形成し、このシリコ
ン酸化膜のみをHF系溶液にてエッチバックして平坦化
し、平坦化後チャンネルストッパ用にイオン打込みを行
なうようにしたので、HF系溶液のエッチバックによりシ
リコン酸化膜とマスクとのエッチング選択比を大きくと
れるためにローディング効果が生せず、エッチング量の
ばらつきのない安定した制御性が期待できる。又、平坦
化処理後にイオン打込みを行なうので低エネルギー，低
ドーズ量の現有のイオン打込み装置が利用でき製造装置
が安価となり、又、イオン打込みによる素子形成領域の
素子特性に悪影響を及ぼさず、素子特性の信頼性の確保
が期待できる。よって、プロセス的に現行の一般的に利
用されている技術をそのまま利用できるためにプロセス
の短縮と簡略化が期待でき、もってプロセスの信頼性の
向上が期待出来るものである。
第１図は本発明の一実施例による半導体素子の工程図、
第２図は従来の半導体素子の工程図である。 １……シリコン基板、2,6……シリコン酸化膜、３……
多結晶シリコン膜、４……窒化シリコン膜、５……開口
部、８……イオン注入層。
第２図は従来の半導体素子の工程図である。 １……シリコン基板、2,6……シリコン酸化膜、３……
多結晶シリコン膜、４……窒化シリコン膜、５……開口
部、８……イオン注入層。
Claims (1)
- 【請求項１】シリコン基板上に、第１のシリコン酸化
膜、低温堆積の多結晶シリコン膜、耐HF系溶液性且つ耐
酸化性のマスク膜を形成する第１工程と、 少なくとも前記マスク膜をパターニングして開口部を形
成し、該開口部の底に前記多結晶シリコン膜を残存させ
る第２工程と、 前記開口部から前記多結晶シリコン膜とシリコン基板を
熱酸化して素子分離用の第２のシリコン酸化膜を形成す
る第３工程と、 前記第２のシリコン酸化膜をHF系溶液により２段階にエ
ッチバックして平坦化し、各エッチバック終了毎に前記
マスク膜と多結晶シリコン膜を順次に除去する第４工程
と、 前記第２のシリコン酸化膜表面を含む全面側からチャン
ネルストッパ用に不純物のイオン打込みを行なう第５工
程とを備えたことを特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24909488A JPH088298B2 (ja) | 1988-10-04 | 1988-10-04 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24909488A JPH088298B2 (ja) | 1988-10-04 | 1988-10-04 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0297038A JPH0297038A (ja) | 1990-04-09 |
| JPH088298B2 true JPH088298B2 (ja) | 1996-01-29 |
Family
ID=17187887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24909488A Expired - Lifetime JPH088298B2 (ja) | 1988-10-04 | 1988-10-04 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088298B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930011458B1 (ko) * | 1990-11-17 | 1993-12-08 | 삼성전자 주식회사 | 반도체장치의 필드산화막 형성방법 |
| KR930011500B1 (ko) * | 1991-03-04 | 1993-12-08 | 삼성전자 주식회사 | 반도체장치의 소자분리방법 |
| US5350492A (en) * | 1992-09-18 | 1994-09-27 | Advanced Micro Devices, Inc. | Oxide removal method for improvement of subsequently grown oxides |
| US5350491A (en) * | 1992-09-18 | 1994-09-27 | Advanced Micro Devices, Inc. | Oxide removal method for improvement of subsequently grown oxides for a twin-tub CMOS process |
| US5338750A (en) * | 1992-11-27 | 1994-08-16 | Industrial Technology Research Institute | Fabrication method to produce pit-free polysilicon buffer local oxidation isolation |
-
1988
- 1988-10-04 JP JP24909488A patent/JPH088298B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0297038A (ja) | 1990-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0407047B1 (en) | Method of planarization of topologies in integrated circuit structures | |
| US5807784A (en) | Device isolation methods for a semiconductor device | |
| US4755477A (en) | Overhang isolation technology | |
| JP2569308B2 (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH0846029A (ja) | 分離部材を形成する方法 | |
| EP0284124A1 (en) | Method of manufacturing a semiconductor device, in which a silicon wafer is locally provided with field oxide regions | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| US6987064B2 (en) | Method and composition to improve a nitride/oxide wet etching selectivity | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JPH088298B2 (ja) | 半導体素子の製造方法 | |
| US4818235A (en) | Isolation structures for integrated circuits | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPH098020A (ja) | 半導体装置の製造方法 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPH11135615A (ja) | 半導体装置及びその製造方法 | |
| JPH06291178A (ja) | 半導体装置の製造方法 | |
| JPH09289245A (ja) | 半導体装置の製造方法 | |
| JPH0562463B2 (ja) | ||
| KR100230746B1 (ko) | 반도체 소자의 필드 산화막 형성 방법(Method for isolating semiconductordevice) | |
| KR100218292B1 (ko) | 반도체소자의 격리영역 제조방법 | |
| KR100221626B1 (ko) | 반도체장치의 소자분리막 및 그의 형성방법 | |
| JPH08264634A (ja) | 半導体装置における分離形成方法 |