JPH088323B2 - 多面付チップキャリア基板のプッシュバック工法 - Google Patents
多面付チップキャリア基板のプッシュバック工法Info
- Publication number
- JPH088323B2 JPH088323B2 JP2224613A JP22461390A JPH088323B2 JP H088323 B2 JPH088323 B2 JP H088323B2 JP 2224613 A JP2224613 A JP 2224613A JP 22461390 A JP22461390 A JP 22461390A JP H088323 B2 JPH088323 B2 JP H088323B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- substrate
- chip
- multiple surfaces
- pushback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数のチップキャリアを保持し、該チップ
キャリアにIC素子を搭載、更にワイヤボンド等の一連の
製造工程を、複数のチップキャリアについて同時に行え
る多面付チップキャリア基板のプッシュバック工法に関
するものである。
キャリアにIC素子を搭載、更にワイヤボンド等の一連の
製造工程を、複数のチップキャリアについて同時に行え
る多面付チップキャリア基板のプッシュバック工法に関
するものである。
［従来の技術］ チップキャリアにICを搭載する工法として、チップキ
ャリアをプッシュバック工法により、第２図、第３図に
示される様に、多面付チップキャリア基板１に複数保持
させ、複数のチップキャリアについて併行してICの搭載
を行うものがある。
ャリアをプッシュバック工法により、第２図、第３図に
示される様に、多面付チップキャリア基板１に複数保持
させ、複数のチップキャリアについて併行してICの搭載
を行うものがある。
ここで、前記プッシュバック工法とは、複数のチップ
キャリア２を基板（多面付チップキャリア基板）１より
１度型抜きしたものを、型抜きした箇所に圧入して保持
させ、チップキャリア２が基板圧入された状態のもの
を、後の工程では１枚の基板として製造工程の作業を一
括して行うものである。
キャリア２を基板（多面付チップキャリア基板）１より
１度型抜きしたものを、型抜きした箇所に圧入して保持
させ、チップキャリア２が基板圧入された状態のもの
を、後の工程では１枚の基板として製造工程の作業を一
括して行うものである。
第２図、第３図中、３はスルーホール、４はワイヤ接
続用リード、５はIC素子搭載部、６は電解メッキ用リー
ドを示す。
続用リード、５はIC素子搭載部、６は電解メッキ用リー
ドを示す。
チップキャリアに、ICを搭載する工程を略述する。
チップキャリアにICを装填、ワイヤボンド、樹
脂封止、電気的試験の順に行われる。
脂封止、電気的試験の順に行われる。
前記ワイヤボンドには金ワイヤが使用されており、確
実な接合を行うため、多面付チップキャリア基板の前記
ワイヤ接続用リード４には電解金メッキが施される。こ
の為、該ワイヤ接続用リード４は、前記電解メッキ用リ
ード６によって全て接続している状態となっている。従
って、チップキャリアが多面付チップキャリア基板に保
持されている状態では、チップキャリアは電気的に単体
でないので、多面付チップキャリア基板よりチップキャ
リアを外し、１個ずつ電気的試験を行っていた。
実な接合を行うため、多面付チップキャリア基板の前記
ワイヤ接続用リード４には電解金メッキが施される。こ
の為、該ワイヤ接続用リード４は、前記電解メッキ用リ
ード６によって全て接続している状態となっている。従
って、チップキャリアが多面付チップキャリア基板に保
持されている状態では、チップキャリアは電気的に単体
でないので、多面付チップキャリア基板よりチップキャ
リアを外し、１個ずつ電気的試験を行っていた。
［発明が解決しようとする課題］ 上記した様に、電気的試験は多面付チップキャリア基
板よりチップキャリアを外し、１個ずつ行わなければな
らないので、チップキャリアの多面付一括処理工程は、
前記〜までしか行えず、生産効率は充分には向上し
なかった。
板よりチップキャリアを外し、１個ずつ行わなければな
らないので、チップキャリアの多面付一括処理工程は、
前記〜までしか行えず、生産効率は充分には向上し
なかった。
本発明は、斯かる実情を鑑み、電気的試験迄多面付一
括処理を行える様にしようとするものである。
括処理を行える様にしようとするものである。
［課題を解決する為の手段］ 本発明は、複数のチップキャリアを基板より型抜きし
た後、基板にプッシュバックし、複数のチップキャリア
について同時に集積回路の製造を行うプッシュバック工
法に於いて、プッシュバック工程と同時、前後のいずれ
かで電界メッキ用リードとワイヤ接続用リードとの交点
を含む分断用の孔を穿設することを特徴とするものであ
る。
た後、基板にプッシュバックし、複数のチップキャリア
について同時に集積回路の製造を行うプッシュバック工
法に於いて、プッシュバック工程と同時、前後のいずれ
かで電界メッキ用リードとワイヤ接続用リードとの交点
を含む分断用の孔を穿設することを特徴とするものであ
る。
［作用］ 孔の穿設により、電解メッキ用リードと前記ワイヤ接
続用リードとが分断され、チップキャリアがプッシュバ
ックされた状態で、チップキャリアの電気的独立が得ら
れ、IC素子搭載後の電気的試験を多面付チップキャリア
基板にチップキャリアを保持させたままで行うことがで
きる。
続用リードとが分断され、チップキャリアがプッシュバ
ックされた状態で、チップキャリアの電気的独立が得ら
れ、IC素子搭載後の電気的試験を多面付チップキャリア
基板にチップキャリアを保持させたままで行うことがで
きる。
［実 施 例］ 以下、図面を参照しつつ本発明の一実施例を説明す
る。
る。
尚、第１図中、第２図、第３図中で示したものと同一
のものには同符号で示してある。
のものには同符号で示してある。
多面付チップキャリア基板１は、多数列、多数行のチ
ップキャリアが面付けされるが、第１図では多面付一括
処理の便宜上、２列に切断してある。この切断時に、切
断線と平行に設けられた電解メッキ用リードは切除して
ある。
ップキャリアが面付けされるが、第１図では多面付一括
処理の便宜上、２列に切断してある。この切断時に、切
断線と平行に設けられた電解メッキ用リードは切除して
ある。
多面付チップキャリア基板１の製作過程、具体的には
前記電解メッキ用リード６のメッキ工程後、前記チップ
キャリア２をプッシュバックする工程と同時に、或は前
後して前記電解メッキ用リード６と前記ワイヤ接続用リ
ード４との交点を含む長孔７を穿設する。該長孔７の穿
設により、全てのワイヤ接続用リード４は分断され、前
記チップキャリア２は電気的に独立したものとなる。
前記電解メッキ用リード６のメッキ工程後、前記チップ
キャリア２をプッシュバックする工程と同時に、或は前
後して前記電解メッキ用リード６と前記ワイヤ接続用リ
ード４との交点を含む長孔７を穿設する。該長孔７の穿
設により、全てのワイヤ接続用リード４は分断され、前
記チップキャリア２は電気的に独立したものとなる。
而して、IC素子搭載後の電気的試験は、前記チップキ
ャリア２を前記多面付チップキャリア基板１に保持させ
たままの状態で一括して行うことができる。
ャリア２を前記多面付チップキャリア基板１に保持させ
たままの状態で一括して行うことができる。
尚、チップキャリア２の周囲に長孔を穿設したこと
で、チップキャリア２を多面付チップキャリア基板１に
嵌戻す際の歪みが前記長孔で吸収される。従って、チッ
プキャリア２を多面付チップキャリア基板１が保持した
状態での、該多面付チップキャリア基板１の反りの発生
が防止され、又後の加熱工程での反りの発生を防止する
ことができ、処理工程中での反りの修正が不要となり作
業能率が向上すると共に、処理工程の精度、信頼性が向
上する。
で、チップキャリア２を多面付チップキャリア基板１に
嵌戻す際の歪みが前記長孔で吸収される。従って、チッ
プキャリア２を多面付チップキャリア基板１が保持した
状態での、該多面付チップキャリア基板１の反りの発生
が防止され、又後の加熱工程での反りの発生を防止する
ことができ、処理工程中での反りの修正が不要となり作
業能率が向上すると共に、処理工程の精度、信頼性が向
上する。
尚、上記実施例に於いては、前記電解メッキ用リード
と前記ワイヤ接続用リードとの交点に長孔を穿設した
が、個々の交点に丸孔を穿設しても良いことは勿論であ
る。
と前記ワイヤ接続用リードとの交点に長孔を穿設した
が、個々の交点に丸孔を穿設しても良いことは勿論であ
る。
［発明の効果］ 以上述べた如く本発明によれば、チップキャリアを多
面付けした状態で、IC素子の搭載から電気的試験迄一括
して行うことができると共に、チップキャリア保持状態
での基板の反りを防止することができる。
面付けした状態で、IC素子の搭載から電気的試験迄一括
して行うことができると共に、チップキャリア保持状態
での基板の反りを防止することができる。
第１図は本発明の一実施例を示す説明図、第２図は従来
例の説明図、第３図はチップキャリア部分の拡大図であ
る。 １は多面付チップキャリア基板、２はチップキャリア、
３はスルーホール、４はワイヤ接続用リード、５はIC搭
載部、６は電解メッキ用リード、７は長孔を示す。
例の説明図、第３図はチップキャリア部分の拡大図であ
る。 １は多面付チップキャリア基板、２はチップキャリア、
３はスルーホール、４はワイヤ接続用リード、５はIC搭
載部、６は電解メッキ用リード、７は長孔を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−86748（ＪＰ，Ａ) 特開 平２−82594（ＪＰ，Ａ) 特開 平３−60091（ＪＰ，Ａ) 特開 平４−96290（ＪＰ，Ａ) 実公 平３−51987（ＪＰ，Ｙ２)
Claims (1)
- 【請求項１】複数のチップキャリアを基板より型抜きし
た後、基板にプッシュバックし、複数のチップキャリア
について同時に集積回路の製造を行うプッシュバック工
法に於いて、プッシュバック工程と同時、前後のいずれ
かで電界メッキ用リードとワイヤ接続用リードとの交点
を含む分断用の孔を穿設することを特徴とする多面付チ
ップキャリア基板のプッシュバック工法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224613A JPH088323B2 (ja) | 1990-08-27 | 1990-08-27 | 多面付チップキャリア基板のプッシュバック工法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224613A JPH088323B2 (ja) | 1990-08-27 | 1990-08-27 | 多面付チップキャリア基板のプッシュバック工法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04106959A JPH04106959A (ja) | 1992-04-08 |
| JPH088323B2 true JPH088323B2 (ja) | 1996-01-29 |
Family
ID=16816465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224613A Expired - Lifetime JPH088323B2 (ja) | 1990-08-27 | 1990-08-27 | 多面付チップキャリア基板のプッシュバック工法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088323B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177288B1 (en) * | 1998-06-19 | 2001-01-23 | National Semiconductor Corporation | Method of making integrated circuit packages |
| KR20010105732A (ko) * | 2000-05-17 | 2001-11-29 | 이중구 | 아이 씨 카드용 금속기판 조립체 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282594A (ja) * | 1988-09-19 | 1990-03-23 | Nec Corp | 混成集積回路装置の製造方法 |
-
1990
- 1990-08-27 JP JP2224613A patent/JPH088323B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04106959A (ja) | 1992-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170256509A1 (en) | Method of Manufacturing Molded Semiconductor Packages Having an Optical Inspection Feature | |
| US5691650A (en) | Apparatus for coupling a semiconductor device with a tester | |
| JPH0621326A (ja) | Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法 | |
| US6263563B1 (en) | Method of manufacturing and checking electronic components | |
| US3859718A (en) | Method and apparatus for the assembly of semiconductor devices | |
| JP2002543604A (ja) | カプセル化電子部品の製造方法 | |
| JPH0394430A (ja) | 半導体装置およびその製造方法 | |
| US5240881A (en) | Method of wiring between package outputs and hybrid elements | |
| US3978516A (en) | Lead frame assembly for a packaged semiconductor microcircuit | |
| JPH088323B2 (ja) | 多面付チップキャリア基板のプッシュバック工法 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| JPH02132418A (ja) | フレキシブル配線基板及びその製造方法及び電子部品 | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| US6380059B1 (en) | Method of breaking electrically conductive traces on substrate into open-circuited state | |
| JP2503652B2 (ja) | 半導体集積回路装置およびその検査方法 | |
| US20240266264A1 (en) | Semiconductor packages with wettable flanks and related methods | |
| JP2002305278A (ja) | 半導体装置の製造方法 | |
| JP2936811B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| JPS614264A (ja) | 自動ギヤングボンデイング用接続テ−プと半導体素子の組合せ | |
| JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS614263A (ja) | 自動ギヤングボンデイング用接続テ−プ | |
| KR20090012446U (ko) | 반도체 다이 어태칭을 위한 마그네틱 생크 | |
| JP2953125B2 (ja) | フィルムキャリア半導体装置 | |
| KR950006471A (ko) | 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법 | |
| US20060043565A1 (en) | Laser removal of plating tails for high speed packages |