JPH088341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH088341A JPH088341A JP16268194A JP16268194A JPH088341A JP H088341 A JPH088341 A JP H088341A JP 16268194 A JP16268194 A JP 16268194A JP 16268194 A JP16268194 A JP 16268194A JP H088341 A JPH088341 A JP H088341A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- film
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 平坦性が良く、信頼性の高い酸化膜を形成す
ることの可能な半導体基板の製造方法を提供する。 【構成】 凹凸形状が形成された基板表面に保護膜を備
える半導体装置の製造方法に於て、先ず、基板１の表面
の少なくとも最も小さな凹部の開口Ｃが閉塞されるまで
基板上に第１の酸化膜３を堆積させ、次に該酸化膜をエ
ッチバックして基板の表面の凹部を再び開口させ、該開
口を含む基板の表面にＳＯＧ膜４を塗布して開口を埋め
た後、基板の表面に第２の酸化膜５を堆積させる。
ることの可能な半導体基板の製造方法を提供する。 【構成】 凹凸形状が形成された基板表面に保護膜を備
える半導体装置の製造方法に於て、先ず、基板１の表面
の少なくとも最も小さな凹部の開口Ｃが閉塞されるまで
基板上に第１の酸化膜３を堆積させ、次に該酸化膜をエ
ッチバックして基板の表面の凹部を再び開口させ、該開
口を含む基板の表面にＳＯＧ膜４を塗布して開口を埋め
た後、基板の表面に第２の酸化膜５を堆積させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、段差を有する半導体基板を平坦にするた
めの酸化膜の形成方法に関する。
に関し、特に、段差を有する半導体基板を平坦にするた
めの酸化膜の形成方法に関する。
【０００２】
【従来の技術】従来、段差形状を有する半導体基板を平
坦化する方法として、図２に示した過程による方法が知
られている。この方法は、先ず、図２−ａに示すよう
に、半導体基板１上に金属配線２を形成した上に、適宜
な膜厚（例えば３００ｎｍ）の一層目の酸化膜３を化学
蒸着法によって形成する。ここで化学蒸着法による酸化
膜の形成は、段差被覆率が低いため、配線の段差を緩和
することができず、アルミ配線の形成時に配線切れを生
じるなどの問題があるので、次に図２−ｂに示すよう
に、ＳＯＧ膜４を塗布法によって形成して段差部分を緩
和する。この後、図２−ｃに示すように、二層目の酸化
膜５を化学蒸着法により必要な膜圧（例えば６００ｎ
ｍ）だけ形成し、平坦化を行う。
坦化する方法として、図２に示した過程による方法が知
られている。この方法は、先ず、図２−ａに示すよう
に、半導体基板１上に金属配線２を形成した上に、適宜
な膜厚（例えば３００ｎｍ）の一層目の酸化膜３を化学
蒸着法によって形成する。ここで化学蒸着法による酸化
膜の形成は、段差被覆率が低いため、配線の段差を緩和
することができず、アルミ配線の形成時に配線切れを生
じるなどの問題があるので、次に図２−ｂに示すよう
に、ＳＯＧ膜４を塗布法によって形成して段差部分を緩
和する。この後、図２−ｃに示すように、二層目の酸化
膜５を化学蒸着法により必要な膜圧（例えば６００ｎ
ｍ）だけ形成し、平坦化を行う。
【０００３】
【発明が解決しようとする課題】上記従来法で平坦化を
行った場合、図３−ａに示すように、化学蒸着法で形成
した一層目の酸化膜３の段差被覆率が低いために、一層
目の酸化膜３の膜厚が段差底部で薄くなり、ＳＯＧ膜４
を形成した際に、ＳＯＧ膜４のストレスによって一層目
の酸化膜３に亀裂６が生じることがあり、信頼性を損な
うという問題があった。
行った場合、図３−ａに示すように、化学蒸着法で形成
した一層目の酸化膜３の段差被覆率が低いために、一層
目の酸化膜３の膜厚が段差底部で薄くなり、ＳＯＧ膜４
を形成した際に、ＳＯＧ膜４のストレスによって一層目
の酸化膜３に亀裂６が生じることがあり、信頼性を損な
うという問題があった。
【０００４】一層目の酸化膜３に亀裂６が生じないよう
にするためには、一層目の酸化膜３を厚くすれば良い
が、図３−ｂに示すように、一層目の酸化膜３を過度に
厚くすると、化学蒸着法の酸化膜は段差被覆性が悪いた
めに段差部分に空洞７を生じるという問題があった。
にするためには、一層目の酸化膜３を厚くすれば良い
が、図３−ｂに示すように、一層目の酸化膜３を過度に
厚くすると、化学蒸着法の酸化膜は段差被覆性が悪いた
めに段差部分に空洞７を生じるという問題があった。
【０００５】本発明は、このような従来技術の不都合を
改善するべく案出されたものであり、その主な目的は、
平坦性が良く、信頼性の高い酸化膜を形成することの可
能な半導体基板の製造方法を提供することにある。
改善するべく案出されたものであり、その主な目的は、
平坦性が良く、信頼性の高い酸化膜を形成することの可
能な半導体基板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】このような目的は、本発
明によれば、凹凸形状が形成された基板表面に保護膜を
備える半導体装置の製造方法であって、前記基板の表面
の少なくとも最も小さな凹部の開口が閉塞されるまで前
記基板上に第１の酸化膜を堆積させる過程と、該酸化膜
をエッチバックして前記基板の表面の凹部を再び開口さ
せる過程と、該開口を含む前記基板の表面にＳＯＧ膜を
塗布して前記開口を埋める過程と、前記基板の表面に第
２の酸化膜を堆積させる過程とを有することを特徴とす
る半導体装置の製造方法を提供することによって達成さ
れる。
明によれば、凹凸形状が形成された基板表面に保護膜を
備える半導体装置の製造方法であって、前記基板の表面
の少なくとも最も小さな凹部の開口が閉塞されるまで前
記基板上に第１の酸化膜を堆積させる過程と、該酸化膜
をエッチバックして前記基板の表面の凹部を再び開口さ
せる過程と、該開口を含む前記基板の表面にＳＯＧ膜を
塗布して前記開口を埋める過程と、前記基板の表面に第
２の酸化膜を堆積させる過程とを有することを特徴とす
る半導体装置の製造方法を提供することによって達成さ
れる。
【０００７】
【作用】本発明による方法で平坦化を行うと、段差底部
の絶縁膜を厚くすることが可能となるため、この絶縁膜
上に形成されＳＯＧ膜が原因で絶縁膜に亀裂を生じるこ
とがなくなる。
の絶縁膜を厚くすることが可能となるため、この絶縁膜
上に形成されＳＯＧ膜が原因で絶縁膜に亀裂を生じるこ
とがなくなる。
【０００８】
【実施例】以下に添付の図面に示した実施例を参照して
本発明について詳細に説明する。図１は本発明の好適実
施例を示す概略図である。まず、半導体基板１上に金属
配線層を形成した後、その金属配線層を図示しないフォ
トレジストパターンを用いて選択エッチングする。する
と、金属配線２による凹凸形状が半導体基板１の表面に
形成されるので、この状態で半導体基板１の表面が平坦
になるまで、化学蒸着法によって半導体基板１上に酸化
膜３を形成する。即ち、図１−ａに示すように、半導体
基板１表面の最も小さい凹部の開口Ｃが閉塞されるま
で、半導体基板１上に酸化膜３を堆積させる。なお、こ
の状態で、酸化膜３で覆われなかった部分が空洞７とな
って段差部分に残っている。
本発明について詳細に説明する。図１は本発明の好適実
施例を示す概略図である。まず、半導体基板１上に金属
配線層を形成した後、その金属配線層を図示しないフォ
トレジストパターンを用いて選択エッチングする。する
と、金属配線２による凹凸形状が半導体基板１の表面に
形成されるので、この状態で半導体基板１の表面が平坦
になるまで、化学蒸着法によって半導体基板１上に酸化
膜３を形成する。即ち、図１−ａに示すように、半導体
基板１表面の最も小さい凹部の開口Ｃが閉塞されるま
で、半導体基板１上に酸化膜３を堆積させる。なお、こ
の状態で、酸化膜３で覆われなかった部分が空洞７とな
って段差部分に残っている。
【０００９】次に、図１−ｂに示すように、層間絶縁膜
として必要な膜厚を残すためにエッチバックによって酸
化膜３の表面全体を削り、酸化膜３の表面に凹部を再び
開口させる。即ち、段差部分に生じていた空洞７の開口
Ｃが露出するまでエッチバックを行う。
として必要な膜厚を残すためにエッチバックによって酸
化膜３の表面全体を削り、酸化膜３の表面に凹部を再び
開口させる。即ち、段差部分に生じていた空洞７の開口
Ｃが露出するまでエッチバックを行う。
【００１０】次に、図１−ｃに示すように、酸化膜３の
表面を削ることによって現れたこの開口Ｃを、ＳＯＧ膜
４を塗布することによって埋める。即ち、段差部分に生
じていた空洞７が、急峻な段差となっている状態で、Ｓ
ＯＧ膜で埋め尽くされる。
表面を削ることによって現れたこの開口Ｃを、ＳＯＧ膜
４を塗布することによって埋める。即ち、段差部分に生
じていた空洞７が、急峻な段差となっている状態で、Ｓ
ＯＧ膜で埋め尽くされる。
【００１１】しかる後、図１−ｄに示すように、必要な
膜厚の酸化膜５を化学蒸着法によって形成する。
膜厚の酸化膜５を化学蒸着法によって形成する。
【００１２】以上の過程により、信頼性のある酸化膜３
による段差の緩和が行われた。
による段差の緩和が行われた。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
ＳＯＧ膜のストレスによる亀裂を生じることのない、信
頼性の高い段差緩和用の酸化膜を形成することができ
る。
ＳＯＧ膜のストレスによる亀裂を生じることのない、信
頼性の高い段差緩和用の酸化膜を形成することができ
る。
【図１】本発明による段差緩和用の酸化膜の形成方法を
説明する過程図。
説明する過程図。
【図２】従来の平坦化方法を説明する過程図。
【図３】従来の平坦化方法の問題点の説明図。
１ 半導体基板 ２ 金属配線 ３ 酸化膜（一層目） ４ ＳＯＧ膜 ５ 酸化膜（二層目） ６ 亀裂 ７ 空洞
Claims (1)
- 【請求項１】 凹凸形状が形成された基板表面に保護膜
を備える半導体装置の製造方法であって、 前記基板の表面の少なくとも最も小さな凹部の開口が閉
塞されるまで前記基板上に第１の酸化膜を堆積させる過
程と、 該酸化膜をエッチバックして前記基板の表面の凹部を再
び開口させる過程と、 該開口を含む前記基板の表面にＳＯＧ膜を塗布して前記
開口を埋める過程と、 前記基板の表面に第２の酸化膜を堆積させる過程とを有
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16268194A JPH088341A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16268194A JPH088341A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088341A true JPH088341A (ja) | 1996-01-12 |
Family
ID=15759278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16268194A Withdrawn JPH088341A (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024053695A1 (ja) * | 2022-09-08 | 2024-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
-
1994
- 1994-06-21 JP JP16268194A patent/JPH088341A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024053695A1 (ja) * | 2022-09-08 | 2024-03-14 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| US5668064A (en) | Method of forming a tungsten plug in a semiconductor device | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JPH088341A (ja) | 半導体装置の製造方法 | |
| KR100269926B1 (ko) | 배선형성 방법 | |
| JP2000195867A (ja) | 象嵌技法を利用した微細金属パタ―ン形成方法 | |
| JP4285946B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01192137A (ja) | 半導体装置の製造方法 | |
| JP3309570B2 (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP2003045970A (ja) | 半導体装置及びその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JP4526217B2 (ja) | 半導体装置の製造方法 | |
| JPS61276324A (ja) | 半導体装置の製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| KR920007342B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| TW411597B (en) | Method of manufacturing dual damascene structure | |
| JPH09162280A (ja) | 半導体装置の製造方法 | |
| JPH09102481A (ja) | 半導体装置の製造方法 | |
| JPH0936231A (ja) | 半導体装置の配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |