JPH0590203A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0590203A JPH0590203A JP3248676A JP24867691A JPH0590203A JP H0590203 A JPH0590203 A JP H0590203A JP 3248676 A JP3248676 A JP 3248676A JP 24867691 A JP24867691 A JP 24867691A JP H0590203 A JPH0590203 A JP H0590203A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- thickness
- metal film
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】ＢＰＳＧ膜３に設けたコンタクトホールを含む
表面にＴｉ膜４，ＴｉＮ膜５を順次堆積した後厚いＡｌ
−Ｓｉ−Ｃｕ膜６を高温スパッタ法により堆積してコン
タクトホール内を充填した後、Ａｌ−Ｓｉ−Ｃｕ膜６の
表面をエッチングして薄くし、Ａｌ−Ｓｉ−Ｃｕ膜６，
ＴｉＮ膜５，Ｔｉ膜４を順次パターニングして電極配線
を形成する。 【効果】コンタクトホール内を完全に充填するように埋
め込まれた厚い金属膜の形成と、金属膜の表面のエッチ
ングによる薄膜化により、コンタクトホールのステップ
カバレージを向上させ、且つ層間絶縁膜の平坦化を実現
させる。
表面にＴｉ膜４，ＴｉＮ膜５を順次堆積した後厚いＡｌ
−Ｓｉ−Ｃｕ膜６を高温スパッタ法により堆積してコン
タクトホール内を充填した後、Ａｌ−Ｓｉ−Ｃｕ膜６の
表面をエッチングして薄くし、Ａｌ−Ｓｉ−Ｃｕ膜６，
ＴｉＮ膜５，Ｔｉ膜４を順次パターニングして電極配線
を形成する。 【効果】コンタクトホール内を完全に充填するように埋
め込まれた厚い金属膜の形成と、金属膜の表面のエッチ
ングによる薄膜化により、コンタクトホールのステップ
カバレージを向上させ、且つ層間絶縁膜の平坦化を実現
させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、電極配線の形成方法に関する。
に関し、特に、電極配線の形成方法に関する。
【０００２】
【従来の技術】半導体基板に設けた素子領域と接続する
電極配線は、主に、スパッタリング法を用いて形成され
ているが、配線の微細化が進むに伴い、シャドウィング
効果によってコンタクトホールのステップカバレージが
悪化し、配線の信頼性に問題が生じてきた。
電極配線は、主に、スパッタリング法を用いて形成され
ているが、配線の微細化が進むに伴い、シャドウィング
効果によってコンタクトホールのステップカバレージが
悪化し、配線の信頼性に問題が生じてきた。
【０００３】この問題を解決する一つの方法として、従
来のスパッタリング法を応用した形で高温スパッタリン
グ（基板をスパッタする材料の融点近くまで高温加熱し
ながら、スパッタ蒸着を行う技術）が用いられる。この
方法では、スパッタされた粒子が基板表面上で移動する
ことによりコンタクトホールを完全に埋め込むことが可
能となる。
来のスパッタリング法を応用した形で高温スパッタリン
グ（基板をスパッタする材料の融点近くまで高温加熱し
ながら、スパッタ蒸着を行う技術）が用いられる。この
方法では、スパッタされた粒子が基板表面上で移動する
ことによりコンタクトホールを完全に埋め込むことが可
能となる。
【０００４】図４（ａ）〜（ｃ）は従来の半導体装置の
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
【０００５】図４（ａ）に示すように、半導体基板１に
設けた拡散層２を含む表面にホウ素及びリンを含むシリ
カガラス膜（以下ＢＰＳＧ膜と記す）３を堆積して、選
択的に開孔しコンタクトホールを形成する。
設けた拡散層２を含む表面にホウ素及びリンを含むシリ
カガラス膜（以下ＢＰＳＧ膜と記す）３を堆積して、選
択的に開孔しコンタクトホールを形成する。
【０００６】次に、図４（ｂ）に示すように、コンタク
トホールを含む表面にＴｉ膜４及びＴｉＮ膜５をスパッ
タ法により順次堆積し、ＴｉＮ膜５の上にＳｉ及びＣｕ
を含むＡｌ膜（以下Ａｌ−Ｓｉ−Ｃｕ膜と記す）６を高
温スパッタ法により１μｍの厚さに堆積する。
トホールを含む表面にＴｉ膜４及びＴｉＮ膜５をスパッ
タ法により順次堆積し、ＴｉＮ膜５の上にＳｉ及びＣｕ
を含むＡｌ膜（以下Ａｌ−Ｓｉ−Ｃｕ膜と記す）６を高
温スパッタ法により１μｍの厚さに堆積する。
【０００７】次に、図４（ｃ）に示すように、フォトリ
ソグラフィ技術及びエッチング法によりＡｌ−Ｓｉ−Ｃ
ｕ膜６をパターニングして電極配線を形成する。
ソグラフィ技術及びエッチング法によりＡｌ−Ｓｉ−Ｃ
ｕ膜６をパターニングして電極配線を形成する。
【０００８】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、電極配線形成用の金属膜のコンタクト
ホール内への供給量が不足する為、図５（ａ）に示すよ
うに、コンタクト側壁部に導電膜が被着されない場合が
ある。
の製造方法では、電極配線形成用の金属膜のコンタクト
ホール内への供給量が不足する為、図５（ａ）に示すよ
うに、コンタクト側壁部に導電膜が被着されない場合が
ある。
【０００９】また、コンタクトホール内を完全に埋め込
み、且つ金属膜の平坦化を実現するために膜厚をかなり
厚くすると電極配線を形成するための金属膜のパターニ
ングにおける微細加工がかなり困難であり、図５（ｂ）
に示すように、電極配線のアスペクト比（配線の膜厚と
配線幅の比）がかなり大きくなるために、電極配線上に
設ける層間絶縁膜７の平坦化が阻害され、それゆえ、配
線の多層化が困難になるという問題点があった。
み、且つ金属膜の平坦化を実現するために膜厚をかなり
厚くすると電極配線を形成するための金属膜のパターニ
ングにおける微細加工がかなり困難であり、図５（ｂ）
に示すように、電極配線のアスペクト比（配線の膜厚と
配線幅の比）がかなり大きくなるために、電極配線上に
設ける層間絶縁膜７の平坦化が阻害され、それゆえ、配
線の多層化が困難になるという問題点があった。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けた絶縁膜に選択的にコン
タクトホールを形成する工程と、前記半導体基板上に被
着させる金属膜の融点付近の温度に前記半導体基板を加
熱しながらコンタクトホールを含む表面に金属膜を厚く
堆積して前記コンタクトホール内を充填する工程と、前
記金属膜の表面をエッチングして厚さを薄くする工程
と、前記金属膜を選択的にエッチングしてパターニング
し電極配線を形成する工程とを含んで構成される。
造方法は、半導体基板上に設けた絶縁膜に選択的にコン
タクトホールを形成する工程と、前記半導体基板上に被
着させる金属膜の融点付近の温度に前記半導体基板を加
熱しながらコンタクトホールを含む表面に金属膜を厚く
堆積して前記コンタクトホール内を充填する工程と、前
記金属膜の表面をエッチングして厚さを薄くする工程
と、前記金属膜を選択的にエッチングしてパターニング
し電極配線を形成する工程とを含んで構成される。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１（ａ）〜（ｃ）及び図２（ａ），
（ｂ）は本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。
（ｂ）は本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。
【００１３】まず、図１（ａ）に示すように、半導体基
板１に設けた拡散層２を含む表面にＢＰＳＧ膜３を１μ
ｍの厚さに堆積する。
板１に設けた拡散層２を含む表面にＢＰＳＧ膜３を１μ
ｍの厚さに堆積する。
【００１４】次に、図１（ｂ）に示すように、拡散層２
の上のＢＰＳＧ膜３を選択的に異方性エッチングしてコ
ンタクトホールを形成する。
の上のＢＰＳＧ膜３を選択的に異方性エッチングしてコ
ンタクトホールを形成する。
【００１５】次に、図１（ｃ）に示すように、コンタク
トホールを含む表面にスパッタ法により厚さ３０ｎｍの
Ｔｉ膜４及び厚さ１００ｎｍのＴｉＮ膜５を順次堆積す
る。
トホールを含む表面にスパッタ法により厚さ３０ｎｍの
Ｔｉ膜４及び厚さ１００ｎｍのＴｉＮ膜５を順次堆積す
る。
【００１６】次に、ＴｉＮ膜５の上に高温スパッタ法に
より、Ａｌ−Ｓｉ−Ｃｕ膜６を高温スパッタ法により
２．０μｍの厚さに堆積してコンタクトホール内を充填
する。ここで、半導体基板１はＡｌ−Ｓｉ−Ｃｕ膜６の
融点近くの温度に保持する。
より、Ａｌ−Ｓｉ−Ｃｕ膜６を高温スパッタ法により
２．０μｍの厚さに堆積してコンタクトホール内を充填
する。ここで、半導体基板１はＡｌ−Ｓｉ−Ｃｕ膜６の
融点近くの温度に保持する。
【００１７】次に、図２（ａ）に示すように、Ａｌ−Ｓ
ｉ−Ｃｕ膜６の表面を１．５μｍの厚さだけ異方性エッ
チングして表面を平坦化し、電極配線用の膜厚に調整す
る。
ｉ−Ｃｕ膜６の表面を１．５μｍの厚さだけ異方性エッ
チングして表面を平坦化し、電極配線用の膜厚に調整す
る。
【００１８】次に、図２（ｂ）に示すように、Ａｌ−Ｓ
ｉ−Ｃｕ膜６，ＴｉＮ膜５，Ｔｉ膜４を順次パターニン
グして拡散層２と接続する電極配線を形成する。
ｉ−Ｃｕ膜６，ＴｉＮ膜５，Ｔｉ膜４を順次パターニン
グして拡散層２と接続する電極配線を形成する。
【００１９】図３（ａ），（ｂ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００２０】図３（ａ）に示すように、第１の実施例と
同様の工程により拡散層２を含む半導体基板１の表面に
ＢＰＳＧ膜３を形成し、異方性エッチングのガスの種
類，圧力，基板温度，プラズマ出力等を制御して側壁が
８０度程度の傾斜を有するコンタクトホールを形成す
る。
同様の工程により拡散層２を含む半導体基板１の表面に
ＢＰＳＧ膜３を形成し、異方性エッチングのガスの種
類，圧力，基板温度，プラズマ出力等を制御して側壁が
８０度程度の傾斜を有するコンタクトホールを形成す
る。
【００２１】次に、図３（ｂ）に示すように、第１の実
施例と同様の工程により、厚さ３０ｎｍのＴｉ膜４及び
厚さ１００ｎｍのＴｉＮ膜５を順次スパッタ法を用いて
堆積した後、Ａｌ−Ｓｉ−Ｃｕ膜６を１．５μｍの厚さ
に高温スパッタ法により堆積する。次に、Ａｌ−Ｓｉ−
Ｃｕ膜６の表面を１．０μｍの厚さだけエッチングして
厚さを薄くした後、Ａｌ−Ｓｉ−Ｃｕ膜６，ＴｉＮ膜
５，Ｔｉ膜４を順次パターニングして電極配線を形成す
る。
施例と同様の工程により、厚さ３０ｎｍのＴｉ膜４及び
厚さ１００ｎｍのＴｉＮ膜５を順次スパッタ法を用いて
堆積した後、Ａｌ−Ｓｉ−Ｃｕ膜６を１．５μｍの厚さ
に高温スパッタ法により堆積する。次に、Ａｌ−Ｓｉ−
Ｃｕ膜６の表面を１．０μｍの厚さだけエッチングして
厚さを薄くした後、Ａｌ−Ｓｉ−Ｃｕ膜６，ＴｉＮ膜
５，Ｔｉ膜４を順次パターニングして電極配線を形成す
る。
【００２２】第２の実施例の特有の効果として、コンタ
クトホールの側壁に傾斜を設けることにより、少ない膜
厚の金属膜で成膜後の平坦化が達成できる為、エッチバ
ックの量が少なくて済む。それゆえ、膜厚の均一性が良
好となり、後工程の信頼性が向上する。
クトホールの側壁に傾斜を設けることにより、少ない膜
厚の金属膜で成膜後の平坦化が達成できる為、エッチバ
ックの量が少なくて済む。それゆえ、膜厚の均一性が良
好となり、後工程の信頼性が向上する。
【００２３】
【発明の効果】以上説明したように本発明は、基板を高
温加熱しながらコンタクト部が完全に埋め込まれる膜厚
まで金属膜を被着し、その後、配線形成に必要な膜厚だ
け残して金属膜をエッチバックした後パターニングし電
極配線を形成することにより、コンタクトホール内に金
属膜のボイドを生ずることなく充填し、且つパターニン
グの際の微細加工の困難さや配線のアスペクト比（配線
の膜厚と配線幅の比）が大きいことによる層間絶縁膜の
平坦化の困難さを排除して電極配線の信頼性を向上させ
ると共に、配線の多層化に十分対応できるという効果を
有する。
温加熱しながらコンタクト部が完全に埋め込まれる膜厚
まで金属膜を被着し、その後、配線形成に必要な膜厚だ
け残して金属膜をエッチバックした後パターニングし電
極配線を形成することにより、コンタクトホール内に金
属膜のボイドを生ずることなく充填し、且つパターニン
グの際の微細加工の困難さや配線のアスペクト比（配線
の膜厚と配線幅の比）が大きいことによる層間絶縁膜の
平坦化の困難さを排除して電極配線の信頼性を向上させ
ると共に、配線の多層化に十分対応できるという効果を
有する。
【図１】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図２】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図３】本発明の第２の実施例を説明するための工程順
に示した半導体チップの断面図。
に示した半導体チップの断面図。
【図４】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図５】従来の半導体装置の問題点を説明するための半
導体チップの断面図。
導体チップの断面図。
１ 半導体基板 ２ 拡散層 ３ ＢＰＳＧ膜 ４ Ｔｉ膜 ５ ＴｉＮ膜 ６ Ａｌ−Ｓｉ−Ｃｕ膜 ７ 層間絶縁膜
Claims (1)
- 【請求項１】 半導体基板上に設けた絶縁膜に選択的に
コンタクトホールを形成する工程と、前記半導体基板上
に被着させる金属膜の融点付近の温度に前記半導体基板
を加熱しながらコンタクトホールを含む表面に金属膜を
厚く堆積して前記コンタクトホール内を充填する工程
と、前記金属膜の表面をエッチングして厚さを薄くする
工程と、前記金属膜を選択的にエッチングしてパターニ
ングし電極配線を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248676A JPH0590203A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248676A JPH0590203A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590203A true JPH0590203A (ja) | 1993-04-09 |
Family
ID=17181681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248676A Pending JPH0590203A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997006562A1 (en) * | 1995-08-10 | 1997-02-20 | Siemens Aktiengesellschaft | Metal interconnect structure for an integrated circuit with improved electromigration reliability |
| US6306756B1 (en) | 1994-06-21 | 2001-10-23 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| WO2019220810A1 (ja) * | 2018-05-16 | 2019-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
-
1991
- 1991-09-27 JP JP3248676A patent/JPH0590203A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306756B1 (en) | 1994-06-21 | 2001-10-23 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| WO1997006562A1 (en) * | 1995-08-10 | 1997-02-20 | Siemens Aktiengesellschaft | Metal interconnect structure for an integrated circuit with improved electromigration reliability |
| WO2019220810A1 (ja) * | 2018-05-16 | 2019-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
| CN111819694A (zh) * | 2018-05-16 | 2020-10-23 | 索尼半导体解决方案公司 | 固态摄像器件和固态摄像装置 |
| KR20210009304A (ko) * | 2018-05-16 | 2021-01-26 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 및 고체 촬상 장치 |
| JPWO2019220810A1 (ja) * | 2018-05-16 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像装置 |
| TWI826436B (zh) * | 2018-05-16 | 2023-12-21 | 日商索尼半導體解決方案公司 | 固體攝像元件及固體攝像裝置 |
| US11923385B2 (en) | 2018-05-16 | 2024-03-05 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and solid-state imaging apparatus |
| CN111819694B (zh) * | 2018-05-16 | 2024-05-21 | 索尼半导体解决方案公司 | 固态摄像器件和固态摄像装置 |
| US12414390B2 (en) | 2018-05-16 | 2025-09-09 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and solid-state imaging apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH0418701B2 (ja) | ||
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| KR100269926B1 (ko) | 배선형성 방법 | |
| JPS62204523A (ja) | コンタクト電極の形成方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH05182966A (ja) | 多層配線形成方法 | |
| JPH05243219A (ja) | 半導体装置の製造方法 | |
| JPS6052043A (ja) | 配線構造の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPH08330251A (ja) | 半導体装置の製造方法 | |
| JP2000133706A (ja) | 半導体装置およびその製造方法 | |
| JPS62264642A (ja) | スル−ホ−ルの形成方法 | |
| JPH05326504A (ja) | 半導体装置の製造方法 | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JPH0883844A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000816 |