JPH088352B2 - ヘテロ接合ｆｅｔ - Google Patents
ヘテロ接合ｆｅｔInfo
- Publication number
- JPH088352B2 JPH088352B2 JP62233041A JP23304187A JPH088352B2 JP H088352 B2 JPH088352 B2 JP H088352B2 JP 62233041 A JP62233041 A JP 62233041A JP 23304187 A JP23304187 A JP 23304187A JP H088352 B2 JPH088352 B2 JP H088352B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- gate electrode
- gaas
- heterojunction fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 化合物半導体装置に係り，特にIII/V族化合物半導体
を用いたヘテロ接合FETに関し， プロセス時の加熱及びその後の工程の加熱によるショ
ットキー特性の劣化を防ぐことを目的とし， ２次元電子ガス供給層としてInAlAs,ゲート電極とし
てAlを使用し，その間にGaAs層を挿入する構造をもって
構成する。
を用いたヘテロ接合FETに関し， プロセス時の加熱及びその後の工程の加熱によるショ
ットキー特性の劣化を防ぐことを目的とし， ２次元電子ガス供給層としてInAlAs,ゲート電極とし
てAlを使用し，その間にGaAs層を挿入する構造をもって
構成する。
〔産業上の利用分野〕 本発明は化合物半導体装置に係り，特にIII−Ｖ族化
合物半導体を用いたヘテロ接合FETに関し，プロセス時
の加熱及びその後パッケージ組み込み時までの加熱によ
るショットキー特性の劣化のないヘテロ接合FETを提供
する。
合物半導体を用いたヘテロ接合FETに関し，プロセス時
の加熱及びその後パッケージ組み込み時までの加熱によ
るショットキー特性の劣化のないヘテロ接合FETを提供
する。
従来,InP基板の上にバッファー層としてノンドープIn
AlAs層，チャネル層としてノンドープInGaAs層,2次元電
子ガス供給層（以下電子供給層と略）としてSiドープIn
AlAs層を積み，その上にゲート電極としてAl金属を配し
たゲート・チャネル構造を有する高電子移動度トランジ
スタ（HEMT）が知られている。
AlAs層，チャネル層としてノンドープInGaAs層,2次元電
子ガス供給層（以下電子供給層と略）としてSiドープIn
AlAs層を積み，その上にゲート電極としてAl金属を配し
たゲート・チャネル構造を有する高電子移動度トランジ
スタ（HEMT）が知られている。
ところが，プロセス時の加熱及びその後のパッケージ
組込み時に至る途中の加熱により，ゲート電極のAlがす
ぐ下のsiドープInAlAs層と反応して界面に変質を来す結
果，ショットキー特性が劣化するという問題があった。
組込み時に至る途中の加熱により，ゲート電極のAlがす
ぐ下のsiドープInAlAs層と反応して界面に変質を来す結
果，ショットキー特性が劣化するという問題があった。
AlとInAlAsのショットキー接合は160℃以上で合金化
する。しかるにプロセス時及びその後の工程で，もっと
高い温度にさらされることがあるのでショットキー接合
界面が変質する。そこでこの変質を避けるための手段を
講じようとするのが，本発明の目的である。
する。しかるにプロセス時及びその後の工程で，もっと
高い温度にさらされることがあるのでショットキー接合
界面が変質する。そこでこの変質を避けるための手段を
講じようとするのが，本発明の目的である。
第１図は本発明の構造を示す。化合物半導体の基板１
の上にバッファー層として第１のノンドープ化合物半導
体，チャネル層として第２のノンドープ化合物半導体
層，スペーサーとして第３のノンドープ化合物半導体
層，電子供給層としてSiドープInAlAs層，拡散防止層と
してGaAs層を積層し，その上にゲート電極としてAlを配
した構造をとる。
の上にバッファー層として第１のノンドープ化合物半導
体，チャネル層として第２のノンドープ化合物半導体
層，スペーサーとして第３のノンドープ化合物半導体
層，電子供給層としてSiドープInAlAs層，拡散防止層と
してGaAs層を積層し，その上にゲート電極としてAlを配
した構造をとる。
本発明の特徴とするところは,III−Ｖ族化合物半導体
を用いたヘテロ接合FETにおいて，電子供給層としてInA
lAs,ゲート電極としてAlを使用し，その間にGaAs層を挿
入することにあり，これによって上記問題点は解決され
る。
を用いたヘテロ接合FETにおいて，電子供給層としてInA
lAs,ゲート電極としてAlを使用し，その間にGaAs層を挿
入することにあり，これによって上記問題点は解決され
る。
GaAs層の挿入はゲート電極と電子供給層の間でAlが相
互拡散するのを防ぐ。電子供給層としてGaAs,ゲート電
極としてAlを使用したショットキー接合は500℃付近ま
で昇温してもショットキー特性は劣化しない。そこで上
記変質を避けるためにAl層とInAlAs層の間にGaAs層を挿
入することにした。この場合は新たにGaAs層とInAlAs層
の間の格子不整から生じる内部歪が問題となるが,GaAs
層の厚さを転位の発生しない数十Å程度に抑えればその
影響は小さい。
互拡散するのを防ぐ。電子供給層としてGaAs,ゲート電
極としてAlを使用したショットキー接合は500℃付近ま
で昇温してもショットキー特性は劣化しない。そこで上
記変質を避けるためにAl層とInAlAs層の間にGaAs層を挿
入することにした。この場合は新たにGaAs層とInAlAs層
の間の格子不整から生じる内部歪が問題となるが,GaAs
層の厚さを転位の発生しない数十Å程度に抑えればその
影響は小さい。
本発明の実施例を次に示す。InP基板１上にバッファ
層２としてノンドープInAlAsを3000Å，チャネル層３と
してノンドープInGaAsを1000Å，スペーサー４としてノ
ンドープInAlAsを50Å，電子供給層５としてSiドープし
たＮ−InAlAs（Ｎ＝１×1018cm-3）を500Å成長させ
た。その上に拡散防止層６としてSiドープしたｎ−GaAs
（ｎ＝１×1018cm-3）を30Å成長させた。その上にAlを
真空蒸着しゲート電極を形成した。最後にソース電極８
及びドレイン電極９を形成し，表面不活性化膜10をつけ
た。
層２としてノンドープInAlAsを3000Å，チャネル層３と
してノンドープInGaAsを1000Å，スペーサー４としてノ
ンドープInAlAsを50Å，電子供給層５としてSiドープし
たＮ−InAlAs（Ｎ＝１×1018cm-3）を500Å成長させ
た。その上に拡散防止層６としてSiドープしたｎ−GaAs
（ｎ＝１×1018cm-3）を30Å成長させた。その上にAlを
真空蒸着しゲート電極を形成した。最後にソース電極８
及びドレイン電極９を形成し，表面不活性化膜10をつけ
た。
この構成のショットキー接合を有するFETは，拡散防
止層６を設けない従来構造のショットキー接合を有する
FETに比較して良好なショットキー特性を示した。
止層６を設けない従来構造のショットキー接合を有する
FETに比較して良好なショットキー特性を示した。
なお，実施例では拡散防止層としてSiドープｎ−GaAs
層を使用したが，必ずしもsiドープは必要でなく,GaAs
でもよい。
層を使用したが，必ずしもsiドープは必要でなく,GaAs
でもよい。
GaAs層を拡散防止層として挿入することにより，ソー
ス，ドレイン等のオーミックコンタクトの熱処理や，ダ
イボンド等の熱プロセスに伴うゲート電極のAlとチャネ
ル層InAlAsの間の相互拡散を抑えることができ，ショッ
トキー特性の劣化を防ぐことができる。
ス，ドレイン等のオーミックコンタクトの熱処理や，ダ
イボンド等の熱プロセスに伴うゲート電極のAlとチャネ
ル層InAlAsの間の相互拡散を抑えることができ，ショッ
トキー特性の劣化を防ぐことができる。
本発明により，良好なショットキー特性を有するヘテ
ロ接合FETを提供することができる。
ロ接合FETを提供することができる。
第１図は本発明の構造を示す図である。 図において， １は基板， ２はバッファー層， ３はチャネル層， ４はスペーサー ５は電子供給層 ６は拡散防止層， ７はゲート電極 ８はソース電極 ９はドレイン電極 10は表面不活性化膜 である。
Claims (1)
- 【請求項１】III−Ｖ族化合物半導体を用いたヘテロ接
合FETにおいて,2次元電子ガス供給層としてSiドープInA
lAs,ゲート電極としてAlを使用し，その間にGaAs層を挿
入することを特徴とするヘテロ接合FET。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233041A JPH088352B2 (ja) | 1987-09-17 | 1987-09-17 | ヘテロ接合ｆｅｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233041A JPH088352B2 (ja) | 1987-09-17 | 1987-09-17 | ヘテロ接合ｆｅｔ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6474765A JPS6474765A (en) | 1989-03-20 |
| JPH088352B2 true JPH088352B2 (ja) | 1996-01-29 |
Family
ID=16948874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62233041A Expired - Fee Related JPH088352B2 (ja) | 1987-09-17 | 1987-09-17 | ヘテロ接合ｆｅｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088352B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088354B2 (ja) * | 1989-03-28 | 1996-01-29 | 松下電器産業株式会社 | ヘテロ接合型電界効果トランジスタ |
| EP0452054B1 (en) * | 1990-04-11 | 1995-07-12 | Hughes Aircraft Company | HEMT structure with passivated structure |
| US5055891A (en) * | 1990-05-31 | 1991-10-08 | Hewlett-Packard Company | Heterostructure transistor using real-space electron transfer |
| JP3086748B2 (ja) * | 1991-07-26 | 2000-09-11 | 株式会社東芝 | 高電子移動度トランジスタ |
| US5488237A (en) * | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
| JP2001044417A (ja) * | 1999-07-26 | 2001-02-16 | Fujitsu Ltd | 半導体装置 |
-
1987
- 1987-09-17 JP JP62233041A patent/JPH088352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6474765A (en) | 1989-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11297713A (ja) | 電界効果トランジスタ | |
| JP2757364B2 (ja) | 半導体装置 | |
| JP2643859B2 (ja) | 化合物半導体電界効果トランジスタ | |
| JPH088352B2 (ja) | ヘテロ接合ｆｅｔ | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JP3077670B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JPH0685239A (ja) | 半導体装置の製造方法 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP2904156B2 (ja) | オーミック電極の製造方法 | |
| JPS61177781A (ja) | 電界効果トランジスタの製造方法 | |
| JP2668949B2 (ja) | 化合物半導体装置 | |
| JP2890885B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0368143A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| JP2728121B2 (ja) | 電界効果トランジスタ、及びその製造方法 | |
| JPH04324645A (ja) | 半導体トランジスタ及び半導体トランジスタ用エピタキシャルウエハ | |
| JPH0878665A (ja) | 電界効果トランジスタ | |
| JPH01199474A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS62200771A (ja) | 半導体装置とその製造方法 | |
| JP3366206B2 (ja) | 電界効果トランジスタ | |
| CN118099205A (zh) | 半导体器件及其制备方法 | |
| JPH06252175A (ja) | 高電子移動度トランジスタ | |
| JP2004186465A (ja) | ヘテロ構造型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |