JPH088358B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH088358B2 JPH088358B2 JP27118788A JP27118788A JPH088358B2 JP H088358 B2 JPH088358 B2 JP H088358B2 JP 27118788 A JP27118788 A JP 27118788A JP 27118788 A JP27118788 A JP 27118788A JP H088358 B2 JPH088358 B2 JP H088358B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion layer
- gate electrode
- type
- concentration diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、低濃度拡散層と高濃度拡散層を自己整合的
に形成し、MIS（金属−絶縁膜−半導体）型電界効果ト
ランジスタの高耐圧化を可能とする半導体装置の製造方
法に関するものである。
に形成し、MIS（金属−絶縁膜−半導体）型電界効果ト
ランジスタの高耐圧化を可能とする半導体装置の製造方
法に関するものである。
従来の技術 LSI技術の進歩に伴ない、半導体集積回路の高性能
化，大集積化が進み、素子の寸法は増々微細になりつつ
ある。特に、MIS型電界効果トランジスタ（以下MIS型ト
ランジスターと略す）のゲート電極の寸法は1Mビットダ
イナミックメモリ（1MDRAM）に代表される様に、0.8〜
1.2μｍが使用されている。
化，大集積化が進み、素子の寸法は増々微細になりつつ
ある。特に、MIS型電界効果トランジスタ（以下MIS型ト
ランジスターと略す）のゲート電極の寸法は1Mビットダ
イナミックメモリ（1MDRAM）に代表される様に、0.8〜
1.2μｍが使用されている。
素子寸法の微細化に伴い、電源電圧に対する素子の耐
圧低下，短チャネル効果が進み、従来までの素子構造で
は特性の安定化は困難となってきた。
圧低下，短チャネル効果が進み、従来までの素子構造で
は特性の安定化は困難となってきた。
そこで、MIS型トランジスタのドレイン部が低濃度拡
散層から成る、いわゆる、LDD（Lightly Doped Drain）
構造がよく使用される様になってきた。
散層から成る、いわゆる、LDD（Lightly Doped Drain）
構造がよく使用される様になってきた。
従来からのLDD構造を有するMIS型トランジスタの製造
方法の２例を断面図を用いて第２図（ａ）〜（ｃ），第
３図（ａ）〜（ｃ）に示す。第２図（ａ）〜（ｃ），第
３図（ａ）〜（ｃ）の例は全てＰ型基板を用いた場合を
示す。
方法の２例を断面図を用いて第２図（ａ）〜（ｃ），第
３図（ａ）〜（ｃ）に示す。第２図（ａ）〜（ｃ），第
３図（ａ）〜（ｃ）の例は全てＰ型基板を用いた場合を
示す。
第１の例を第２図に示す。
第２図（ａ）に示す様にＰ型基板１に、ゲート絶縁膜
2,ゲート電極３を形成した後Ｎ型低濃度拡散層４をイオ
ン注入法により形成する。
2,ゲート電極３を形成した後Ｎ型低濃度拡散層４をイオ
ン注入法により形成する。
次に、第２図（ｂ）に示す様に、化学的気相成長法に
よる二酸化シリコン膜５を形成する。
よる二酸化シリコン膜５を形成する。
次に、第２図（ｃ）に示す様に、反応性イオンエッチ
ング技術を利用した周知の異方性エッチングにより前記
二酸化シリコン膜５が、ゲート電極3,ゲート絶縁膜２の
側壁に二酸化シリコン膜５′として残る様に加工した
後、Ｎ型高濃度拡散層６をイオン注入法により形成す
る。次に、層間絶縁膜９を形成し、熱処理等を施すこと
でLDD構造を有したMIS型トランジスタを形成する。
ング技術を利用した周知の異方性エッチングにより前記
二酸化シリコン膜５が、ゲート電極3,ゲート絶縁膜２の
側壁に二酸化シリコン膜５′として残る様に加工した
後、Ｎ型高濃度拡散層６をイオン注入法により形成す
る。次に、層間絶縁膜９を形成し、熱処理等を施すこと
でLDD構造を有したMIS型トランジスタを形成する。
第２の例を第３図に示す。
第３図（ａ）に示す様に、Ｐ型基板１にゲート絶縁膜
2,ゲート電極3,次いで、耐酸化性被膜である窒化シリコ
ン膜７を形成した後、Ｎ型低濃度拡散層４をイオン注入
法により形成する。
2,ゲート電極3,次いで、耐酸化性被膜である窒化シリコ
ン膜７を形成した後、Ｎ型低濃度拡散層４をイオン注入
法により形成する。
次に、第３図（ｂ）に示す様に、ゲート電極3,ゲート
絶縁膜２の側壁及び低濃度拡散層４表面に熱処理を施し
二酸化シリコン膜５を形成する。
絶縁膜２の側壁及び低濃度拡散層４表面に熱処理を施し
二酸化シリコン膜５を形成する。
次に、第３図（ｃ）に示す様に、Ｎ型高濃度拡散層６
をイオン注入法により形成する。次に、層間絶縁膜９を
形成し、熱処理等を施す事でLDD構造を有したMIS型トラ
ンジスタを形成する。
をイオン注入法により形成する。次に、層間絶縁膜９を
形成し、熱処理等を施す事でLDD構造を有したMIS型トラ
ンジスタを形成する。
発明が解決しようとする課題 上記第２図に示した第１の例の場合、エッチング技術
によりゲート電極3,ゲート絶縁膜２の側壁に二酸化シリ
コン膜５′を形成する工程において、エッチング時間、
エッチング速度の精度のばらつきにより、側壁の二酸化
シリコン膜５′の膜厚がばらつき、MIS型トランジスタ
ー特性のばらつくことが問題となっていた。
によりゲート電極3,ゲート絶縁膜２の側壁に二酸化シリ
コン膜５′を形成する工程において、エッチング時間、
エッチング速度の精度のばらつきにより、側壁の二酸化
シリコン膜５′の膜厚がばらつき、MIS型トランジスタ
ー特性のばらつくことが問題となっていた。
また、第３図に示した第２の例の場合、ゲート電極３
上に、窒化シリコン膜７を形成していることから、ゲー
ト電極３の寸法精度がばらつき易く、MIS型トランジス
タ特性のばらつくことが問題となっていた。
上に、窒化シリコン膜７を形成していることから、ゲー
ト電極３の寸法精度がばらつき易く、MIS型トランジス
タ特性のばらつくことが問題となっていた。
本発明は、上記の問題点に鑑みてなされたもので、ゲ
ート電極等の側壁の二酸化シリコン膜を安定に形成し、
さらに、ゲート電極寸法精度を悪化することなく、自己
整合的にLDD構造を有するMIS型トランジスタを形成する
半導体装置の製造方法を提供するものである。
ート電極等の側壁の二酸化シリコン膜を安定に形成し、
さらに、ゲート電極寸法精度を悪化することなく、自己
整合的にLDD構造を有するMIS型トランジスタを形成する
半導体装置の製造方法を提供するものである。
課題を解決するための手段 上記目的を達成するために、本発明は、半導体基板上
にゲート絶縁膜、高濃度不純物拡散を施したゲート電極
を形成する工程と、前記半導体基板と反対導電型の低濃
度拡散層を形成した後、アンモニア（NH3）ガスを含む
雰囲気中で熱処理を施す工程と、次いで、酸素（O2）ガ
スを含む雰囲気中で熱処理を施した後、前記低濃度拡散
層より高濃度の前記基板とは反対導電型の拡散層を形成
する工程を有している。
にゲート絶縁膜、高濃度不純物拡散を施したゲート電極
を形成する工程と、前記半導体基板と反対導電型の低濃
度拡散層を形成した後、アンモニア（NH3）ガスを含む
雰囲気中で熱処理を施す工程と、次いで、酸素（O2）ガ
スを含む雰囲気中で熱処理を施した後、前記低濃度拡散
層より高濃度の前記基板とは反対導電型の拡散層を形成
する工程を有している。
作用 本発明によれば、アンモニア（NH3）ガス雰囲気中で7
00℃程度の熱処理を施すことで、表面濃度の１×1018cm
-3程度以下の低濃度拡散層表面は、窒化シリコン膜と推
定される耐酸化性被膜が形成されるが濃度の１×1018cm
-3程度以上の高濃度拡散層表面は、耐酸化性被膜が形成
できず、ゲート電極層に、１×1018cm-3以上の高濃度拡
散層を形成し、半導体基板表面は１×1018cm-3以下の低
濃度拡散層を形成することで、ゲート電極表面及びその
側壁、さらに二酸化シリコン膜上に選択的に二酸化シリ
コン膜を形成する事が可能となる。
00℃程度の熱処理を施すことで、表面濃度の１×1018cm
-3程度以下の低濃度拡散層表面は、窒化シリコン膜と推
定される耐酸化性被膜が形成されるが濃度の１×1018cm
-3程度以上の高濃度拡散層表面は、耐酸化性被膜が形成
できず、ゲート電極層に、１×1018cm-3以上の高濃度拡
散層を形成し、半導体基板表面は１×1018cm-3以下の低
濃度拡散層を形成することで、ゲート電極表面及びその
側壁、さらに二酸化シリコン膜上に選択的に二酸化シリ
コン膜を形成する事が可能となる。
本発明の半導体装置の製造方法によれば、ゲート電極
層側壁等の二酸化シリコン膜をエッチングする必要がな
く、寸法精度をより高精度に形成する事が可能となる。
層側壁等の二酸化シリコン膜をエッチングする必要がな
く、寸法精度をより高精度に形成する事が可能となる。
実施例 以下、具体的な実施例を断面図を用いて第１図（ａ）
〜（ｄ）に示す。
〜（ｄ）に示す。
第１図（ａ）において、Ｐ型半導体基板１にゲート絶
縁膜２である二酸化シリコン膜，ゲート電極膜３である
多結晶シリコン膜を順次積層し、ホスフィン（PH3）ガ
スの雰囲気中で熱処理を施した後、リソグラフィ技術，
エッチング技術を利用し、MIS型トランジスタのゲート
部を形成する。次に、セルフアラインによるイオン注入
技術を用い、Ｎ型低濃度拡散層４を形成する。
縁膜２である二酸化シリコン膜，ゲート電極膜３である
多結晶シリコン膜を順次積層し、ホスフィン（PH3）ガ
スの雰囲気中で熱処理を施した後、リソグラフィ技術，
エッチング技術を利用し、MIS型トランジスタのゲート
部を形成する。次に、セルフアラインによるイオン注入
技術を用い、Ｎ型低濃度拡散層４を形成する。
本実施例において、ゲート絶縁層２である二酸化シリ
コン膜厚を20nmとし、ゲート電極３の多結晶シリコン膜
厚を400nmとした。ホスフィン（PH3）ガス雰囲気中の熱
処理条件を温度1000℃，時間20分とし処理を施した際の
多結晶シリコン膜の不純物濃度を３×1020cm-3程度とし
た。さらにＮ型低濃度拡散層４の不純物としてリン
（P+）イオン注入を施し、濃度２×1017cm-3とした。
コン膜厚を20nmとし、ゲート電極３の多結晶シリコン膜
厚を400nmとした。ホスフィン（PH3）ガス雰囲気中の熱
処理条件を温度1000℃，時間20分とし処理を施した際の
多結晶シリコン膜の不純物濃度を３×1020cm-3程度とし
た。さらにＮ型低濃度拡散層４の不純物としてリン
（P+）イオン注入を施し、濃度２×1017cm-3とした。
次に、第１図（ｂ）に示す様に、アンモニア（NH3）
ガス雰囲気中で熱処理を施し、Ｎ型低濃度拡散層４の表
面に、耐酸化性被膜である窒化シリコン膜８を形成した
後、酸素（O2）ガスを含む雰囲気中で熱酸化を施し、ゲ
ート電極３上及びその側壁さらにゲート絶縁膜２の側壁
に二酸化シリコン膜５′を形成する。
ガス雰囲気中で熱処理を施し、Ｎ型低濃度拡散層４の表
面に、耐酸化性被膜である窒化シリコン膜８を形成した
後、酸素（O2）ガスを含む雰囲気中で熱酸化を施し、ゲ
ート電極３上及びその側壁さらにゲート絶縁膜２の側壁
に二酸化シリコン膜５′を形成する。
本実施例において、アンモニア（NH3）ガス熱処理条
件として、圧力300mTorr,温度750℃，処理時間５分とし
た。また、熱酸化処理条件として、酸素（O2）ガスと水
素（H2）ガスの混合ガス雰囲気とし、温度900℃，処理
時間30分とし、ゲート電極３上の二酸化シリコン膜５′
の膜厚を180nmとした。
件として、圧力300mTorr,温度750℃，処理時間５分とし
た。また、熱酸化処理条件として、酸素（O2）ガスと水
素（H2）ガスの混合ガス雰囲気とし、温度900℃，処理
時間30分とし、ゲート電極３上の二酸化シリコン膜５′
の膜厚を180nmとした。
次に、第１図（ｃ）に示す様に、セルフアラインによ
るイオン注入技術を用い、Ｎ型高濃度拡散層６を形成し
た後、層間絶縁膜９を気相成長法により形成した。
るイオン注入技術を用い、Ｎ型高濃度拡散層６を形成し
た後、層間絶縁膜９を気相成長法により形成した。
本実施例において、Ｎ型高濃度拡散層６として、ヒソ
イオン注入を施し、不純物濃度８×1019cm-3,拡散長（x
j）0.35μｍとした。さらに層間絶縁膜９として、ホウ
素，リンイオンを含む二酸化シリコン膜（BPSG膜）を0.
8μｍとした。
イオン注入を施し、不純物濃度８×1019cm-3,拡散長（x
j）0.35μｍとした。さらに層間絶縁膜９として、ホウ
素，リンイオンを含む二酸化シリコン膜（BPSG膜）を0.
8μｍとした。
次に、第１図（ｄ）に示す様に、周知の拡散技術，気
相成長技術，リソグラフィー技術，エッチング技術を用
いて、所定の部分に配線層10,保護膜11を形成した。
相成長技術，リソグラフィー技術，エッチング技術を用
いて、所定の部分に配線層10,保護膜11を形成した。
本実施例において、配線層10として、アルミニウム合
金膜0.8μｍ、保護膜11として窒化シリコン膜0.8μｍと
した。
金膜0.8μｍ、保護膜11として窒化シリコン膜0.8μｍと
した。
本実施例では、Ｐ型基板を用いたLDD構造について説
明したがＮ型基板でも使用でき、さらに、基板内にＰ型
又はＮ型のウエル層を形成した場合でも使用できること
はいうまでもない。
明したがＮ型基板でも使用でき、さらに、基板内にＰ型
又はＮ型のウエル層を形成した場合でも使用できること
はいうまでもない。
また、ゲート絶縁膜２として、二酸化シリコン膜を用
いたが、組成の異なる２層,3層の積層構造においても、
同様の効果があり、ゲート電極３として多結晶シリコン
膜以外の高融点金属を用いても同様の効果のあることは
いうまでもない。
いたが、組成の異なる２層,3層の積層構造においても、
同様の効果があり、ゲート電極３として多結晶シリコン
膜以外の高融点金属を用いても同様の効果のあることは
いうまでもない。
さらに、ゲート電極層３の高温度不純物形成としてホ
スフィン（PH3）ガスを用いたがリンイオンを含むオキ
シ塩化リン（POCl3）ガス等、ホウ素イオンを含む酸化
ホウ素（B2O3）等のガスを用いても同様の効果のあるこ
とはいうまでもない。
スフィン（PH3）ガスを用いたがリンイオンを含むオキ
シ塩化リン（POCl3）ガス等、ホウ素イオンを含む酸化
ホウ素（B2O3）等のガスを用いても同様の効果のあるこ
とはいうまでもない。
発明の効果 以上の様に、不純物濃度の相違部分を選択的に形成し
た後、アンモニア（NH3）ガス雰囲気中で熱処理を施す
ことで、ゲート電極及びゲート絶縁膜の側壁部に二酸化
シリコン膜を精度よく形成でき、高精度のLDD構造を有
するMIS型トランジスタの形成を可能とするものであ
る。
た後、アンモニア（NH3）ガス雰囲気中で熱処理を施す
ことで、ゲート電極及びゲート絶縁膜の側壁部に二酸化
シリコン膜を精度よく形成でき、高精度のLDD構造を有
するMIS型トランジスタの形成を可能とするものであ
る。
第１図（ａ）〜（ｄ）は本発明の一実施例の断面図を工
程順に示した各断面図、第２図（ａ）〜（ｃ）及び第３
図（ａ）〜（ｃ）は従来の製造方法の断面図を工程順に
示した各断面図である。 １……Ｐ型シリコン基板、２……ゲート絶縁膜（二酸化
シリコン膜）、３……ゲート電極（多結晶シリコン
膜）、４……Ｎ型低濃度拡散層、5,5′……二酸化シリ
コン膜、６……Ｎ型高濃度拡散層、7,8……窒化シリコ
ン膜、９……層間絶縁膜（BPSG膜）、10……金属配線
（アルミニウム合金）、11……保護膜（窒化シリコン
膜）。
程順に示した各断面図、第２図（ａ）〜（ｃ）及び第３
図（ａ）〜（ｃ）は従来の製造方法の断面図を工程順に
示した各断面図である。 １……Ｐ型シリコン基板、２……ゲート絶縁膜（二酸化
シリコン膜）、３……ゲート電極（多結晶シリコン
膜）、４……Ｎ型低濃度拡散層、5,5′……二酸化シリ
コン膜、６……Ｎ型高濃度拡散層、7,8……窒化シリコ
ン膜、９……層間絶縁膜（BPSG膜）、10……金属配線
（アルミニウム合金）、11……保護膜（窒化シリコン
膜）。
Claims (1)
- 【請求項１】一導電型半導体基板上に、絶縁膜を形成
し、高濃度拡散を施したゲート電極を形成する工程と、
前記半導体基板表面に反対導電型の低濃度拡散層を形成
した後に、アンモニア（NH3）ガスを含む雰囲気中で熱
処理を施す工程と、酸素（O2）ガスを含む雰囲気中で熱
処理を施した後、前記低濃度拡散層よりも高濃度の前記
基板と反対導電型の拡散層を形成する工程とをそなえた
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27118788A JPH088358B2 (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27118788A JPH088358B2 (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02117141A JPH02117141A (ja) | 1990-05-01 |
| JPH088358B2 true JPH088358B2 (ja) | 1996-01-29 |
Family
ID=17496561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27118788A Expired - Fee Related JPH088358B2 (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088358B2 (ja) |
-
1988
- 1988-10-27 JP JP27118788A patent/JPH088358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02117141A (ja) | 1990-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5654237A (en) | Method of manufacturing semiconductor device | |
| US5225357A (en) | Low P+ contact resistance formation by double implant | |
| US4948744A (en) | Process of fabricating a MISFET | |
| KR950011020B1 (ko) | 절연 게이트형 반도체 장치 및 그 제작방법 | |
| JPH04116869A (ja) | 半導体素子およびその製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| JP2685033B2 (ja) | Ｍｉｓ型ｆｅｔおよびその製造方法 | |
| JP3166911B2 (ja) | 半導体装置の製造方法 | |
| JP3116163B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH088358B2 (ja) | 半導体装置の製造方法 | |
| US6313034B1 (en) | Method for forming integrated circuit device structures from semiconductor substrate oxidation mask layers | |
| JPS61234077A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1098008A (ja) | 半導体装置及びその製造方法 | |
| JP3371600B2 (ja) | Ｍｉｓトランジスタの製造方法 | |
| KR100402105B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0644559B2 (ja) | 半導体集積回路の製造方法 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPH10107281A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |