JPH0883906A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0883906A JPH0883906A JP21896794A JP21896794A JPH0883906A JP H0883906 A JPH0883906 A JP H0883906A JP 21896794 A JP21896794 A JP 21896794A JP 21896794 A JP21896794 A JP 21896794A JP H0883906 A JPH0883906 A JP H0883906A
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- voltage
- semiconductor device
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】ゲート電圧を高くしてＩＧＢＴを駆動しても、
ラッチアップの発生を効果的に防止できる半導体装置を
提供すること。 【構成】ＩＧＢＴ１と、このＩＧＢＴ１のソースに入力
端が接続されてＩＧＢＴ１に直列接続されたＭＯＳＦＥ
Ｔ２とを備えている。
ラッチアップの発生を効果的に防止できる半導体装置を
提供すること。 【構成】ＩＧＢＴ１と、このＩＧＢＴ１のソースに入力
端が接続されてＩＧＢＴ１に直列接続されたＭＯＳＦＥ
Ｔ２とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＧＢＴの過電流保護
を行なう半導体装置に関する。
を行なう半導体装置に関する。
【０００２】
【従来の技術】絶縁ゲート型の高耐圧半導素子の一つと
して、ＩＧＢＴ（Insulated Gate Bipolar Transistor
）がある。ＩＧＢＴは、パワーＭＯＳＦＥＴの高速ス
イッチング特性とバイポーラトランジスタの高出力特性
とを兼ね備えた新しい高耐圧半導体素子であり、近年、
インバータやスイッチング電源等のパワーエレクトロニ
クスの分野で多く利用されている。
して、ＩＧＢＴ（Insulated Gate Bipolar Transistor
）がある。ＩＧＢＴは、パワーＭＯＳＦＥＴの高速ス
イッチング特性とバイポーラトランジスタの高出力特性
とを兼ね備えた新しい高耐圧半導体素子であり、近年、
インバータやスイッチング電源等のパワーエレクトロニ
クスの分野で多く利用されている。
【０００３】ところで、ＩＧＢＴのドレイン・ソース間
電圧とドレイン・ソース間電流との間の特性（Ｖ−Ｉ特
性）は、ゲート電圧に大きく左右され、ゲート電圧が高
くなるとオン電圧は低くなる。このため、ゲート電圧を
高くしてＩＧＢＴを駆動とすると、低損失の駆動が可能
となる。
電圧とドレイン・ソース間電流との間の特性（Ｖ−Ｉ特
性）は、ゲート電圧に大きく左右され、ゲート電圧が高
くなるとオン電圧は低くなる。このため、ゲート電圧を
高くしてＩＧＢＴを駆動とすると、低損失の駆動が可能
となる。
【０００４】しかし、この場合、ＩＧＢＴの飽和電流が
高くなり、ラッチアップ電流を越える大きな電流（過電
流）が流れる。したがって、ゲート電圧を高くしてＩＧ
ＢＴを駆動すると、ＩＧＢＴに過電流が流れた場合に、
ＩＧＢＴがラッチアップし、最悪の場合にはＩＧＢＴが
破壊されるという問題が生じる。
高くなり、ラッチアップ電流を越える大きな電流（過電
流）が流れる。したがって、ゲート電圧を高くしてＩＧ
ＢＴを駆動すると、ＩＧＢＴに過電流が流れた場合に、
ＩＧＢＴがラッチアップし、最悪の場合にはＩＧＢＴが
破壊されるという問題が生じる。
【０００５】
【発明が解決しようとする課題】上述の如く、ゲート電
圧を高くしてＩＧＢＴを低損失で駆動すると、ＩＧＢＴ
に過電流が流れた場合に、ＩＧＢＴがラッチアップする
という問題があった。本発明は、上記事情を考慮してな
されたもので、その目的とするところは、ゲート電圧を
高くしてＩＧＢＴを駆動しても、ラッチアップの発生を
効果的に防止できるＩＧＢＴを備えた半導体装置を提供
することにある。
圧を高くしてＩＧＢＴを低損失で駆動すると、ＩＧＢＴ
に過電流が流れた場合に、ＩＧＢＴがラッチアップする
という問題があった。本発明は、上記事情を考慮してな
されたもので、その目的とするところは、ゲート電圧を
高くしてＩＧＢＴを駆動しても、ラッチアップの発生を
効果的に防止できるＩＧＢＴを備えた半導体装置を提供
することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、ＩＧＢＴと、このＩＧＢ
Ｔのソースに入力端が接続されて前記ＩＧＢＴに直列接
続された非線形素子とを備え、前記非線形素子が、入出
力端間に流れる電流の増加に伴って、入出力端間の電圧
が非線形に増加する素子であり、前記ＩＧＢＴのゲート
・ソース間に印加される電圧が、外部より印加される前
記ＩＧＢＴのゲート電圧と、前記非線形素子の入出力端
間の電圧との差に略等しくなるようにしたことを特徴と
する。
めに、本発明の半導体装置は、ＩＧＢＴと、このＩＧＢ
Ｔのソースに入力端が接続されて前記ＩＧＢＴに直列接
続された非線形素子とを備え、前記非線形素子が、入出
力端間に流れる電流の増加に伴って、入出力端間の電圧
が非線形に増加する素子であり、前記ＩＧＢＴのゲート
・ソース間に印加される電圧が、外部より印加される前
記ＩＧＢＴのゲート電圧と、前記非線形素子の入出力端
間の電圧との差に略等しくなるようにしたことを特徴と
する。
【０００７】
【作用】本発明によれば、ＩＧＢＴに非線形素子が直列
に接続されているので、ＩＧＢＴおよび非線形素子には
同じ電流が流れ、そして、このときのＩＧＢＴのゲート
・ソース間電圧は、ＩＧＢＴのゲート電圧から非線形素
子の入出力端間の電圧を引いたものとなる。
に接続されているので、ＩＧＢＴおよび非線形素子には
同じ電流が流れ、そして、このときのＩＧＢＴのゲート
・ソース間電圧は、ＩＧＢＴのゲート電圧から非線形素
子の入出力端間の電圧を引いたものとなる。
【０００８】したがって、過電流が流れても、ゲート・
ソース間電圧は、非線形素子の入出力端間の電圧分だけ
小さくなるので、ＩＧＢＴのラッチアップの発生は防止
される。
ソース間電圧は、非線形素子の入出力端間の電圧分だけ
小さくなるので、ＩＧＢＴのラッチアップの発生は防止
される。
【０００９】ここで、非線形素子として、過電流が流れ
ると、入出力端間の電圧が、急激に増加する特性を有す
るものを用いれば、ＩＧＢＴのラッチアップの発生を効
果的に防止できる。
ると、入出力端間の電圧が、急激に増加する特性を有す
るものを用いれば、ＩＧＢＴのラッチアップの発生を効
果的に防止できる。
【００１０】
【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、本発明の第１の実施例に係る半導体装置を
示す図である。この半導体装置はＩＧＢＴを過電流から
保護するものである。
る。図１は、本発明の第１の実施例に係る半導体装置を
示す図である。この半導体装置はＩＧＢＴを過電流から
保護するものである。
【００１１】図中、１はＩＧＢＴを示しており、このＩ
ＧＢＴのゲートには高い電圧（例えば、２０Ｖ）が印加
され、低損失の駆動が行なわれるようになっている。ま
た、ＩＧＢＴ１のソースには非線形素子としてのＭＯＳ
ＦＥＴ２が接続されており、ＩＧＢＴ１に対してＭＯＳ
ＦＥＴ２は直列に接続され、ＩＧＢＴ１とＭＯＳＦＥＴ
２とには同じ電流が流れるようになっている。
ＧＢＴのゲートには高い電圧（例えば、２０Ｖ）が印加
され、低損失の駆動が行なわれるようになっている。ま
た、ＩＧＢＴ１のソースには非線形素子としてのＭＯＳ
ＦＥＴ２が接続されており、ＩＧＢＴ１に対してＭＯＳ
ＦＥＴ２は直列に接続され、ＩＧＢＴ１とＭＯＳＦＥＴ
２とには同じ電流が流れるようになっている。
【００１２】また、ＭＯＳＦＥＴ２のゲートには電源５
が設けられ、後述するように、ゲートには所定のゲート
電圧が印加されている。なお、ＭＯＳＦＥＴ２は低耐圧
のものでも良い。なお、図中、３は電源、４は負荷を示
している。
が設けられ、後述するように、ゲートには所定のゲート
電圧が印加されている。なお、ＭＯＳＦＥＴ２は低耐圧
のものでも良い。なお、図中、３は電源、４は負荷を示
している。
【００１３】図２は、ＭＯＳＦＥＴ２のドレイン・ソー
ス間電流ＩDSとドレイン・ソース間電圧ＶDSとの関係を
示す特性図である。図２から分かるように、ドレイン・
ソース間電流ＩDSの増加に伴って、ドレイン・ソース間
電圧ＶDSは非線形に増加する。すなわち、ドレイン・ソ
ース間電流ＩDSがある一定値（飽和電流）を越えると、
ドレイン・ソース間電圧ＶDSは急激に増加する。
ス間電流ＩDSとドレイン・ソース間電圧ＶDSとの関係を
示す特性図である。図２から分かるように、ドレイン・
ソース間電流ＩDSの増加に伴って、ドレイン・ソース間
電圧ＶDSは非線形に増加する。すなわち、ドレイン・ソ
ース間電流ＩDSがある一定値（飽和電流）を越えると、
ドレイン・ソース間電圧ＶDSは急激に増加する。
【００１４】この飽和電流は、ＭＯＳＦＥＴ２のゲート
に印加される電圧（ゲート電圧）によって異なる。本実
施例では、飽和電流がＩＧＢＴの過電流となるように、
電源５によりゲート電圧（所定のゲート電圧）を設定し
ている。例えば、過電流が１０Ａであれば、飽和電流が
１０Ａとなるように、ゲート電圧を設定する。
に印加される電圧（ゲート電圧）によって異なる。本実
施例では、飽和電流がＩＧＢＴの過電流となるように、
電源５によりゲート電圧（所定のゲート電圧）を設定し
ている。例えば、過電流が１０Ａであれば、飽和電流が
１０Ａとなるように、ゲート電圧を設定する。
【００１５】このように構成された半導体装置によれ
ば、ＩＧＢＴ１に過電流が流れると、ＭＯＳＦＥＴ２の
ドレイン・ソース間電圧ＶDSが急激に増加する。このと
き、ＩＧＢＴ１とＭＯＳＦＥＴ２とが直列に接続されて
いるので、ＩＧＢＴ１のゲート・ソース間電圧は、ＩＧ
ＢＴ１のゲート電圧からＭＯＳＦＥＴ２のドレイン・ソ
ース間電圧ＶDSを引いたものとなる。
ば、ＩＧＢＴ１に過電流が流れると、ＭＯＳＦＥＴ２の
ドレイン・ソース間電圧ＶDSが急激に増加する。このと
き、ＩＧＢＴ１とＭＯＳＦＥＴ２とが直列に接続されて
いるので、ＩＧＢＴ１のゲート・ソース間電圧は、ＩＧ
ＢＴ１のゲート電圧からＭＯＳＦＥＴ２のドレイン・ソ
ース間電圧ＶDSを引いたものとなる。
【００１６】したがって、ＩＧＢＴ１に過電流が流れて
も、ＩＧＢＴ１のゲート・ソース間の電圧が自動的に低
下し、ＩＧＢＴの飽和電流が低くなるため、ラッチアッ
プの発生を防止できる。
も、ＩＧＢＴ１のゲート・ソース間の電圧が自動的に低
下し、ＩＧＢＴの飽和電流が低くなるため、ラッチアッ
プの発生を防止できる。
【００１７】また、上記動作原理により、過電流が流れ
た場合、ＩＧＢＴの飽和電流が小さくなるため、電源電
圧のほとんどは負荷とＩＧＢＴに分担され、非線形素子
のＭＯＳＦＥＴに過電圧が印加されることはない。した
がって、非線形素子はＩＧＢＴ１よりも耐圧の低い低耐
圧の素子で良い。
た場合、ＩＧＢＴの飽和電流が小さくなるため、電源電
圧のほとんどは負荷とＩＧＢＴに分担され、非線形素子
のＭＯＳＦＥＴに過電圧が印加されることはない。した
がって、非線形素子はＩＧＢＴ１よりも耐圧の低い低耐
圧の素子で良い。
【００１８】図３は、本発明の第２の実施例に係る半導
体装置を示す図である。なお、図１の半導体装置と対応
する部分には図１と同一符号を付してあり、詳細な説明
は省略する。
体装置を示す図である。なお、図１の半導体装置と対応
する部分には図１と同一符号を付してあり、詳細な説明
は省略する。
【００１９】本実施例の半導体装置が先の実施例のそれ
と異なる点は、非線形素子として、バイポーラトランジ
スタ６を用いたことにある。本実施例によれば、コレク
タ・エミッタ間電流の飽和電流がＩＧＢＴ２の過電流と
なるように、バイポーラトランジスタ６のベース電流を
設定することにより、先の実施例と同様な効果が得られ
る。
と異なる点は、非線形素子として、バイポーラトランジ
スタ６を用いたことにある。本実施例によれば、コレク
タ・エミッタ間電流の飽和電流がＩＧＢＴ２の過電流と
なるように、バイポーラトランジスタ６のベース電流を
設定することにより、先の実施例と同様な効果が得られ
る。
【００２０】図４は、本発明の第３の実施例に係る半導
体装置（電圧形３相インバータ）を示す図である。本実
施例の電圧形３相インバータの特徴は、主スイッチング
素子としてＩＧＢＴ１を用い、下段の３個のＩＧＢＴに
対し、一つの非線形素子を接続したことにある。なお、
図中、７はＩＧＢＴ１と逆並列に接続された帰還ダイオ
ードを示している。
体装置（電圧形３相インバータ）を示す図である。本実
施例の電圧形３相インバータの特徴は、主スイッチング
素子としてＩＧＢＴ１を用い、下段の３個のＩＧＢＴに
対し、一つの非線形素子を接続したことにある。なお、
図中、７はＩＧＢＴ１と逆並列に接続された帰還ダイオ
ードを示している。
【００２１】なお、本実施例では、非線形素子として、
ＭＯＳＦＥＴを用いたが、第２の実施例と同様に、バイ
ポーラトランジスタを用いても良い。また、全てのＩＧ
ＢＴに本発明を適用しても良い。上記第１〜第３の実施
例において、ＩＧＢＴと非線形素子とは別基板に形成し
ても良いし、同一基板に形成して集積化しても良い。
ＭＯＳＦＥＴを用いたが、第２の実施例と同様に、バイ
ポーラトランジスタを用いても良い。また、全てのＩＧ
ＢＴに本発明を適用しても良い。上記第１〜第３の実施
例において、ＩＧＢＴと非線形素子とは別基板に形成し
ても良いし、同一基板に形成して集積化しても良い。
【００２２】
【発明の効果】以上詳述したように本発明によれば、ゲ
ート電圧を高くしてＩＧＢＴを駆動しても、ラッチアッ
プの発生を効果的に防止できる半導体装置を実現できる
ようになる。
ート電圧を高くしてＩＧＢＴを駆動しても、ラッチアッ
プの発生を効果的に防止できる半導体装置を実現できる
ようになる。
【図１】本発明の第１の実施例に係る半導体装置を示す
図
図
【図２】ＭＯＳＦＥＴ（非線形素子）のドレイン・ソー
ス間電流とドレイン・ソース間電圧との関係を示す特性
図
ス間電流とドレイン・ソース間電圧との関係を示す特性
図
【図３】本発明の第２の実施例に係る半導体装置を示す
図
図
【図４】本発明の第３の実施例に係る半導体装置を示す
図
図
１…ＩＧＢＴ ２…ＭＯＳＦＥＴ（非線形素子） ３…電源 ４…負荷 ５…電源 ６…バイポーラトランジスタ（非線形素子） ７…帰還ダイオード
Claims (2)
- 【請求項１】ＩＧＢＴと、このＩＧＢＴのソースに入力
端が接続されて前記ＩＧＢＴに直列接続された非線形素
子とを具備し、前記非線形素子は、入出力端間に流れる
電流の増加に伴って、入出力端間の電圧が非線形に増加
する素子であり、前記ＩＧＢＴのゲート・ソース間に印
加される電圧が、外部より印加される前記ＩＧＢＴのゲ
ート電圧と、前記非線形素子の入出力端間の電圧との差
に略等しくなるようにしたことを特徴とする半導体装
置。 - 【請求項２】前記非線形素子は、ＩＧＢＴよりも耐圧の
低い素子であることを特徴とする請求項１に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21896794A JPH0883906A (ja) | 1994-09-13 | 1994-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21896794A JPH0883906A (ja) | 1994-09-13 | 1994-09-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0883906A true JPH0883906A (ja) | 1996-03-26 |
Family
ID=16728167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21896794A Pending JPH0883906A (ja) | 1994-09-13 | 1994-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0883906A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108111004A (zh) * | 2017-12-29 | 2018-06-01 | 电子科技大学 | 一种实现Si IGBT软开关特性的混合型器件 |
| CN115312594A (zh) * | 2021-05-07 | 2022-11-08 | 伏达半导体(合肥)有限公司 | 无闩锁侧向igbt装置、制造方法及器件 |
-
1994
- 1994-09-13 JP JP21896794A patent/JPH0883906A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108111004A (zh) * | 2017-12-29 | 2018-06-01 | 电子科技大学 | 一种实现Si IGBT软开关特性的混合型器件 |
| CN108111004B (zh) * | 2017-12-29 | 2019-10-29 | 电子科技大学 | 一种实现Si IGBT软开关特性的混合型器件 |
| CN115312594A (zh) * | 2021-05-07 | 2022-11-08 | 伏达半导体(合肥)有限公司 | 无闩锁侧向igbt装置、制造方法及器件 |
| CN115312594B (zh) * | 2021-05-07 | 2025-05-13 | 伏达半导体(合肥)股份有限公司 | 无闩锁侧向igbt装置、制造方法及器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1080132A (ja) | スイッチング回路装置のためのゲート電圧制限回路 | |
| JP3164065B2 (ja) | 半導体装置 | |
| US6809561B2 (en) | Semiconductor power converting apparatus | |
| JPH06244693A (ja) | Ｍｏｓ電界効果トランジスタスイッチ回路 | |
| EP0675584A1 (en) | Power output stage with limited current absorption during high-impedance phase | |
| CN106411113A (zh) | 栅极保护电路和电力电子设备 | |
| JPH05327442A (ja) | 負荷短絡保護機能付きｍｏｓ形パワー素子 | |
| US6727516B2 (en) | Semiconductor power conversion apparatus | |
| JPH02214219A (ja) | バイポーラｍｏｓ３値出力バッファ | |
| JP4901083B2 (ja) | ゲート駆動装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| US5731729A (en) | Voltage transient suppression circuit for preventing overvoltages in power transistor systems | |
| JPH0883906A (ja) | 半導体装置 | |
| US6246557B1 (en) | Loss of ground protection for electronic relays | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH06105448A (ja) | 保護機能を備えたスイッチ装置 | |
| JP3918778B2 (ja) | 保護回路 | |
| CN223957294U (zh) | 驱动保护电路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPS58210676A (ja) | 半導体装置 | |
| JPS6387128A (ja) | 過電流保護回路 | |
| JPH1022801A (ja) | 制御素子保護回路 |