JPH088411A - キャパシタの電荷貯蔵電極構造及びその製造方法 - Google Patents

キャパシタの電荷貯蔵電極構造及びその製造方法

Info

Publication number
JPH088411A
JPH088411A JP6325106A JP32510694A JPH088411A JP H088411 A JPH088411 A JP H088411A JP 6325106 A JP6325106 A JP 6325106A JP 32510694 A JP32510694 A JP 32510694A JP H088411 A JPH088411 A JP H088411A
Authority
JP
Japan
Prior art keywords
storage electrode
charge storage
oxide
capacitor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6325106A
Other languages
English (en)
Other versions
JP2824400B2 (ja
Inventor
Sung Chun Cho
誠 天 趙
Kyung Dong Yoo
景 東 兪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH088411A publication Critical patent/JPH088411A/ja
Application granted granted Critical
Publication of JP2824400B2 publication Critical patent/JP2824400B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 工程を単純化にしながらも有効面積を増加さ
せた電荷貯蔵電極及びその製造方法を提供する。 【構成】 粘性の流動特性を有する酸化物を用いてパタ
ーン１０を形成し、このパターンを熱処理し、両端部が
湾曲した円筒状パターン１０Ａに変形させ、この円筒状
パターン上にポリシリコン６を蒸着及びエッチングした
後、円筒状パターン１０Ａを除去することによって、多
数の貫通孔２０を有する電荷貯蔵電極構造を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はキャパシタの電荷貯蔵電
極構造及びその製造方法に関するものであって、特に粘
性の流動（Viscous Flow) 特性を有する酸化物を用いて
多数の貫通孔を有する電荷貯蔵電極構造を形成すること
によって、制限された面積でキャパシタンス（Capacita
nce)を増加させることのできるキャパシタの電荷貯蔵電
極構造及びその製造方法に関するものである。
【０００２】
【従来の技術】一般に、半導体素子が高集積化されてい
くことによってセル面積は益々縮小されている。しかし
ながら、セル面積の縮小にも拘らず素子の動作に必要な
最小限のキャパシタンスは確保されなければならない。
【０００３】
【発明が解決しようとする課題】これを解決するために
種々の３次元構造の電荷貯蔵電極が提示されている。し
かしながら、このような３次元構造の電荷貯蔵電極は製
造工程上に難点が多くあり、製造工程を単純化しながら
も容易に製造することが出来るように研究されつつあ
る。
【０００４】従って、本発明は単純な製造工程に制限さ
れた面積で、キャパシタンスを増加させることの出来る
キャパシタの電荷貯蔵電極構造及びその製造方法を提供
することにその目的がある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るための本発明の電荷貯蔵電極構造はシリコン基板の接
合領域にコンタクトされ、上部に少なくとも一つの貫通
孔を有することを特徴とする。
【０００６】また、本発明の電荷貯蔵電極製造工程は、
接合領域が形成されたシリコン基板上に層間絶縁膜を形
成する段階と、前記層間絶縁膜上にエッチング障壁層を
形成する段階と、前記エッチング障壁層上に少なくとも
一つの四角棒状酸化物パターンを形成する段階と、熱処
理工程を実施し、前記四角棒状酸化物パターンを両端部
が湾曲した円筒状酸化物パターンに変形させる段階と、
電荷貯蔵電極コンタクトマスクを用いたエッチング工程
によって前記エッチング障壁層と前記層間絶縁膜を順次
にエッチングし、前記接合領域を露出させるコンタクト
ホールを形成する段階と、前記コンタクトホール、両端
部が湾曲した円筒状酸化物パターン及びエッチング障壁
層からなった表面構造上にポリシリコン層を形成する段
階と、電荷貯蔵電極マスクを用いたエッチング工程によ
って前記ポリシリコン層の露出した部分を前記層間絶縁
膜が露出されない時点までエッチングし、これによって
前記円筒状酸化物のパターンの両端部の一部分が露出さ
れる段階と、酸化物ウェットエッチング工程によって前
記円筒状酸化物パターンを除去し、これによって貫通孔
が形成される段階と、電荷貯蔵電極マスクを再び用いた
エッチング工程によって電荷貯蔵電極領域の外側にある
エッチング障壁層をエッチングし、電荷貯蔵電極を形成
する段階からなることを特徴とする。
【０００７】
【作用】流動特性を有する酸化物を用いて多数の貫通孔
を有する電荷貯蔵電極を形成することによって、工程を
単純化しながらも有効面積を増加させる。
【０００８】
【実施例】以下、添付された図面を参照しながら本発明
を詳細に説明する。図１Ａ乃至図１Ｆは本発明によるキ
ャパシタの電荷貯蔵電極を製造する工程を示した断面図
である。図１Ａはシリコン基板１上に電荷貯蔵電極がコ
ンタクトされる領域である接合領域２を不純物のイオン
注入領域を介して形成し、前記接合領域２を含んだシリ
コン基板１上に層間絶縁膜３を形成し、前記層間絶縁膜
３上にエッチング障壁層４を形成し、前記エッチング障
壁層４上に２個の酸化物パターン10を形成した状態を示
したものである。
【０００９】前記層間絶縁膜３は表面平坦化のために流
動特性を有するＢＰＳＧとして形成される。前記エッチ
ング障壁層４は前記酸化物パターン10を形成する時、前
記層間絶縁膜３のエッチング損傷を防止するために前記
酸化物パターン10とエッチング比が異なるポリシリコン
または窒化物から形成される。
【００１０】前記酸化物パターン10は粘性の流動特性を
有する酸化物であって、例えば、ＢＰＳＧ(Boron Phosp
horous Silicate Glass)、Ｏ3-ＢＰＳＧ、ＢＳＧ(Boron
Silicate Glass) 、ＰＳＧ(Phosphorous Silicate Glas
s)のうちいずれかの一つを厚く蒸着した後、非等方性エ
ッチング工程によって電荷貯蔵電極が形成される領域の
幅より最小限のパターンの長さが長い四角棒状パターン
を少なくとも一つ形成し成される。
【００１１】図面では電荷貯蔵電極がコンタクトされる
位置を中心として両方に平行になるようにパターンを形
成する。図面では２個の酸化物パターン10が平行に形成
された状態を示したものの、これに限定せず少なくとも
一つの酸化物パターン10を秩序または無秩序に形成し本
発明の電荷貯蔵電極構造を造ることに適用することが出
来る。
【００１２】図１Ｂは熱処理工程を実施して前記四角棒
状酸化物パターン10を変形させ、これによって両端部が
湾曲した円筒状酸化物パターン10Ａを形成した状態を示
したものである。
【００１３】前記四角棒状酸化物パターン10は酸化物自
体が粘性の流動特性を有しているため、７５０℃乃至９
５０℃の温度範囲で熱処理すれば酸化物が流動し、両端
部が湾曲した円筒状酸化物パターン10Ａとなる。前記両
端部が湾曲した円筒状酸化物パターン10Ａは、前記四角
棒状酸化物パターン10を形成するために蒸着する酸化物
の蒸着厚さとパターンの幅を調節することによって示さ
れたような円形の筒を造ることが出来るものの、楕円形
または他の形態の酸化物パターンでも造ることが出来
る。
【００１４】例えば、前記四角棒状酸化物パターン10の
高さと幅との比が３：２の比で形成される場合、熱処理
工程を経れば円形に近い形態に変わり、前記の比より大
きかったり、小さかったりする場合、横または縦が楕円
形に近い形態に変わるようになる。
【００１５】図１Ｃは電荷貯蔵電極コンタクトマスクを
用いた非等方性エッチング工程によって前記エッチング
障壁層４と層間絶縁膜３を順次にエッチングし、前記接
合領域２に連通されたコンタクトホール５を形成した状
態を示したものである。
【００１６】図１Ｄは前記コンタクトホール５、両端部
が湾曲した円筒状酸化物パターン10Ａ及びエッチング障
壁層４から成った表面構造上にポリシリコン層６を形成
した状態を示したものである。
【００１７】前記ポリシリコン層６はポリシリコン蒸着
工程の間に流動特性を有する前記両端部が湾曲した円筒
状酸化物パターン10Ａが再び流動することを防止するた
めに酸化物の流動が行われる温度より低い温度、例えば
５００℃乃至６００℃の温度範囲で不純物がイン−シツ
（In-Situ ：蒸着工程に続くドーピング工程を実質的に
同じチェンバーで行う)としてドープできるように形成
しなければならない。
【００１８】図１Ｅは電荷貯蔵電極マスクを用いた非等
方性エッチング工程によって前記ポリシリコン層６の露
出された部分を前記層間絶縁膜３が露出されない時点ま
でエッチングした状態を示したものである。この時、前
記円筒状酸化物パターン10Ａの両端部の一部分が露出さ
れる。
【００１９】前記ポリシリコン層６の露出された部分を
エッチングする時、前記エッチング障壁層４が窒化物で
ある場合は、前記層間絶縁膜３が露出する問題は発生し
ないものの、前記エッチング障壁層４がポリシリコンで
ある場合には、前記ポリシリコン層６のエッチング時、
共にエッチングされ、前記層間絶縁膜３が露出する問題
が発生するため、前記円筒状酸化物パターン10Ａが露出
する時点までポリシリコン層６をエッチングしなければ
ならない。
【００２０】図１Ｆは電荷貯蔵電極領域の外側になるエ
ッチング障壁層４と電荷貯蔵電極領域にあるポリシリコ
ン層６をエッチングマスクとした酸化物ウェットエッチ
ング工程によって前記円筒状酸化物パターン10Ａを除去
することによって、その部分に貫通孔20を形成し、再び
電荷貯蔵電極マスクを用いた非等方性エッチング工程に
よって前記電荷貯蔵電極領域の外側にあるエッチング障
壁層４をエッチングし、電荷貯蔵電極６Ａを形成した状
態を示したものである。
【００２１】前記した工程によって成された本発明の電
荷貯蔵電極６Ａは少なくとも一つの貫通孔20を有する構
造として、貫通孔20の内壁と電荷貯蔵電極６Ａの屈曲し
た表面によって制限された面積で有効面積が増大される
ことがわかる。その後、前記少なくとも一つの貫通孔を
有する電荷貯蔵電極の全体表面上に誘電体膜を形成し、
前記誘電体膜上にプレート電極を形成し、キャパシタを
完成する。
【００２２】
【発明の効果】前述による本発明は粘性の流動特性を有
する酸化物を用いて多数の貫通孔を有する電荷貯蔵電極
を形成することによって、工程を単純化しながらも有効
面積を増加させた電荷貯蔵電極を得ることが出来るた
め、高集積半導体素子の製造を容易にすることが出来
る。
【図面の簡単な説明】
【図１】本発明によるキャパシタの電荷貯蔵電極を製造
する工程を示した断面図である。
【符号の説明】
１：シリコン基板 ２：接合領域 ３：層間絶縁膜 ４：エッチング障
壁層 ５：コンタクトホール ６：ポリシリコン
層 10，10Ａ：酸化物パターン 20：貫通孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 キャパシタの電荷貯蔵電極製造方法にお
    いて、接合領域が形成されたシリコン基板上に層間絶縁
    膜を形成する段階と、前記層間絶縁膜上にエッチング障
    壁層を形成する段階と、前記エッチング障壁層上に少な
    くとも一つの四角棒状酸化物のパターンを形成する段階
    と、熱処理工程を実施し、前記四角棒状酸化物のパター
    ンを両端部が湾曲した円筒状酸化物パターンに変形させ
    る段階と、電荷貯蔵電極コンタクトマスクを用いたエッ
    チング工程によって前記エッチング障壁層と前記層間絶
    縁膜を順次にエッチングし、前記接合領域を露出させる
    コンタクトホールを形成する段階と、前記コンタクトホ
    ールと両端部が湾曲した円筒状酸化物パターンとエッチ
    ング障壁層からなった表面構造上にポリシリコン層を形
    成する段階と、電荷貯蔵電極マスクを用いたエッチング
    工程によって、前記ポリシリコン層の露出された部分を
    前記層間絶縁膜が露出されない時点までエッチングし、
    これによって前記円筒状酸化物パターンの両端部の一部
    分が露出する段階と、酸化物エッチング工程によって前
    記円筒状酸化物パターンを除去し、これによって貫通孔
    が形成される段階と、電荷貯蔵マスクを再び用いたエッ
    チング工程によって電荷貯蔵電極の領域の外側にあるエ
    ッチング障壁層をエッチングし電荷貯蔵電極を形成する
    段階からなることを特徴とするキャパシタの電荷貯蔵電
    極製造方法。
  2. 【請求項２】 第１請求項において、前記層間絶縁膜
    は、ＢＰＳＧから形成されることを特徴とするキャパシ
    タの電荷貯蔵電極製造方法。
  3. 【請求項３】 第１請求項において、前記エッチング障
    壁層は、前記酸化物パターンとエッチング比が異なる物
    質から形成されることを特徴とするキャパシタの電荷貯
    蔵電極製造方法。
  4. 【請求項４】 第１または第３請求項において、前記エ
    ッチング障壁層は、ポリシリコンから形成されることを
    特徴とするキャパシタの電荷貯蔵電極製造方法。
  5. 【請求項５】 第１または第３請求項において、前記エ
    ッチング障壁層は、窒化物から形成されることを特徴と
    するキャパシタの電荷貯蔵電極製造方法。
  6. 【請求項６】 第１請求項において、前記酸化物パター
    ンは、粘性の流動特性を有する酸化物から形成されるこ
    とを特徴とするキャパシタの電荷貯蔵電極製造方法。
  7. 【請求項７】 第６請求項において、前記酸化物はＢＰ
    ＳＧであることを特徴とするキャパシタの電荷貯蔵電極
    製造方法。
  8. 【請求項８】 第６請求項において、前記酸化物は、Ｏ
    3-ＢＰＳＧであることを特徴とするキャパシタの電荷貯
    蔵電極製造方法。
  9. 【請求項９】 第６請求項において、前記酸化物は、Ｂ
    ＳＧであることを特徴とするキャパシタの電荷貯蔵電極
    製造方法。
  10. 【請求項１０】 第１請求項において、前記酸化物は、
    ＰＳＧであることを特徴とするキャパシタの電荷貯蔵電
    極製造方法。
  11. 【請求項１１】 第１請求項において、前記酸化物パタ
    ーンは、前記エッチング障壁層上に酸化物を厚く蒸着し
    た後、非等方性エッチング工程によって電荷貯蔵電極が
    形成される領域の幅より最小限の前記酸化物パターンの
    長さが長く形成されることを特徴とするキャパシタの電
    荷貯蔵電極製造方法。
  12. 【請求項１２】 第１請求項において、前記酸化物パタ
    ーンは、前記電荷貯蔵電極がコンタクトされる位置を中
    心として両方に平行に形成されることを特徴とするキャ
    パシタの電荷貯蔵電極製造方法。
  13. 【請求項１３】 第１請求項において、前記酸化物パタ
    ーンは前記電荷貯蔵電極領域で無秩序に形成することを
    特徴とするキャパシタの電荷貯蔵電極製造方法。
  14. 【請求項１４】 第１請求項において、前記四角棒状酸
    化物パターンを前記両端部が湾曲した円筒状酸化物パタ
    ーンに変形させるための熱処理工程は、７５０℃乃至９
    ５０℃の温度範囲で実施されることを特徴とするキャパ
    シタの電荷貯蔵電極製造方法。
  15. 【請求項１５】 第１請求項において、前記両端部が湾
    曲した円筒状酸化物パターンは、その形状が前記四角棒
    状酸化物パターンの高さと幅との比によって決定される
    ことを特徴とするキャパシタの電荷貯蔵電極製造方法。
  16. 【請求項１６】 第１請求項において、前記ポリシリコ
    ン層は、ポリシリコン蒸着工程の間に前記両端部が湾曲
    した円筒状酸化物パターンが流動することを防止するた
    めに酸化物の流動が行われる温度より低い温度で不純物
    がイン−シツ（Ｉｎ−Ｓｉｔｕ）によってドープできる
    ように形成されることを特徴とするキャパシタの電荷貯
    蔵電極製造方法。
  17. 【請求項１７】 第１６請求項において、前記ポリシリ
    コン層の蒸着温度は、５００℃乃至６００℃の温度であ
    ることを特徴とするキャパシタの電荷貯蔵電極製造方
    法。
  18. 【請求項１８】 キャパシタの電荷貯蔵電極構造におい
    て、シリコン基板の接合領域にコンタクトされ、上部に
    少なくとも一つの貫通孔を有することを特徴とするキャ
    パシタの電荷貯蔵電極構造。
  19. 【請求項１９】 第１８請求項において、前記貫通孔の
    形状は円形であることを特徴とするキャパシタの電荷貯
    蔵電極構造。
  20. 【請求項２０】 第１８請求項において、前記貫通孔の
    形状は楕円形であることを特徴とするキャパシタの電荷
    貯蔵電極構造。
  21. 【請求項２１】 第１８請求項において、前記貫通孔
    は、前記電荷貯蔵電極がコンタクトされる位置を中心と
    して両方に平行に形成されることを特徴とするキャパシ
    タの電荷貯蔵電極構造。
  22. 【請求項２２】 第１８請求項において、前記貫通孔
    は、前記電荷貯蔵電極の領域で無秩序に形成されること
    を特徴とするキャパシタの電荷貯蔵電極構造。
JP6325106A 1993-12-27 1994-12-27 キャパシタの電荷貯蔵電極構造及びその製造方法 Expired - Fee Related JP2824400B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93-29781 1993-12-27
KR930029781 1993-12-27

Publications (2)

Publication Number Publication Date
JPH088411A true JPH088411A (ja) 1996-01-12
JP2824400B2 JP2824400B2 (ja) 1998-11-11

Family

ID=19372788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6325106A Expired - Fee Related JP2824400B2 (ja) 1993-12-27 1994-12-27 キャパシタの電荷貯蔵電極構造及びその製造方法

Country Status (5)

Country Link
US (2) US5561309A (ja)
JP (1) JP2824400B2 (ja)
KR (1) KR0150046B1 (ja)
DE (1) DE4446851A1 (ja)
GB (1) GB2285176B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW312831B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(3)
TW312828B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(5)
US5796138A (en) * 1996-08-16 1998-08-18 United Microelectronics Corporation Semiconductor memory device having a tree type capacitor
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
TW312829B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Semiconductor memory device with capacitor(6)
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
US5759890A (en) * 1996-08-16 1998-06-02 United Microelectronics Corporation Method for fabricating a tree-type capacitor structure for a semiconductor memory device
TW304290B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp The manufacturing method for semiconductor memory device with capacitor
TW302524B (en) * 1996-08-16 1997-04-11 United Microelectronics Corp Memory cell structure of dynamic random access memory and manufacturing method thereof
TW308729B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (3)
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
US5739060A (en) * 1996-08-16 1998-04-14 United Microelecrtronics Corporation Method of fabricating a capacitor structure for a semiconductor memory device
TW366592B (en) * 1996-08-16 1999-08-11 United Microelectronics Corp DRAM memory and the manufacturing method for the memory cells
TW297948B (en) * 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
TW306036B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 2)
TW306064B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 6)
TW427012B (en) * 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
TW351846B (en) * 1996-08-16 1999-02-01 United Microelectronics Corp Method for fabricating memory cell for DRAM
JP3230663B2 (ja) * 1998-03-27 2001-11-19 日本電気株式会社 円筒型スタック電極の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320370A (ja) * 1991-03-23 1992-11-11 Samsung Electron Co Ltd 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170234A (en) * 1984-07-03 1992-12-08 Texas Instruments Incorporated High density dynamic RAM with trench capacitor
JPS6267862A (ja) * 1985-09-19 1987-03-27 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPS63198323A (ja) * 1987-02-13 1988-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
JPH088341B2 (ja) * 1989-10-06 1996-01-29 三菱電機株式会社 半導体記憶装置
EP0480411A1 (en) * 1990-10-10 1992-04-15 Micron Technology, Inc. Stacked capacitor DRAM
KR930008583B1 (ko) * 1990-10-25 1993-09-09 현대전자산업주식회사 스택캐패시터 및 그 제조방법
KR930009593B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell)
TW243541B (ja) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
US5238862A (en) * 1992-03-18 1993-08-24 Micron Technology, Inc. Method of forming a stacked capacitor with striated electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320370A (ja) * 1991-03-23 1992-11-11 Samsung Electron Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
GB9425955D0 (en) 1995-02-22
KR0150046B1 (ko) 1998-10-01
DE4446851A1 (de) 1995-06-29
JP2824400B2 (ja) 1998-11-11
GB2285176B (en) 1997-11-26
US5561309A (en) 1996-10-01
KR950021536A (ko) 1995-07-26
GB2285176A (en) 1995-06-28
US5741739A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
JPH088411A (ja) キャパシタの電荷貯蔵電極構造及びその製造方法
US5286668A (en) Process of fabricating a high capacitance storage node
US7179706B2 (en) Permeable capacitor electrode
US5573968A (en) Method for fabricating stacked capacitors of semiconductor device
JP3605219B2 (ja) 高集積半導体装置のキャパシター製造方法
JPH0774320A (ja) 半導体装置の製造方法
JPH0812901B2 (ja) 半導体装置の製造方法
US6331720B1 (en) Electrically conductive structure
US5264386A (en) Read only memory manufacturing method
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100292693B1 (ko) 캐패시터및그제조방법
KR950005478B1 (ko) 폴리사이드 게이트 전극의 형성방법
JPH09232543A (ja) 半導体装置の製造方法
KR0123234B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR0172771B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100223739B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100190521B1 (ko) 디램 (dram) 소자의 적층형 캐패시터 제조 방법
KR970011670B1 (ko) 디램셀의 저장전극 형성방법
KR0140731B1 (ko) 반도체 장치의 요철구조 형성방법
KR100447976B1 (ko) 반도체 장치의 커패시터 제조방법
KR100281546B1 (ko) 반도체 장치의 전하저장전극 형성을 위한 산화막 패턴 형성 방법
JPH08213458A (ja) 半導体装置およびその製造方法
KR100222671B1 (ko) 반도체 장치의 전하저장 전극 형성방법
KR100196223B1 (ko) 커패시터의 제조방법
KR100325462B1 (ko) 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees