JPH088415A - イメージセンサ - Google Patents

Abstract

(57)【要約】 【目的】 ＴＦＴ駆動型のイメージセンサにおいて、配
線容量の不均一を是正するために各信号線に設ける配線
パターンの平面的な面積を小さくし、装置全体の小型化
を図る。 【構成】 複数の受光素子Ｓから成る受光素子アレイ１
１を有し、各受光素子に発生した電荷を薄膜トランジス
タＴにより複数画素毎に信号線Ｄの配線容量ＣLに転送
し、各信号線に保持された電荷を画像信号として出力す
るイメージセンサにおいて、第１の絶縁層２３及び第２
の絶縁層２４に穿孔されたコンタクトホール２５を介し
て接続された上部信号線２２と下部信号線２１とで前記
信号線Ｄを構成し、第１の絶縁層２３と第２の絶縁層２
４との間に中間導電性膜２６を形成することにより、上
部信号線２２及び下部信号線２１と中間導電性膜２６と
の間に補正容量を形成して信号線Ｄの配線容量の均一化
を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージスキャナやフ
ァクシミリ等における原稿画像の読み取りに使用される
イメージセンサに係り、特に小型化を図りながら画像の
読み取りに際して正確な画像読み取りが可能な構造に関
する。

【０００２】

【従来の技術】原稿等の画像を読み取る画像読取装置と
しては、例えば、原稿上の画像情報を受光素子アレイを
構成する多数の受光素子に１：１に投影させて電気信号
に変換する密着型イメージセンサが知られている。この
密着型イメージセンサには、画像を多数の画素に分割
し、各画素からの反射光により各受光素子で発生した電
荷をスイッチング素子としての薄膜トランジスタ（ＴＦ
Ｔ）により、複数の画素を一単位として配線容量に一時
的に蓄積し、この蓄積電荷による電位変化を電気信号と
して時系列的に順次読み出すＴＦＴ駆動型がある。この
ＴＦＴ駆動型のイメージセンサによれば、ＴＦＴの動作
により受光素子アレイを複数単位に分けて順次配線容量
に転送した後に読み取るので、単一の駆動用ＩＣで読み
取りが可能となり、複数の受光素子毎に複数の駆動用Ｉ
Ｃにより読み取る方式に比較して駆動用ＩＣの個数を少
なくできるという利点がある。

【０００３】ＴＦＴ駆動型イメ−ジセンサは、例えば、
その等価回路図を図５に示すように、複数の受光素子Ｓ
ij（i＝１〜Ｎ，j＝１〜Ｍ）を原稿幅とほぼ同じ長さの
ライン状に配列して成る受光素子アレイ１１と、各受光
素子Ｓijに対応する複数個の薄膜トランジスタＴij（i
＝１−Ｎ，j＝１〜Ｍ）から成る電荷転送部１２と、各
受光素子Ｓijに接続された信号線Ｄi（i＝１〜Ｎ）から
成る配線群１３と、各薄膜トランジスタＴijのオン・オ
フ制御を行なうゲート線Ｇj（j＝１〜Ｍ）から成る配線
群１４と、から構成されている。

【０００４】前記受光素子アレイ１１は、Ｍ個の受光素
子列Ｓij（j＝１〜Ｍ）を１ブロックとしたＮ個のブロ
ックの受光素子群１１′に分割されている。各受光素子
Ｓijは、各薄膜トランジスタＴijのドレイン電極にそれ
ぞれ接続されている。薄膜トランジスタＴijのソ−ス電
極は、各受光素子群１１′を構成するＭ個の受光素子
（例えば、受光素子Ｓ11〜Ｓ1M）毎にブロック単位で、
それぞれ共通の信号線Ｄi（i＝１〜Ｎ）を介して駆動用
ＩＣ１５に接続されている。

【０００５】各薄膜トランジスタＴijのゲ−ト電極は、
受光素子群１１′を構成する同一位置のＮ個の受光素子
（例えば、受光素子Ｓ11〜ＳN1）が一単位となるよう
に、それぞれ各ゲート線Ｇj（j＝１〜Ｍ）を介してゲ−
トパルス発生回路１６に接続されている。各受光素子Ｓ
ijで発生する光電荷は一定時間受光素子Ｓijの寄生容量
と薄膜トランジスタＴijのドレイン・ゲ−ト間のオ−バ
−ラップ容量に蓄積された後、薄膜トランジスタＴijを
電荷転送用のスイッチとして用いて各ブロックにおける
同一位置のビット毎に信号線Ｄi（i＝１〜Ｎ）の配線容
量ＣLi（i＝１〜Ｎ）に転送蓄積される。

【０００６】すなわち、ゲ−トパルス発生回路１６に接
続されるゲ−ト線Ｇj（j＝１〜Ｍ）のうち、先ずゲート
線Ｇ1 にパルスが印加され、各ブロックにおける同一位
置の受光素子Ｓ11〜ＳN1に対応する薄膜トランジスタＴ
11〜ＴN1 をオンにし、各ブロックの各受光素子Ｓi1（i
＝１〜Ｎ）で発生した電荷が各配線容量ＣLiに蓄積され
る。そして、各配線容量ＣLiに蓄積された電荷により配
線群１３の信号線Ｄi（i＝１〜Ｎ）の電位が変化し、こ
の電圧値を駆動用ＩＣ１５内のアナログスイッチＳＷi
（i＝１〜Ｎ）（図示せず）を順次オンして時系列的に
出力線１７に抽出する。そして、ゲ−ト線Ｇ2 〜ＧM に
パルスが印加されることにより、各ブロックの薄膜トラ
ンジスタＴ12〜ＴN2からＴ1M〜ＴNMまでがそれぞれオン
し、受光素子側の電荷が転送され、順次読み出すことに
より原稿の主走査方向の１ラインの画像信号を得、ロ−
ラ等の原稿送り手段（図示せず）により原稿を移動させ
て前記動作を繰り返し、原稿全体の画像信号を得るもの
である（特開平１−９４６５５号公報参照）。

【０００７】

【発明が解決しようとする問題点】上記構造のイメージ
センサによれば、受光素子Ｓで発生する電荷が等しい場
合、信号線Ｄの配線容量ＣLにより出力電圧が決まるた
め、同一電荷量に対して同一電圧値を得るためには、各
信号線Ｄの配線容量ＣLを等しくする必要がある。各信
号線Ｄの長さは受光素子Ｓの位置により異なり不均一と
なっているので、配線容量の補正のための配線パターン
として、配線群１３の端部において図６に示すような幅
広部６０を形成することが行なわれていた。また、各信
号線Ｄの線幅を、配線長が長い信号線Ｄほど細くするこ
とにより配線容量の均一化を図ったり、信号線Ｄを蛇行
させることにより配線長を同じにして配線容量の均一化
を図る構造が提案されている（特開昭６０−１３８９５
９号、特開昭６１−７７６７号）。しかしながら上記構
造によると、信号線Ｄの配線長の差が大きいような場
合、補正のための配線パターンや信号線Ｄの線幅が大き
くなることにより、信号線Ｄのピッチｔが広くなって配
線群１３全体の面積が大きくなり、イメージセンサの小
型化に支障をきたすという問題点があった。

【０００８】本発明は上記実情に鑑みてなされたもの
で、配線容量の不均一を是正するために各信号線に設け
る配線パターンの平面的な面積を小さくし、装置全体の
小型化を図ることができるイメージセンサを提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】上記従来例の問題点を解
決するため請求項１の発明は、複数画素の受光素子を１
ブロックとし複数ブロックを主走査方向にアレイ状に配
列して成る受光素子アレイと、前記受光素子に接続され
受光素子に発生した電荷を複数画素毎に転送する複数の
スイッチング素子と、該スイッチング素子に接続されス
イッチング素子で転送された電荷を保持する複数の信号
線と、該信号線に保持された前記電荷を画像信号として
出力する駆動用ＩＣとを具備するイメージセンサにおい
て、次の構成を特徴としている。前記信号線は、第１の
絶縁層及び第２の絶縁層に穿孔されたコンタクトホール
を介して接続された上部導電性膜と下部導電性膜とで構
成されている。前記第１の絶縁層と第２の絶縁層との間
に中間導電性膜を形成する。

【００１０】請求項２の発明は、請求項１のイメージセ
ンサにおいて、信号線を構成する上部導電性膜と下部導
電性膜とでは、線幅が異なることを特徴としている。

【００１１】請求項３の発明は、請求項２のイメージセ
ンサにおいて、下部導電性膜の信号線幅が上部導電性膜
の信号線幅より広いことを特徴としている。

【００１２】

【作用】請求項１の発明によれば、信号線を上部導電性
膜と下部導電性膜とで構成し、上部導電性膜及び下部導
電性膜と中間導電性膜との間に補正容量が形成されるこ
とにより、単位長さ当りで形成される補正容量を大きく
し、容量補正のための配線パターン長を短くすることが
できる。

【００１３】請求項２及び請求項３の発明によれば、上
部導電性膜若しくは下部導電性膜の信号線幅を変化させ
ることにより容量値を調整することができる。

【００１４】

【実施例】本発明の一実施例に係るイメージセンサにつ
いて、図１ないし図３を参照しながら説明する。図中、
図５と同一の構成をとる部分については同一符号を付し
ている。図１は、イメージセンサの構造を示す平面説明
図であり、複数個の受光素子Ｓから構成される受光素子
群列１１′を複数個一列に配列して受光素子アレイ１１
を形成している。各受光素子Ｓは、各薄膜トランジスタ
Ｔのドレイン電極にそれぞれ接続されている。薄膜トラ
ンジスタＴのソ−ス電極は、各受光素子群１１′を構成
する複数個の受光素子Ｓがブロック単位でそれぞれ共通
の信号線Ｄに接続されている。

【００１５】信号線Ｄは、Ａｌ等の上部導電性膜で形成
された上部信号線２２と、Ｔａ等の下部導電性膜で形成
され前記上部信号線２２に接続される容量補正のための
下部信号線２１とにより構成されている。各上部信号線
２２の端部には接続用パッド３０を形成してＩ／Ｏ部を
構成し、駆動用ＩＣ（図示せず）にボンディングワイヤ
により接続するようになっている。上部信号線２２は、
図１に示すようにＩ／Ｏ部を受光素子アレイ１１の右側
位置に配置した場合、右側に位置するものほど配線長が
短くなる。下部信号線２１は、接続される上部信号線２
２の長さに略反比例する配線長を有するように構成され
ている。すなわち、右側に位置する下部信号線２１ほど
受光素子Ｓ側に近づく位置まで配線が延設され、Ｉ／Ｏ
部側からの配線長を長く形成している（図１における信
号線Ｄの斜線部分が、上部信号線２２と下部信号線２１
とが重なり合って形成されている部分である。）。

【００１６】上部信号線２２と下部信号線２１との間に
は、ＳｉＮ等から成る第１の絶縁層２３及びＰＩ等から
成る第２の絶縁層２４が設けられ、下部配線２１の受光
素子Ｓ側の端部において、第１の絶縁層２３及び第２の
絶縁層２４に穿孔されたコンタクトホール２５を介して
上部信号線２２と下部信号線２１とが接続されるように
構成されている。また、第１の絶縁層２３と第２の絶縁
層２４との間には、各信号線Ｄのコンタクトホール２５
よりＩ／Ｏ部側の下部信号線２１を覆うようにＴｉ等か
ら成る中間導電性膜２６（図１における点線で囲まれた
部分）が設けられている。中間導電性膜２６は任意箇所
で接地線に接続させる等の構成により一定電位となって
いる。また、第２の絶縁層２４上には、信号線Ｄ同士が
影響し合うクロストークの発生の防止のため、各上部信
号線２２の間に任意箇所で接地線に接続されたグランド
線２７がそれぞれ形成されている。受光素子アレイ１
１、電荷転送部１２、配線群１３は、保護膜２８により
被覆されている。

【００１７】すなわち、上記実施例の特徴的な構造は、
イメージセンサの配線群１３部分において、絶縁基板２
０上に下部信号線２１，第１の絶縁層２３，中間導電性
膜２６，第２の絶縁層２４，上部信号線２２を積層して
成る多層配線構造を構成することである。実施例の構造
によれば、信号線Ｄを上部信号線２２と下部信号線２１
とで構成することにより、上部信号線２２及び下部信号
線２１と中間導電性膜２６との間に補正容量が形成さ
れ、下部信号線２１の配線長を変化させることにより中
間導電性膜２６との間に形成される補正容量部の値を調
整し、各信号線Ｄに生じる配線容量の均一化を図ること
ができる。この際、多層配線構造により容量補正を行な
うので、従来例のように信号線Ｄと同一平面に補正のた
めの配線パターンを形成するものに比較して単位長さ当
りで形成される補正容量を大きくでき、容量補正に必要
な配線パターン長を短くして容量補正に必要な面積を小
さくできるので、イメージセンサの小型化を図ることが
できる。

【００１８】また、第１の絶縁層２３の厚さや第２の絶
縁層２４の厚さを変化させたり、第１の絶縁層２３や第
２の絶縁層２４を比誘電率が異なる絶縁材料で構成する
ことにより、上部信号線２２及び下部信号線２１と中間
導電性膜２６との間に形成される補正容量の値を調整す
ることができる。更に、上部信号線２２若しくは下部信
号線２１の線幅を変化させることにより補正容量の値を
調整することができる。例えば図４に示すように、下部
信号線２１の線幅を上部信号線２２の線幅より太く形成
することにより、上部信号線２２の配線密度を保持した
まま、単位長さ当りで形成される補正容量を図２の構造
に比較して大きくすることができ、信号線の配線長の差
が大きいイメージセンサについても配線容量の均一化を
図ることができる。なお、図４中、図２と同一構成をと
る部分については同一符号を付している。

【００１９】上記実施例では、受光素子アレイ１１を複
数のブロックに分割し、各ブロックにおける同一位置の
受光素子Ｓからの電荷を各薄膜トランジスタＴによりそ
れぞれ転送するタイプのＴＦＴ駆動型イメージセンサに
適用したが、各ブロックを構成する受光素子群１１′毎
に各薄膜トランジスタＴによりそれぞれ転送するタイプ
のＴＦＴ駆動型イメージセンサに適用することも可能で
ある。

【００２０】

【発明の効果】本発明によれば、信号線を上部導電性膜
と下部導電性膜とで構成し、上部導電性膜及び下部導電
性膜と中間導電性膜との間に補正容量が形成されること
により、単位長さ当りで形成される補正容量を大きで
き、容量補正に必要な面積を小さくイメージセンサの小
型化を図ることができる。

【図面の簡単な説明】

【図１】 本発明のイメージセンサの一実施例の構造を
示す平面説明図である。

【図２】 図１におけるＡ−Ａ′線断面説明図である。

【図３】 図１におけるＢ−Ｂ′線断面説明図である。

【図４】 他の実施例にかかるイメージセンサの一部断
面説明図である。

【図５】 ＴＦＴ駆動型イメージセンサの等価回路図で
ある。

【図６】 信号線の端部における容量補正のための配線
パターンの一例を示す平面説明図である。

【符号の説明】

１１…受光素子アレイ、 １２…電荷転送部、 １３…
配線群、 ２０…絶縁基板、 ２１…下部信号線（下部
導電性膜）、 ２２…上部信号線（上部導電性膜）、
２３…第１の絶縁層、 ２４…第２の絶縁層、 ２５…
コンタクトホール、 ２６…中間導電性膜、 Ｓ…受光
素子、 Ｔ…薄膜トランジスタ、 Ｄ…信号線、 Ｇ…
ゲート線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥津 善弘 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数画素の受光素子を１ブロックとし複
   数ブロックを主走査方向にアレイ状に配列して成る受光
   素子アレイと、前記受光素子に接続され受光素子に発生
   した電荷を複数画素毎に転送する複数のスイッチング素
   子と、該スイッチング素子に接続されスイッチング素子
   で転送された電荷を保持する複数の信号線と、該信号線
   に保持された前記電荷を画像信号として出力する駆動用
   ＩＣとを具備するイメージセンサにおいて、 前記信号線は、第１の絶縁層及び第２の絶縁層に穿孔さ
   れたコンタクトホールを介して接続された上部導電性膜
   と下部導電性膜とで構成され、前記第１の絶縁層と第２
   の絶縁層との間に中間導電性膜を形成したことを特徴と
   するイメージセンサ。
2. 【請求項２】 請求項１において、信号線を構成する上
   部導電性膜と下部導電性膜とでは、線幅が異なることを
   特徴とするイメージセンサ。
3. 【請求項３】 請求項２において、下部導電性膜の信号
   線幅が上部導電性膜の信号線幅より広いことを特徴とす
   るイメージセンサ。