JPH088440A

JPH088440A - 薄膜トランジスタとその製造方法

Info

Publication number: JPH088440A
Application number: JP9489295A
Authority: JP
Inventors: Shin Koide; 慎小出; Susumu Oi; 進大井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-04-22
Filing date: 1995-04-20
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】逆スタガード型薄膜トランジスタのオフ時のバ
ックチャネルのリーク電流を低減する。【構成】絶縁基板１上に、ゲート電極２、ゲート絶縁膜
３、非晶質シリコン層４、ｎ型非晶質シリコン層、そし
てドレイン電極６及びソース電極７を有し、そのドレイ
ン電極６とソース電極７の間に非晶質シリコン層と窒化
シリコンの保護膜９に直接接する１００オングストロー
ム以下のｐ型非晶質シリコン層８を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタとその
製造方法に関し、特にトランジスタのオフ時のリーク電
流を防止した逆スタカード型の薄膜トランジスタとその
製造方法に関する。

【０００２】

【従来の技術】従来の非晶質シリコン薄膜トランジスタ
を図４に示す。従来の薄膜トランジスタは、絶縁基板１
の上に、順にゲート電極２、窒化シリコン膜のゲート絶
縁膜３、その上に真性非晶質シリコン層４とｎ型非晶質
シリコン層５、ドレイン電極６とソース電極７、そして
窒化シリコンの保護層９を形成して構成されている。こ
こで、ドレイン電極６とソース電極７の間の非晶質シリ
コンの表面または界面を以下バックチャネル１０と呼
ぶ。

【０００３】この従来の薄膜トランジスタでは、保護膜
９が無い場合にはバックチャネルは露出しており、外部
からの正イオン等の汚染によりバックチャネルに電子を
誘起し易く、トランジスタのオフ時にリーク電流が増大
する。また保護膜９を有する場合には、保護膜上の汚染
による正電荷がつくる電界がバックチャネルのしきい値
以上に与えられると、トランジスタのオフ時のリーク電
流が増大する。または保護膜自身が正に帯電して同様に
オフ時のリーク電流が増大する。

【０００４】これらの現象は、薄膜トランジスタの長期
にわたる動作により引き起こされるので信頼性上の観点
から非常に重要な問題であり、従来より様々な改善例が
見られる。

【０００５】例えば、特開平２−１６３９７２には、バ
ックチャネル部に過酸化水素水を用いて得られる酸化
膜、またはプラズマＣＶＤ法により形成されたアルミナ
膜を有しており、この酸化膜またはアルミナ膜の影響で
バックチャネルの半導体層がｐ型になり、前述のオフ時
のリーク電流を低減できることが開示されている。この
従来例では酸化膜またはアルミナ膜の膜質によりｐ型の
出来具合が違い、制御しにくい欠点がある。また、過酸
化水素水を用いた場合には、ドレイン電極とソース電極
の金属配線を侵すという問題があり、アルミナを形成す
る場合にはアルミニウムが非晶質シリコン中に拡散して
薄膜トランジスタの特性を悪くする問題がある。

【０００６】また、これと類似した従来例として特開平
４−３２１２７５に開示されているものがある。この従
来例ではバックチャネル部上部に酸化アルミニウム層が
形成されている。この例では、先の例と同様にアルミニ
ウムが非晶質シリコンに拡散して特性を劣化する問題
と、酸化アルミニウムを薄膜トランジスタの上部にのみ
残すようにパターニングしなければならないので製造工
程が大幅に増加するという問題がある。

【０００７】一方、特公平５−００８３１９７には、図
５で示すようにバックチャネル上にｎ型非晶質シリコン
層にｐ型不純物を添加した層１１を形成する例が開示さ
れている。この従来例ではｎ型非晶質シリコン層５と同
一の層にｐ型不純物をドープしてｐ型の層をつくるもの
である。下地のｎ型不純物層は、ドレイン電極６及びソ
ース電極７と半導体層を接触させるために設けた層であ
り、不純物濃度は非常に高く１０²⁰ａｔｏｍｓ／ｃｍ³
以上である。その層をｐ型にするにはこれにより高濃度
でｐ型不純物をドープする必要があり、これを安定して
行うことは不可能である。また、ドープ後も不純物濃度
が不均一となり、リーク電流が流れたり、ＦＥＴ特性値
が変わってしまう等の問題があった。

【０００８】

【発明が解決しようとする課題】これらの従来の技術で
は、上述したようにバックチャネル部のリーク電流を防
ぐための技術が、目的とは別に、配線を侵す欠点や、ア
ルミニウムが非晶質シリコン中に拡散する欠点がある
上、工程制御が難しい等の理由で実用的では無い。そこ
で、そのような副作用が無くバックチャネル部のリーク
電流を低減することが課題であった。特に、ｎ型シリコ
ン中にｐ型不純物をドープすると、高濃度にｐ型不純物
をドープしなくてはならず、シリコン中の不純物濃度が
不均一になってしまい、リーク電流がかえって発生しや
すくなってしまうという問題点があった。ドーピングに
よって、不純物を均一に分布させるのは、たとえ低濃度
であっても困難であるため、安定した特性値を得ること
ができなかった。

【０００９】

【課題を解決するための手段】本発明の薄膜トランジス
タでは、バックチャネル部の非晶質シリコン部上部に膜
厚が１００オングストローム以下のｎ型不純物を含まな
いｐ型非晶質シリコン層を設けており、その層は真性非
晶質シリコン層と窒化シリコンの保護膜と直接接してい
ることに特徴がある。また、そのｐ型非晶質シリコン層
はボロンを含むジシランガスの気相中バックチャネル部
の真性非晶質シリコン層を曝して成長させることで得ら
れることに特徴がある。なお、非晶質シリコンの代りに
多結晶シリコンを用いることができる。

【００１０】

【実施例】以下、本発明について図面を用いて説明す
る。図１は本発明の一実施例を示す薄膜トランジスタの
模式的な断面図である。本発明の薄膜トランジスタは絶
縁基板１上にゲート電極２、ゲート絶縁膜３、真性非晶
質シリコン層４、ｎ型非晶質シリコン層５、ドレイン電
極６、ソース電極７を有し、ドレイン電極６とソース電
極７の間の真性非晶質シリコン上に、ｎ型の不純物を含
まないｐ型の非晶質シリコン層８が存在している構造で
ある。このｐ型の非晶質シリコン層は１００オングスト
ローム以下であり、非晶質シリコン層４と窒化シリコン
の保護膜９に直接接している構造である。

【００１１】次に、この製造方法について薄膜トランジ
スタの断面図である図２（ａ）〜（ｄ）を参照しながら
説明する。ガラス等の絶縁基板１上にクロム等の金属に
よりゲート電極２をリソグラフィ技術により形成し、プ
ラズマＣＶＤ法により窒化シリコンのゲート絶縁膜３、
真性非晶質シリコン層４及びｎ型非晶質シリコン層５を
連続して成膜する（図２（ａ））。

【００１２】次に真性非晶質シリコン層４とｎ型非晶質
シリコン層５をリソグラフィ技術を用いて島状に成形す
る（図２（ｂ））。その上にクロム等の金属をスパッタ
法により成膜し、リソグラフィ技術によりドレイン電極
６とソース電極７をつくる（図２（ｃ））。そして、ウ
エットエッチング法またはドライエッチング法によりド
レイン電極６とソース電極７の間のｎ型非晶質シリコン
層５を除去し、真性非晶質シリコン層４まで堀込むよう
にエッチングする（図２（ｄ））。このときエッチング
した真性非晶質シリコン層の面をバックチャネル１０と
いう、この後、ｐ型非晶質シリコン層８をドレイン電極
６とソース電極７の間に成長させ、最後に窒化シリコン
の保護膜９を成膜すると図１に示す本発明の薄膜トラン
ジスタが完成できる。

【００１３】このｐ型非晶質シリコン層８の成長方法
は、ジシランＳｉ₂Ｈ₆と水素Ｈ₂とジボランＢ₂Ｈ₆
を３：２：６の比率で混合して圧力を２００Ｐａとし、
基板温度を３５０℃として、この雰囲気中に図２（ｄ）
に示される薄膜トランジスタを曝すと、非晶質シリコン
上にのみ選択的にｐ型の非晶質シリコン層８が形成され
る。成長速度が非常に遅いため正確に測定できていない
が、膜厚は数十オングストロームで十分であり、先の条
件では約１５分で成長できる。この後、２５０℃で３０
分間窒素雰囲気中でアニールすると完成する。

【００１４】上述のような気相成長をさせる場合、混合
ガス中のジシランのかわりにシランを用いることもでき
るが、シランは分解しにくい為温度を上昇させただけで
は分解せず、ジシランを用いる方が好ましい。混合ガス
中の比率は、ジシランＳｉ₂Ｈ₆とジボランＢ₂Ｈ₆を
１：２の比率とする。水素ガスの比率は変更可能であ
り、ジシランを１とした時に、０〜１０の範囲内で調整
する。また、混合ガス中には圧力を調整する為に、アル
ゴン等の不活性ガスを加えることもできる。

【００１５】基板の加熱温度は、３００℃〜４００℃で
あれば適宜変更しても問題無いが、それより低すぎたり
高すぎたりすると、気相成長が困難になる。気相成長さ
せるｐ型非晶質シリコン層の膜厚は、１０オングストロ
ーム以上１００オングストローム以下で十分であり、１
０分〜３０分位で成長させることができる。厚すぎると
リーク電流が流れる可能性があり問題がある。薄くする
分には、問題は無いが、ｐ型層が均一に形成されている
ことが大切である。アニール時間は３０分〜２時間程度
で十分である。

【００１６】このようにして得られたｐ型非晶質シリコ
ン層８は、成長速度が非常に遅いために、単結晶シリコ
ンのエピタキシャル技術と同様な効果により下地の基板
の影響をよく受け、真性非晶質シリコン層４の上部にの
み選択的に成長する。よって、この基板の真性非晶質シ
リコン層４以外の領域にはほとんど成長しないので都合
が良い。ｐ型非晶質シリコン層８の存在はＳＩＭＳ元素
分析でデプスプロファイルを測定すればよく、ボロンは
膜厚５０オングストローム以下の層に１０¹⁸〜１０¹⁹ａ
ｔｏｍｓ／ｃｍ³の濃度で存在していることがわかっ
た。

【００１７】この実施例の薄膜トランジスタの特性を示
したのが図３である。図３はドレインとソース間に１０
Ｖの電圧を与えたときのゲート電圧に対するドレインと
ソース間の電流を測定した例である。ゲート電圧が−１
０Ｖから０Ｖの間で従来例よりドレインとソース間の電
流が低減されているのがわかる。すなわち、薄膜トラン
ジスタのオフ時のリーク電流が減少している。またこの
特性は、８０℃の空気中でゲート電極を＋３０Ｖ、ドレ
イン電極とソース電極を０Ｖにして９０分間の電圧印加
してもオフ電流の増加は認められなかった。この理由
は、ｐ型シリコン層が窒化シリコンの保護膜９と直接接
しており、安定な界面が形成されているからである。

【００１８】別の手段としてプラズマＣＶＤ法を用いて
ｐ型非晶質シリコン層を形成しても良い。プラズマＣＶ
Ｄ法の場合、例えば、シランＳｉＨ₄と水素Ｈ₂とジボ
ランＢ₂Ｈ₆を１：１：２の比率で混合して圧力を０．
７５Ｔｏｒｒ、基板温度を３００℃、電力を２５ｍＷ／
ｃｍ²とし、１０秒間放電すると数十オングストローム
のｐ型非晶質シリコン層８が形成される。プラズマＣＶ
Ｄ法を用いた場合には選択性は低いが数十秒でｐ型非晶
質シリコン層を形成できる利点がある。気相成長法では
混合ガスとしてジシランとジボランを用いるのが好まし
いことは前述したが、プラズマＣＶＤの場合は、シラン
とジボランを用いる方が好ましい。勿論、プラズマＣＶ
Ｄにおいてもジシランを用いることもできるがジシラン
はシランよりも分解し易い為、プラズマによって分解し
すぎてしまうことが多いのでプラズマＣＶＤには適して
いない。プラズマＣＶＤにおいては、プラズマがアシス
トとなって、シランを分解することができ、気相成長法
におけるジシランとジボランの組合せがプラズマＣＶＤ
法においてはシランとジボランの組合せに相当する。

【００１９】シランＳｉＨ₄とジボランＢ₂Ｈ₆の混合
比は１：２とし、それに水素Ｈ₂を０〜５の範囲で混合
する。圧力は８０Ｐａ〜１２０Ｐａ、基板温度は２５０
℃〜３２０℃電力は１０〜３０ｍＷ／ｃｍ²で変更可能
である。放電時間は数秒から１分以内とする。またプラ
ズマＣＶＤ法の代わりにイオン注入法を用いてｐ型非晶
質シリコン層を形成しても良い。

【００２０】以上の実施例は非晶質とシリコンを用いた
場合を示したが、非晶質シリコンの代わりに多結晶シリ
コンを用いた薄膜トランジスタであっても良い。多結晶
シリコンの場合でも、ｐ型多結晶シリコンの製造方法と
しては、前述した非晶質シリコンの場合と全く同様であ
る。

【００２１】

【発明の効果】以上説明したように、本発明はドレイン
電極とソース電極の間の非晶質シリコン部または多結晶
シリコン部にｐ型非晶質シリコン層またはｐ型多結晶シ
リコン層を設けたので、外部からの正イオン等による汚
染や、保護膜の帯電などによりバックチャネルに電子が
誘起されて増加するトランジスタのリーク電流を防ぐこ
とができるという効果を有する。またジボランを含むジ
シランまたはシランの混合ガス中の気相中にさらすと非
晶質または多結晶シリコン上にｐ型非晶質または多結晶
シリコンを選択的に成長できるので、配線を侵したり、
アルミニウムが非晶質または多結晶シリコン層に拡散し
たり、工程制御が難しかったりする等の副作用が無いの
で効果が大きい。プラズマＣＶＤ法を用いた場合には、
選択性は低いが成膜速度は速いので長所である。

【００２２】さらに、ｐ型シリコン層が非晶質または多
結晶シリコン層と窒化シリコンの保護膜と直接接してい
ることにより、安定な界面が得られるので信頼性が高い
という効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す薄膜トランジスタの断
面図である。

【図２】（ａ）〜（ｄ）は本発明の一実施例の薄膜トラ
ンジスタの製造工程を示す断面図である。

【図３】本発明の薄膜トランジスタの特性と従来技術の
それを比較する図である。

【図４】従来例の薄膜トランジスタの断面図である。

【図５】従来の他の例の薄膜トランジスタの断面図であ
る。

【符号の説明】

１絶縁基板２ゲート電極３ゲート絶縁膜４真性非晶質シリコン層５ｎ型非晶質シリコン層６ドレイン電極７ソース電極８ｐ型非晶質シリコン層９窒化シリコンの保護膜１０バックチャネル１１ｎ型非晶質シリコン層にｐ型不純物を添加した
層

Claims

【特許請求の範囲】

【請求項１】絶縁基板上にゲート電極、ゲート絶縁
膜、第１の半導体層、ソース・ドレイン電極と前記第１
の半導体層とのコンタクト層である一導電型の第２の半
導体層、及びソース・ドレイン電極を有する薄膜トラン
ジスタの製造方法において、前記第１の半導体層上に他
の導電型の第２の半導体層を形成する工程と、前記第２
の半導体層上にソース・ドレイン電極を形成する工程
と、前記ソース・ドレイン電極が形成されていない部分
の前記第２の半導体層を除去する工程と、前記第２の半
導体層を除去した部分の前記第１の半導体層上に他の導
電型からなる第３の半導体層を形成する工程とを含むこ
とを特徴とする薄膜トランジスタの製造方法。
【請求項２】前記第３の半導体層上に絶縁膜を形成す
ることを特徴とする請求項１記載の薄膜トランジスタの
製造方法。
【請求項３】前記第１の半導体層が真性非晶質シリコ
ンからなることを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。
【請求項４】前記第３の半導体層は、前記第１の半導
体層に他の導電型のイオンを注入することによって形成
することを特徴とする請求項１記載の薄膜トランジスタ
の製造方法。
【請求項５】前記第３の半導体層は、プラズマＣＶＤ
法により形成することを特徴とする請求項１記載の薄膜
トランジスタの製造方法。
【請求項６】前記プラズマＣＶＤにおいて、Ｂ₂Ｈ₆
とＳｉＨ₄を含む混合ガス中で放電することを特徴とす
る請求項５記載の薄膜トランジスタ。
【請求項７】前記第３の半導体層は、気相成長法によ
り形成することを特徴とする請求項１記載の薄膜トラン
ジスタ。
【請求項８】前記第３の半導体層は、Ｂ₂Ｈ₆とＳｉ
₂Ｈ₆とを含む混合ガス中にて選択的に前記第１の半導
体層上に成長させることを特徴とする請求項７記載の薄
膜トランジスタの製造方法。
【請求項９】前記第１の半導体層が真性多結晶シリコ
ンからなることを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。
【請求項１０】前記混合ガスのＢ₂Ｈ₆とＳｉ₂Ｈ₆
の比率が２：１であることを特徴とする請求項８記載の
薄膜トランジスタの製造方法。
【請求項１１】絶縁基板上にゲート電極、ゲート絶縁
膜、第１の半導体層、ソース・ドレイン電極と前記第１
の半導体層とのコンタクト層である一導電型の第２の半
導体層及びソース・ドレイン電極を有する薄膜トランジ
スタにおいて、前記ソース・ドレイン電極の間の前記第
１の半導体層上に他の導電型の第２の半導体層を有し、
前記第２の半導体層上に窒化シリコン膜を有することを
特徴とする薄膜トランジスタ。