JPH088449B2 - マイクロ波発振器 - Google Patents
マイクロ波発振器Info
- Publication number
- JPH088449B2 JPH088449B2 JP1203155A JP20315589A JPH088449B2 JP H088449 B2 JPH088449 B2 JP H088449B2 JP 1203155 A JP1203155 A JP 1203155A JP 20315589 A JP20315589 A JP 20315589A JP H088449 B2 JPH088449 B2 JP H088449B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- frequency
- resonance
- microwave oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は所望の周波数以外でのスプリアス発振を抑
えるマイクロ波発振器に関するものである。
えるマイクロ波発振器に関するものである。
［従来の技術］ ここでは３端子半導体素子としてドレイン接地したFE
Tを用い、共振回路として誘電体共振器を用いたマイク
ロ波発振器を例にとり説明を実施する。第５図は例えば
電子通信学会論文誌Vol.J69−B No.11（1986年11月）,1
415ページから1421ページに記載された従来の構成のマ
イクロ波発振器の一構成例であり、同図（ａ）は斜視
図、同図（ｂ）は等価回路である。第５図において，
（１）は誘電体基板、（２）は誘電体共振器、（３）は
FET、（４）はFET（３）のゲート端子、（５）はFET
（３）のソース端子、（６）はFET（３）のドレイン端
子、（７）は誘電体共振器（２）を装荷した入力整合回
路としての第一のマイクロストリップ線路、（８）は終
端抵抗、（９）は先端が開放端の第二のマイクロストリ
ップ線路，（10）は出力整合回路、（11）は出力端子、
（12）はチョークインダクタ、（13）は電源端子、（1
4）はバイアス回路である。
Tを用い、共振回路として誘電体共振器を用いたマイク
ロ波発振器を例にとり説明を実施する。第５図は例えば
電子通信学会論文誌Vol.J69−B No.11（1986年11月）,1
415ページから1421ページに記載された従来の構成のマ
イクロ波発振器の一構成例であり、同図（ａ）は斜視
図、同図（ｂ）は等価回路である。第５図において，
（１）は誘電体基板、（２）は誘電体共振器、（３）は
FET、（４）はFET（３）のゲート端子、（５）はFET
（３）のソース端子、（６）はFET（３）のドレイン端
子、（７）は誘電体共振器（２）を装荷した入力整合回
路としての第一のマイクロストリップ線路、（８）は終
端抵抗、（９）は先端が開放端の第二のマイクロストリ
ップ線路，（10）は出力整合回路、（11）は出力端子、
（12）はチョークインダクタ、（13）は電源端子、（1
4）はバイアス回路である。
次に動作を説明する。一般にドレイン接地したFET
は、内部帰還量が多く、また同相の増幅回路として動作
するため、発振用の半導体素子として多用されている。
第５図に示した従来の構成によるマイクロ波発振器で
は，ドレイン端子（６）に所要の発振周波数（以下、f
OSCと略記する）で約90度の電気長を有する第二のマイ
クロストリップ線路（９）を接続することにより、周波
数fOSC近傍のマイクロ波帯において、FET（３）のドレ
イン端子（６）を接地している。このとき、正の電源電
圧を電源端子（13）に加え、直流電流をチョークインダ
クタ（12）、FET（３）、出力整合回路（10）、そして
バイアス回路（14）の順に流し、FET（３）を動作させ
ている。さらに、ゲート端子（４）からみたFET（３）
が、周波数fOSCにおいて反射利得を有するように、ソー
ス端子（５）に適当な出力整合回路（10）を接続してい
る。そして、周波数fOSCで共振し大きな反射を生じる誘
電体共振器（２）を、発振条件を満たすよう長さが設定
された第一のマイクロストリップ線路（７）を介しゲー
ト端子（４）に接続することにより、このマイクロ波発
振器は周波数fOSCで発振が生じる。このとき発振波は出
力端子（11）に出力される。
は、内部帰還量が多く、また同相の増幅回路として動作
するため、発振用の半導体素子として多用されている。
第５図に示した従来の構成によるマイクロ波発振器で
は，ドレイン端子（６）に所要の発振周波数（以下、f
OSCと略記する）で約90度の電気長を有する第二のマイ
クロストリップ線路（９）を接続することにより、周波
数fOSC近傍のマイクロ波帯において、FET（３）のドレ
イン端子（６）を接地している。このとき、正の電源電
圧を電源端子（13）に加え、直流電流をチョークインダ
クタ（12）、FET（３）、出力整合回路（10）、そして
バイアス回路（14）の順に流し、FET（３）を動作させ
ている。さらに、ゲート端子（４）からみたFET（３）
が、周波数fOSCにおいて反射利得を有するように、ソー
ス端子（５）に適当な出力整合回路（10）を接続してい
る。そして、周波数fOSCで共振し大きな反射を生じる誘
電体共振器（２）を、発振条件を満たすよう長さが設定
された第一のマイクロストリップ線路（７）を介しゲー
ト端子（４）に接続することにより、このマイクロ波発
振器は周波数fOSCで発振が生じる。このとき発振波は出
力端子（11）に出力される。
［発明が解決しようとする課題］ このような従来の構成によるマイクロ波発振器では、
ドレイン端子（６）を、第二のマイクロストリップ線路
（９）に接続することにより、周波数fOSC近傍で低イン
ピーダンスで接地している。このとき、周波数fOSC近傍
では、ゲート端子（４）からみたFET（３）は比較的広
帯域に反射利得を有する。一方、誘電体共振器（２）は
fOSCでTE018モードの共振が生じるように設計される
が、同時に他の不要なモードによる共振も周波数fOSC近
傍に生じる。そのため、従来の構成によるマイクロ波発
振器では、第６図に示すように周波数fOSCのほか、fOSC
近傍の不要なモードによる共振周波数fXで発振条件を満
たしやすく、スプリアス発振を生じやすい問題点があっ
た。
ドレイン端子（６）を、第二のマイクロストリップ線路
（９）に接続することにより、周波数fOSC近傍で低イン
ピーダンスで接地している。このとき、周波数fOSC近傍
では、ゲート端子（４）からみたFET（３）は比較的広
帯域に反射利得を有する。一方、誘電体共振器（２）は
fOSCでTE018モードの共振が生じるように設計される
が、同時に他の不要なモードによる共振も周波数fOSC近
傍に生じる。そのため、従来の構成によるマイクロ波発
振器では、第６図に示すように周波数fOSCのほか、fOSC
近傍の不要なモードによる共振周波数fXで発振条件を満
たしやすく、スプリアス発振を生じやすい問題点があっ
た。
この発明は上記のような問題点を解消するためになさ
れたもので、スプリアス発振が生じないマイクロ波発振
器を得ることを目的とする。
れたもので、スプリアス発振が生じないマイクロ波発振
器を得ることを目的とする。
［課題を解決するための手段］ この発明にかかるマイクロ波発振器は、所要の発振周
波数で共振し、入力整合回路を介して３端子半導体素子
の入力端子に前記発振周波数の信号を出力する共振器
と、前記３端子半導体素子に電源電圧を印加する電源端
子に接続され、前記発振周波数に対応する電圧を接地す
る第１共振回路と、この第１共振回路と並列に接続され
前記共振器が出力するスプリアス発振周波数で前記第１
共振回路と並列共振を生ずる第２共振回路と、前記発振
周波数の電圧を出力する前記３端子半導体素子の出力端
子に接続された出力整合回路とを備えたものである。
波数で共振し、入力整合回路を介して３端子半導体素子
の入力端子に前記発振周波数の信号を出力する共振器
と、前記３端子半導体素子に電源電圧を印加する電源端
子に接続され、前記発振周波数に対応する電圧を接地す
る第１共振回路と、この第１共振回路と並列に接続され
前記共振器が出力するスプリアス発振周波数で前記第１
共振回路と並列共振を生ずる第２共振回路と、前記発振
周波数の電圧を出力する前記３端子半導体素子の出力端
子に接続された出力整合回路とを備えたものである。
この発明におけるマイクロ波発振器では、３端子半導
体素子の電源端子に接続された第１共振回が、所要の発
振周波数に対応して低インピーダンスとなり接地し、こ
の第１共振回路と並列に接続された第２共振回路とが、
共振器が出力するスプリアス発振周波数で並列共振を生
じて高インピーダンスとなり、第２共振回路の両端の電
圧が高くなり、この電圧が３端子半導体素子の入力端子
への入力電圧に対して負帰還電圧となる。
体素子の電源端子に接続された第１共振回が、所要の発
振周波数に対応して低インピーダンスとなり接地し、こ
の第１共振回路と並列に接続された第２共振回路とが、
共振器が出力するスプリアス発振周波数で並列共振を生
じて高インピーダンスとなり、第２共振回路の両端の電
圧が高くなり、この電圧が３端子半導体素子の入力端子
への入力電圧に対して負帰還電圧となる。
［実施例］ 以下、この発明の一実施例を図について説明する。こ
こでは並列回路として、先端が開放端であり、電気長が
それぞれ異なる２つのマイクロストリップ線路の並列回
路を例にとり説明する。第１図は本発明によるマイクロ
波発振器であり、同図（ａ）は斜視図、同図（ｂ）は等
価回路である。第１図において、（15）は先端が開放端
の第三のマイクロストリップ線路、（16）は並列接続さ
れた第二および第三のマイクロストリップ線路（９）、
（15）からなる並列回路である。次に動作を説明する。
第１図に示した本発明の構成によるマイクロ波発振器で
は、ドレイン端子（６）に並列回路（16）が接続されて
いる。周波数fOSCでは、第二のマイクロストリップ線路
（９）の電気長を約90度に設定することにより、FET
（３）のドレイン端子（６）を従来の構成と同様に接地
でき、所要の発振波が得られる。一方、誘電体共振器
（２）の不要なモードによる共振周波数fXでは、第二の
マイクロストリップ線路（９）のサセプタンスＢは容量
性（fX＞fOSC）あるいは誘導性（fX＜fOSC）になる。周
波数fXにおいて、この第二のマイクロストリップ線路
（９）のサセプタンスＢに対し次式を満足するように第
三のマイクロストリップ線路（15）のサセプタンスＢ′
を設定する。
こでは並列回路として、先端が開放端であり、電気長が
それぞれ異なる２つのマイクロストリップ線路の並列回
路を例にとり説明する。第１図は本発明によるマイクロ
波発振器であり、同図（ａ）は斜視図、同図（ｂ）は等
価回路である。第１図において、（15）は先端が開放端
の第三のマイクロストリップ線路、（16）は並列接続さ
れた第二および第三のマイクロストリップ線路（９）、
（15）からなる並列回路である。次に動作を説明する。
第１図に示した本発明の構成によるマイクロ波発振器で
は、ドレイン端子（６）に並列回路（16）が接続されて
いる。周波数fOSCでは、第二のマイクロストリップ線路
（９）の電気長を約90度に設定することにより、FET
（３）のドレイン端子（６）を従来の構成と同様に接地
でき、所要の発振波が得られる。一方、誘電体共振器
（２）の不要なモードによる共振周波数fXでは、第二の
マイクロストリップ線路（９）のサセプタンスＢは容量
性（fX＞fOSC）あるいは誘導性（fX＜fOSC）になる。周
波数fXにおいて、この第二のマイクロストリップ線路
（９）のサセプタンスＢに対し次式を満足するように第
三のマイクロストリップ線路（15）のサセプタンスＢ′
を設定する。
Ｂ＋Ｂ′＝０ （１） この第１式を満足する周波数では、並列回路（16）は
並列共振し、高インピーダンスになる。そのため周波数
fXにおいては、並列回路（16）の両端の電圧が高くな
り、この電圧がゲート端子（４）への入力電圧に対し負
帰還電圧として働くため、ゲート端子（４）からみたFE
T（３）の反射利得は打ち消される。そのため、本発明
の構成によるマイクロ波発振器では、第２図に実線で示
すように周波数fOSCでは発振条件を満足するが、周波数
fXでは反射利得が低減されているため発振条件を満足せ
ず、従ってスプリアス発振は生じない。
並列共振し、高インピーダンスになる。そのため周波数
fXにおいては、並列回路（16）の両端の電圧が高くな
り、この電圧がゲート端子（４）への入力電圧に対し負
帰還電圧として働くため、ゲート端子（４）からみたFE
T（３）の反射利得は打ち消される。そのため、本発明
の構成によるマイクロ波発振器では、第２図に実線で示
すように周波数fOSCでは発振条件を満足するが、周波数
fXでは反射利得が低減されているため発振条件を満足せ
ず、従ってスプリアス発振は生じない。
なお、上記実施例では並列回路（16）として、長さが
異なる２つのマイクロストリップ線路の並列回路を示し
たが、長さが異なる３つ以上のマイクロストリップ線路
の並列回路でも良い。第３図は並列回路として長さが異
なる３つのマイクロストリップ線路を用いた場合の実施
例である。第３図において、（17）は先端が開放端の第
四のマイクロストリップ線路である。この場合、fOSC近
傍の誘電体共振器（２）の不要なモードによる共振周波
数が２つある場合有効である（それぞれの共振周波数を
fX1、fX2と略記）。この場合、周波数fOSCで第二のマイ
クロストリップ線路を約90度に設定し、第三のマイクロ
ストリップ線路のサセプタンスＢ′と第四のマイクロス
トリップ線路（17）のサセプタンスＢ″とを、周波数f
X1とfX2において、 Ｂ＋Ｂ′＋Ｂ″＝０ （２） を満足するよう第三および第四のマイクロストリップ線
路（15）（19）の電気長を設定すればよい。この場合
も、周波数fX1、fX2ではゲート端子（４）からみたFET
（３）の反射利得は低減されるので、これらの周波数で
のスプリアス発振は生じない。
異なる２つのマイクロストリップ線路の並列回路を示し
たが、長さが異なる３つ以上のマイクロストリップ線路
の並列回路でも良い。第３図は並列回路として長さが異
なる３つのマイクロストリップ線路を用いた場合の実施
例である。第３図において、（17）は先端が開放端の第
四のマイクロストリップ線路である。この場合、fOSC近
傍の誘電体共振器（２）の不要なモードによる共振周波
数が２つある場合有効である（それぞれの共振周波数を
fX1、fX2と略記）。この場合、周波数fOSCで第二のマイ
クロストリップ線路を約90度に設定し、第三のマイクロ
ストリップ線路のサセプタンスＢ′と第四のマイクロス
トリップ線路（17）のサセプタンスＢ″とを、周波数f
X1とfX2において、 Ｂ＋Ｂ′＋Ｂ″＝０ （２） を満足するよう第三および第四のマイクロストリップ線
路（15）（19）の電気長を設定すればよい。この場合
も、周波数fX1、fX2ではゲート端子（４）からみたFET
（３）の反射利得は低減されるので、これらの周波数で
のスプリアス発振は生じない。
また、上記実施例では並列回路（16）として、マイク
ロストリップ線路を用いたが、マイクロ波発振器に用い
る線路の形態に応じて、コプレナ線路あるいはスロット
線路を用いても良い。また、並列回路（６）として、集
中定数回路を用いても良い。第４図は並列回路（16）と
して全て集中定数回路を用いた場合の実施例である。第
４図において、（18）はコンデンサC1とインダクタＬと
からなる直列共振回路、（19）はコンデンサC2である。
この場合も、fOSC近傍の誘電体共振器（２）の不要なモ
ードによる共振周波数をfXとすると、次式を満足するよ
うC1,C2,Lの値を設定すれば良い。
ロストリップ線路を用いたが、マイクロ波発振器に用い
る線路の形態に応じて、コプレナ線路あるいはスロット
線路を用いても良い。また、並列回路（６）として、集
中定数回路を用いても良い。第４図は並列回路（16）と
して全て集中定数回路を用いた場合の実施例である。第
４図において、（18）はコンデンサC1とインダクタＬと
からなる直列共振回路、（19）はコンデンサC2である。
この場合も、fOSC近傍の誘電体共振器（２）の不要なモ
ードによる共振周波数をfXとすると、次式を満足するよ
うC1,C2,Lの値を設定すれば良い。
２πfOSC＝（C1・Ｌ）−0.5 （３） ｛（２πfXC1）-1−２πfXL｝-1 ＋２πfXC2＝０ （４） この場合も、周波数fXではゲート端子（４）からみた
FET（３）の反射利得は低減されるので、これらの周波
数でのスプリアス発振は生じず、同様の効果を奏する。
FET（３）の反射利得は低減されるので、これらの周波
数でのスプリアス発振は生じず、同様の効果を奏する。
また、上記実施例では３端子半導体素子としてFET
（３）で説明したが、その他、バイポーラトランジスタ
等のトランジスタでもよく、同様の効果を奏する。
（３）で説明したが、その他、バイポーラトランジスタ
等のトランジスタでもよく、同様の効果を奏する。
また、上記実施例では共振回路として誘電体共振器
（２）で説明したが、その他、YIG共振器、SAW共振器、
あるいは可変容量ダイオードを用いた共振回路であって
もよく、同様の効果を奏する。
（２）で説明したが、その他、YIG共振器、SAW共振器、
あるいは可変容量ダイオードを用いた共振回路であって
もよく、同様の効果を奏する。
［発明の効果］ 以上のようにこの発明によれば、３端子半導体素子の
電源端子に接続された第１共振回が、所要の発振周波数
に対応して低インピーダンスとなり接地し、この第１共
振回路と並列に接続された第２共振回路とが、共振器が
出力するスプリアス発振周波数で並列共振を生じて高イ
ンピーダンスとなるので、第２共振回路の両端の電圧が
高くなり、この電圧が３端子半導体素子の入力端子への
入力電圧に対して負帰還電圧となることにより、スプリ
アス発振を抑えることができる。
電源端子に接続された第１共振回が、所要の発振周波数
に対応して低インピーダンスとなり接地し、この第１共
振回路と並列に接続された第２共振回路とが、共振器が
出力するスプリアス発振周波数で並列共振を生じて高イ
ンピーダンスとなるので、第２共振回路の両端の電圧が
高くなり、この電圧が３端子半導体素子の入力端子への
入力電圧に対して負帰還電圧となることにより、スプリ
アス発振を抑えることができる。
第１図は本発明の一実施例によるマイクロ波発振器の斜
視図と等価回路、第２図は本発明の一実施例によるマイ
クロ波発振器のゲート端子からみたFETの利得と発振ス
ペクトル図、第３図、第４図は本発明の他の実施例によ
る並列回路の等価回路、第５図は従来の構成によるマイ
クロ波発振器の斜視図と等価回路、第６図は従来の構成
によるマイクロ波発振器のゲート端子からみたFETの利
得と発振スペクトル図である。 図中（１）は誘電体基板、（２）は誘電体共振器、
（３）はFET、（７）、（９）、（15）、および（17）
はマイクロストリップ線路、（８）は終端抵抗、（10）
は出力整合回路、（11）は出力端子、（12）はチョーク
インダクタ、（13）は電源端子、（14）はバイアス回
路、（16）は並列回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
視図と等価回路、第２図は本発明の一実施例によるマイ
クロ波発振器のゲート端子からみたFETの利得と発振ス
ペクトル図、第３図、第４図は本発明の他の実施例によ
る並列回路の等価回路、第５図は従来の構成によるマイ
クロ波発振器の斜視図と等価回路、第６図は従来の構成
によるマイクロ波発振器のゲート端子からみたFETの利
得と発振スペクトル図である。 図中（１）は誘電体基板、（２）は誘電体共振器、
（３）はFET、（７）、（９）、（15）、および（17）
はマイクロストリップ線路、（８）は終端抵抗、（10）
は出力整合回路、（11）は出力端子、（12）はチョーク
インダクタ、（13）は電源端子、（14）はバイアス回
路、（16）は並列回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】所要の発振周波数で共振し、入力整合回路
を介して３端子半導体素子の入力端子に前記発振周波数
の信号を出力する共振器と、前記３端子半導体素子に電
源電圧を印加する電源端子に接続され、前記発振周波数
に対応する電圧を接地する第１共振回路と、この第１共
振回路と並列に接続され前記共振器が出力するスプリア
ス発振周波数で前記第１共振回路と並列共振を生ずる第
２共振回路と、前記発振周波数の電圧を出力する前記３
端子半導体素子の出力端子に接続された出力整合回路と
を備えたことを特徴とするマイクロ波発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203155A JPH088449B2 (ja) | 1989-08-04 | 1989-08-04 | マイクロ波発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203155A JPH088449B2 (ja) | 1989-08-04 | 1989-08-04 | マイクロ波発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366213A JPH0366213A (ja) | 1991-03-20 |
| JPH088449B2 true JPH088449B2 (ja) | 1996-01-29 |
Family
ID=16469343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203155A Expired - Lifetime JPH088449B2 (ja) | 1989-08-04 | 1989-08-04 | マイクロ波発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088449B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS586412U (ja) * | 1981-07-06 | 1983-01-17 | 富士通株式会社 | マイクロ波発振装置 |
| JPS58101515U (ja) * | 1981-12-28 | 1983-07-11 | パイオニア株式会社 | 周波数可変型ｓｈｆ発振器 |
| JPS59224904A (ja) * | 1983-06-03 | 1984-12-17 | Murata Mfg Co Ltd | 発振回路 |
| JPH088448B2 (ja) * | 1988-01-25 | 1996-01-29 | 松下電器産業株式会社 | マイクロ波発振回路 |
-
1989
- 1989-08-04 JP JP1203155A patent/JPH088449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0366213A (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1101085A (en) | Integrated microwave oscillator | |
| US4435688A (en) | FET Microwave oscillator being frequency stabilized by capacitive reactance micro-strip stub line | |
| US4630003A (en) | FET oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof | |
| JP2646594B2 (ja) | 同調発振器 | |
| JP2000114870A (ja) | マイクロ波発振器 | |
| US4783638A (en) | Frequency doubling oscillator working at ultra-high frequencies | |
| US6239663B1 (en) | High-frequency oscillator using FETs and transmission lines | |
| JPH0322722B2 (ja) | ||
| EP0090414B1 (en) | Transistorized microwave oscillator of oscillation frequency multiplying type | |
| US5483206A (en) | Voltage-controlled microwave oscillator with micro-stripline filter | |
| JPS62252206A (ja) | 周波数逓倍型電圧制御発振器 | |
| Papp et al. | An 8-18-GHz YIG-tuned FET oscillator | |
| US5204641A (en) | Conducting plane resonator stabilized oscillator | |
| JP3173593B2 (ja) | マイクロ波共振回路及びマイクロ波発振器 | |
| JPH088449B2 (ja) | マイクロ波発振器 | |
| JPS6223211A (ja) | 誘電体共振器制御発振逓倍器 | |
| US6172577B1 (en) | Oscillator and oscillation apparatus using the oscillator | |
| RU2239938C1 (ru) | Транзисторный генератор свч | |
| JPH0535923B2 (ja) | ||
| JPH1093348A (ja) | 電圧制御発振器 | |
| JPH0628819Y2 (ja) | マイクロストリップ線路により構成したマイクロ波発振器 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JP3907969B2 (ja) | 電圧制御発振器 | |
| JPS6024001Y2 (ja) | マイクロ波集積回路 | |
| Fray et al. | Frequency-tuning characteristics of waveguide-mounted transferred-electron oscillators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 14 |