JPH088652A - デジタル直接合成方式周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【目的】簡易な構成で、異なる波形を、位相の不連続な
く短時間で発生可能なデジタル直接合成方式周波数シン
セサイザを提供する。 【構成】位相アキュムレータからの出力アドレスに応じ
て読み出される波形データを出力する際、位相アキュム
レータからの出力が満足する条件（波形データの一周期
における位相点が所定の位相点となる条件、メモリから
読み出された波形の波数が予め定めた数になる条件等）
に対応して、それぞれ異なる周波数データを出力する複
数個の周波数レジスタから一つの周波数レジスタを選択
して位相アキュムレータの位相進度データとして供給す
ることにより、種々の波形や変形波形を出力している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル直接合成方式周
波数シンセサイザに関し、特に簡易な構成で種々の波形
を合成出力可能としたデジタル直接合成方式周波数シン
セサイザに関する。

【０００２】

【従来の技術】従来のデジタル直接合成方式周波数シン
セサイザは、ＲＯＭやＲＡＭ等のメモリに、予め必要な
出力波形データを一周期分アドレス対応に格納してお
き、メモリから波形データ読み出しに必要な一周期相当
のアドレスを位相アキュムレータから繰り返し発生する
ように構成されている。

【０００３】図１１には、かかるシンセサイザの代表的
構成例のブロック図が示されている。波形データ変換部
２は、出力すべき波形データを格納するメモリで、例え
ば、ＲＯＭやＲＡＭが用いられる。波形データ変換部２
に供給されるアドレスデータは、位相アキュムレータ
（累積加算器）１から生成される。位相アキュムレータ
１は、加算器１１と、出力レジスタとしてのＤ−フリッ
プフロップ（Ｄ−ＦＦ）１２から成り、加算器１１の一
端子Ａには、出力データの周波数を規定するデータが、
入力レジスタとしての周波数レジスタ３から供給されて
いる。すなわち、周波数レジスタ３からの出力は、位相
進度を規定するデータである。加算器１１の出力は、Ｄ
−フリップフロップ１２に供給される。Ｄ−フリップフ
ロップ１２は、所定の周波数のクロックで駆動され、波
形データ変換部２のアドレスデータを出力し、加算器１
１からの出力を波形データ変換部２に出力するとともに
加算器１１の他入力端子Ｂに供給する。

【０００４】以上のように、従来のデジタル直接合成方
式周波数シンセサイザは、位相アキュムレータ１に、ク
ロック毎の位相の変化量（周波数レジスタ３で規定され
る）を与えることにより、出力波形の周波数が設定され
ている。そして、波形データ変換部２から読み出された
デジタル波形データは、Ｄ／Ａコンバータによりアナロ
グ波形信号に変換された後、ローパスフィルタを通って
所望の波形信号が得られる。

【０００５】また、所望の波形信号を得るために、上記
のようなメモリを用いず、波形データ変換部２にＤＳＰ
等のデジタル演算手段を備え、データ演算処理によっ
て、波形データを求めることもできる。

【０００６】

【発明が解決しようとする課題】上述のように、従来の
デジタル直接合成方式周波数シンセサイザは、ＲＯＭや
ＲＡＭ等のメモリに予め格納されている波形データをア
ドレスデータに従って順次読み出してアナログ信号に変
換した後、ローパスフィルタリング処理を行なうことに
より所望の波形を得ている。かかるシンセサイザは、メ
モリに格納されている波形データを読み出して得られる
波形は固定されており、他の変形波形を得たい場合に
は、メモリに格納されている波形データを当該他の変形
波形に書き換えなければならない。

【０００７】または、他のメモリに当該他の変形波形を
格納しており、所定のタイミングで他のメモリに切り換
える必要がある。あるいは一つのメモリを複数の領域に
分割しておき、各分割領域に異なる波形データを格納し
ておき、必要な波形に対応して読み出す領域を切り換え
る必要がある。

【０００８】更に、上述のような従来の異なる波形デー
タの生成は、一つの波形から他の波形への生成切り換え
時に位相の不連続が発生するという問題が生ずる。例え
ば、図１２において、波形が切り換えタイミングｔで波
形Ｗ１から波形Ｗ２に切り換える場合、タイミングｔで
波形の跳躍（不連続）が発生してしまう。また、メモリ
から波形データを読み出しながら、格納されている波形
データを、順次、他の波形データに書き換えることも可
能であるが、波形更新に時間がかかるだけでなく、更新
している期間に出力される波形は不規則な波形となって
しまうという問題がある。

【０００９】そこで、本発明の目的は、簡易な構成で、
波形の跳躍なく、かつ短時間で波形を変形させることが
可能なデジタル直接合成方式周波数シンセサイザを提供
することにある。

【００１０】

【課題を解決するための手段】前述の課題を解決するた
め本発明のデジタル直接合成方式周波数シンセサイザ
は、加算器からの加算出力を所定の波形データを格納す
る波形データ生成手段もしくはメモリにアドレスデータ
として出力するとともに前記加算器の一入力端子に供給
し、前記加算器の他入力端子には所定の周波数データが
供給され、前記波形データ生成手段もしくはメモリから
読み出された波形データを出力するデジタル直接合成方
式周波数シンセサイザにおいて、それぞれ異なる周波数
データを出力する複数個の周波数レジスタと、該複数個
の周波数レジスタのうち一つの周波数レジスタからの出
力を選択して前記加算器の前記他入力端子に供給する選
択手段と、前記加算器の出力が予め定めた判別条件を満
足することを判別し、判別結果に基づいて前記選択手段
を制御する判別部とを備えて構成される。上記判別条件
は、前記波形データ生成手段もしくはメモリに格納され
ている波形データの一周期における位相点が所定の位相
点となる条件、前記メモリから読み出された波形の波数
が予め定めた数になる条件とすることができ、また前記
複数個の周波数シンセサイザの周波数データは、前記判
別部の判別結果に応じて変更可能に構成することもでき
る。

【００１１】

【作用】本発明では、位相アキュムレータからの出力ア
ドレスに応じて読み出される波形データを出力する際、
位相アキュムレータからの出力が満足する条件（波形デ
ータの一周期における位相点が所定の位相点となる条
件、メモリから読み出された波形の波数が予め定めた数
になる条件等）に対応して、それぞれ異なる周波数デー
タを出力する複数個の周波数レジスタから一つの周波数
レジスタを選択して位相アキュムレータの位相進度デー
タとして供給することにより、種々の波形や変形波形を
出力している。

【００１２】

【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は本発明によるデジタル直接合成
方式周波数シンセサイザの一実施例を示す構成ブロック
図である。図１において、図１１と同一符号が付されて
いる構成部は同様な機能を有する。

【００１３】前述のように、位相アキュムレータ１で
は、その時点の位相と位相の進度を、クロック毎に加算
しており、この位相進度は出力波形の周波数と比例する
ことになる。

【００１４】本実施例では、周波数ｆ１とｆ２を、それ
ぞれ出力する周波数レジスタ３（１）と３（２）を設
け、これら周波数レジスタ３（１）Ｓ３（２）を、位相
アキュムレータ１の出力（Ｄ−フリップフロップ１２の
出力）の状態を判別し、判別結果に基づいて、セレクタ
４を切り換え制御し、選択された周波数レジスタの出力
を加算器１１の入力端子Ａに供給している。

【００１５】本実施例においては、上記判別する状態
は、位相アキュムレータ１の位相状態としている。すな
わち、位相アキュムレータ１の出力の位相が０°以上１
８０°未満のときに周波数レジスタ３（１）の周波数ｆ
１が，１８０°以上３６０°未満のときに周波数レジス
タ３（２）周波数ｆ２が、位相アキュムレータ１の加算
器１１の入力端子Ａに供給されている。この位相状態の
判別は、位相が０°以上１８０°未満のときに“０”、
１８０°以上３６０°未満のときに“１”となるＭＳＢ
を用いて行なうことができる。

【００１６】例えば、波形データ変換部２においては、
位相が０°以上１８０°未満のときは、位相に従って波
形データが増加し、１８０°以上３６０°未満のときに
は、波形データが減少するように変換される場合を考え
る。こうして得られる波形データは、図２（ａ）に示す
ような三角波形となる。

【００１７】図１において、周波数レジスタ３（１）と
３（２）に設定されている周波数を５００Ｈｚとする
と、図２（ａ）に示すように、周期２ｍｓ（周波数５０
０Ｈｚ）の三角波形が得られる。今、位相が０°以上１
８０°未満のときに出力される周波数レジスタ３（１）
の周波数を３３３，３３３…Ｈｚとし、１８０°以上３
６０°未満のときに出力される周波数レジスタ３（２）
の周波数を１ＫＨｚに設定すると、波形データ変換部２
から出力される波形の波形上昇部分は１．５ｍｓ，下降
部分は０．５ｍｓとなり、波形全体の周期は、１．５＋
０．５＝２ｍｓは変化しないものの、波形の上昇部、下
降部の時間比率が異なるので、図２（ｂ）に示すよう
に、のこぎり波（非対称三角波）状の波形が得られる。

【００１８】本実施例では、周波数レジスタ３（１）と
３（２）に設定されている周波数を書き換える（更新す
る）だけで、異なる波形（変形波形）がきわめて高速に
生成でき、また、この場合、波形変形を実行した際に、
位相の不連続も発生しない。

【００１９】ところで、上述構成による波形生成におい
ては、出力波形の切り換えタイミングによっては位相ず
れが発生してしまう。例えば、図３（ａ）に示すような
タイミングｔ1で周波数の切り換えを行なうと、波形の
途中で波形変形が行われることになり、一瞬周期が変化
し、位相のずれが生ずる。そこで、本発明の実施例で
は、波形変換を実行するタイミング ｔ2を管理して、正
確な２ｍｓ周期のタイミングｔ2で波形変換を実行する
ことにより、図３（ｂ）に示すような波形変換時の位相
ずれの発生を防止している。

【００２０】次に、図１の波形データ変換部２から読み
出し出力される波形データが、位相が０°以上１８０°
未満のときは、或る一定のデータ（例えば、正のピーク
値）、１８０°以上３６０°未満のときには別の一定の
データ（例えば、負のピーク値）である波形データにつ
いて考える。この場合に得られる波形は、図４（ａ）に
示すような方形波（矩形波、パルス波）となる。

【００２１】この場合に、図１に示すような２つの周波
数レジスタ３（１）と３（２）の周波数を変更すれば、
図４（ｂ）に示すように、方形波のデューティ比率を変
更することができる。

【００２２】本発明の次の実施例は、図１の構成におい
て、周波数レジスタ３（１）及び３（２）に設定されて
いる周波数を変更する例である。周波数レジスタ３
（１）及び３（２）が両者ともに５００Ｈｚの場合、波
形データ変換部２からは、図５（ａ）に示すような三角
波が得られる。ここで、周波数レジスタ３（１）は５０
０Ｈｚのまま、周波数レジスタ３（２）を２５０Ｈｚに
変更すると、図５（ｂ）に示すように、三角波の上昇部
分の時間は変化せず、下降部分の時間だけが倍になる。
また、図５（ｃ）に示すような方形波について、同様に
設定周波数を変更すると、パルス幅を一定に保ったまま
で、パルス周期だけを変更することができる。本実施例
によれば、波形の任意区間を圧縮したり伸長したるする
ことができる。

【００２３】続いて、本発明の他の実施例を説明する。
本実施例は、図６に示すように、ｎ個の周波数レジスタ
３（１），３（２），３（３），……，３（ｎ）を設
け、各周波数レジスタの周波数を、位相アキュムレータ
１の出力の所定の位相範囲毎に選択して、位相アキュム
レータ１の入力端子Ａに供給するものである。本実施例
では、周波数ｆ１、ｆ２、ｆ３及びｆ４が、周波数レジ
スタ３（１）、３（２）、（３）及び３（４）に、それ
ぞれ設定されており、位相が０°以上、１３５°未満の
ときに周波数レジスタ３（１）の周波数ｆ１，１３５°
以上１８０°未満のときに周波数レジスタ３（２）の周
波数ｆ２が、１８０°以上３１５°未満のときに周波数
レジスタ３（３）の周波数ｆ３、３１５°以上３６０°
未満のときに周波数レジスタ３（４）の周波数ｆ４が、
セレクタ４を介してアキュムレータ１に入力される。

【００２４】上記位相範囲は、判別部５で判別され、判
別結果に基づいてセレクタ４が制御される。判別部５
は、また図３の例における波形切り換えタイミングｔ2
を判別する構成とすることもできる。

【００２５】波形データとして三角波を想定すると、周
波数レジスタ３（１）〜３（４）すべてに５００Ｈｚが
設定されていると、図７（ａ）に示すような三角波が得
られる。ここで、周波数レジスタ３（１）と３（３）に
７５０Ｈｚ、周波数レジスタ３（２）と３（４）に２５
０Ｈｚが設定されている場合には、図７（ｂ）に示すよ
うな変形された波形が得られる。また、周波数レジスタ
３（１）と３（３）に１ｋＨｚ、周波数レジスタ３
（２）に２００Ｈｚ、周波数レジスタ３（４）に５００
Ｈｚが設定されている場合は、図７（ｃ）に示すよう
な、更に変形された波形が得られる。このように、波形
を時間軸方向に分割し、各分割部分の周波数を変化させ
ることにより、波形に種々の変形を施すことができる。

【００２６】次に、波形データ変換部２に格納されてい
る波形データとして台形波を想定し、位相アキュムレー
タ１の出力の位相が０°以上９０°未満のときに周波数
ｆ１、９０°以上１８０°未満のときに周波数ｆ２、１
８０°以上２７０°未満のときに周波数ｆ３、２７０°
以上３６０°未満のときに周波数ｆ４が、位相アキュム
レータ１に供給されるように、判別部５がセレクタ４を
切り換える実施例を説明する。

【００２７】周波数レジスタ３（１）〜３（４）のすべ
てに５００Ｈｚが設定されている場合は、図８（ａ）に
示すように、立ち上がり時間、平坦部の時間、降下時間
が各々等しい台形波形が得られる。一方、周波数レジス
タ３（１）と３（３）に５００Ｈｚ，周波数レジスタ３
（２）と３（４）に１６６，６６……Ｈｚが設定されて
いる場合には、図８（ｂ）に示すような変形された台形
波が得られる。また、周波数レジスタ３（１）に１６
６，６６……Ｈｚ、周波数レジスタ３（２）に５００Ｈ
ｚ，周波数レジスタ３（３）に１ｋＨｚ，周波数レジス
タ３（４）に１４２．８５７…Ｈｚが設定されている場
合は、図８（ｃ）に示すような波形が得られる。

【００２８】このように、波形を立ち上がり部、平坦部
１、降下部、平坦部２のように分割し、各々に独立した
周波数を与えることにより、立ち下がり、降下時間や波
形周期、パルス幅等のパラメータを自由に変化させるこ
とができる。

【００２９】このような波形パラメータの設定法は、一
般的にパルスジェネレータにおいて行われている。しか
し、パルスジェネレータはアナログ的な方法で時間を発
生しており、シンセサイザのような高精度は望めない。

【００３０】本方式によれば、ディジタル直接合成方式
周波数シンセサイザによる高精度のパルスジェネレータ
を容易に構成することができる。

【００３１】本発明の更なる実施例は、判別部５におい
て、出力波形の波数を検出し、検出結果に基づいて、周
波数を切り換える例についてのものである。

【００３２】一例として、１．５波５００Ｈｚ、３波１
ｋＨｚを繰り返す場合を考える。波形は正弦波を例にと
る。図９では、周波数を０°、または１８０°の点で切
り換えている。この場合、周波数の切り換わり点で波形
がなめらかでなくなる。図１０では、周波数を９０°、
または２７０°の点で切り換えている。この場合は、周
波数の切り換わり点でも波形がなめらかである。このよ
うに、判別部５が波数検出機能と位相検出機能を併せ持
てば、より用途が広がる。

【００３３】以上の例は、ＦＳＫ（周波数シフトキーイ
ング）の例であるが、周波数切り換わり点の位相による
影響を容易に除去できる。位相検出手段の実現方法、波
数検出手段の分解能やその実現方法、位相検出手段と波
数検出手段から得られた結果の組み合わせ方法等の処理
法、周波数切り換え実現方法や切り換え可能な周波数の
種類等、本発明を用いれば、より複雑な波形変形を行い
得ることは勿論である。

【００３４】

【発明の効果】以上説明したように、本発明によるデジ
タル直接合成方式周波数シンセサイザは、簡易な構成
で、異なる波形を、高精度且つ位相の不連続なく短時間
で発生することができる。

【図面の簡単な説明】

【図１】本発明によるデジタル直接合成方式周波数シン
セサイザの一の実施例を示す回路図である。

【図２】図１に示す本発明の実施例の動作を説明するた
めの波形図である。

【図３】図１に示す本発明の実施例の動作を説明するた
めの波形図である。

【図４】図１に示す本発明の実施例の動作を説明するた
めの波形図である。

【図５】図１に示す本発明の実施例の動作を説明するた
めの波形図である。

【図６】本発明によるデジタル直接合成方式周波数シン
セサイザの他の実施例を示す回路図である。

【図７】図６に示す本発明の実施例の動作を説明するた
めの波形図である。

【図８】図６に示す本発明の実施例の動作を説明するた
めの波形図である。

【図９】図６に示す本発明の実施例の動作を説明するた
めの波形図である。

【図１０】図６に示す本発明の実施例の動作を説明する
ための波形図である。

【図１１】従来のデジタル直接合成方式周波数シンセサ
イザの構成ブロック図である。

【図１２】図１１に示す従来のデジタル直接合成方式周
波数シンセサイザの問題点を説明するための波形図であ
る。

【符号の説明】

１ 位相アキュムレータ ２ 波形データ変換部 ３（１），３（２），３（３），３（４）,…，３
（ｎ） 周波数レジスタ ４ セレクタ ５ 判別部

Claims (4)

【特許請求の範囲】
1. 【請求項１】加算器からの加算出力を所定の波形データ
   を格納する波形データ生成手段もしくはメモリにアドレ
   スデータとして出力するとともに前記加算器の一入力端
   子に供給し、前記加算器の他入力端子には所定の周波数
   データが供給され、前記波形データ生成手段もしくはメ
   モリから読み出された波形データを出力するデジタル直
   接合成方式周波数シンセサイザにおいて、 それぞれ異なる周波数データを出力する複数個の周波数
   レジスタと、 該複数個の周波数レジスタのうち一つの周波数レジスタ
   からの出力を選択して前記加算器の前記他入力端子に供
   給する選択手段と、 前記加算器の出力が予め定めた判別条件を満足すること
   を判別し、判別結果に基づいて前記選択手段を制御する
   判別部と、を備えて成ることを特徴とするデジタル直接
   合成方式周波数シンセサイザ。
2. 【請求項２】前記判別条件は、前記波形データ生成手段
   もしくはメモリに格納されている波形データの一周期に
   おける位相点が所定の位相点となる条件である請求項１
   に記載のデジタル直接合成方式周波数シンセサイザ。
3. 【請求項３】前記判別条件は、前記波形データ生成手段
   もしくはメモリから読み出された波形の波数が予め定め
   た数になる条件である請求項１に記載のデジタル直接合
   成方式周波数シンセサイザ。
4. 【請求項４】前記複数個の周波数シンセサイザの周波数
   データは、前記判別部の判別結果に応じて変更可能であ
   る請求項１に記載のデジタル直接合成方式周波数シンセ
   サイザ。