JPH088655A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH088655A JPH088655A JP6136192A JP13619294A JPH088655A JP H088655 A JPH088655 A JP H088655A JP 6136192 A JP6136192 A JP 6136192A JP 13619294 A JP13619294 A JP 13619294A JP H088655 A JPH088655 A JP H088655A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- differential amplifier
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 垂直偏向電圧波形の立ち下り時の段状の歪み
を抑制すると共に、電源電圧の変動に対しても安定な差
動増幅回路を提供することを目的とする。 【構成】 制御信号ＳＰが第１の容量Ｃ1 で微分される
ので制御信号ＳＰの“Ｈ”レベル期間が長くなってもス
イッチングトランジスタＴＲ1 には常に一定のパルス幅
の信号が入力される。スイッチングトランジスタＴＲ1
の出力電圧は第２の容量Ｃ2 で積分されて徐々にレベル
に変化し、第２の定電流回路１０２の電流も徐々に減少
し、差動増幅回路の出力信号である垂直偏向電圧波形の
立ち下がりの段状の歪みを抑制することができる。第４
の定電流回路１０３の電流に応じて第１〜第３の定電流
回路１００，１０１，１０２の電流が決まるので、負電
源電圧が変化しても差動増幅回路の動作が安定してい
る。
を抑制すると共に、電源電圧の変動に対しても安定な差
動増幅回路を提供することを目的とする。 【構成】 制御信号ＳＰが第１の容量Ｃ1 で微分される
ので制御信号ＳＰの“Ｈ”レベル期間が長くなってもス
イッチングトランジスタＴＲ1 には常に一定のパルス幅
の信号が入力される。スイッチングトランジスタＴＲ1
の出力電圧は第２の容量Ｃ2 で積分されて徐々にレベル
に変化し、第２の定電流回路１０２の電流も徐々に減少
し、差動増幅回路の出力信号である垂直偏向電圧波形の
立ち下がりの段状の歪みを抑制することができる。第４
の定電流回路１０３の電流に応じて第１〜第３の定電流
回路１００，１０１，１０２の電流が決まるので、負電
源電圧が変化しても差動増幅回路の動作が安定してい
る。
Description
【０００１】
【産業上の利用分野】本発明は、静電偏向の画像表示装
置において、垂直偏向電圧を増幅する差動増幅回路に関
するものである。
置において、垂直偏向電圧を増幅する差動増幅回路に関
するものである。
【０００２】
【従来の技術】近年、テレビ受像機やディスプレイモニ
タの薄型化を実現する様々な方式が開発される中で、平
板の電極を複数枚平行に配置した静電偏向の画像表示装
置が実用化されるに至った。
タの薄型化を実現する様々な方式が開発される中で、平
板の電極を複数枚平行に配置した静電偏向の画像表示装
置が実用化されるに至った。
【０００３】この画像表示装置は、線状のカソードで発
生した電子ビームが、映像信号変調電極を通り、さらに
水平偏向電極と垂直偏向電極で静電偏向された後に、高
圧を印加した蛍光体面に照射することによって画像を表
示するもので、カソードから蛍光体面までの距離がＣＲ
Ｔと比べて極めて小さく、薄型化が容易である。（参考
文献：日経エレクトロニクス １９９３．８．３０［ｎ
ｏ．５８９］ｐ．１０９〜１１４『厚さ９．８ｃｍのテ
レビ、松下電器産業が開発』） この画像表示装置では、垂直偏向電極に約４００Ｖｐｐ
の高電圧を加える必要があるため、垂直偏向電圧の原信
号〔図５の（ａ）を参照〕を差動増幅回路で増幅して垂
直偏向電圧〔図５の（ｂ）を参照〕を得ている。
生した電子ビームが、映像信号変調電極を通り、さらに
水平偏向電極と垂直偏向電極で静電偏向された後に、高
圧を印加した蛍光体面に照射することによって画像を表
示するもので、カソードから蛍光体面までの距離がＣＲ
Ｔと比べて極めて小さく、薄型化が容易である。（参考
文献：日経エレクトロニクス １９９３．８．３０［ｎ
ｏ．５８９］ｐ．１０９〜１１４『厚さ９．８ｃｍのテ
レビ、松下電器産業が開発』） この画像表示装置では、垂直偏向電極に約４００Ｖｐｐ
の高電圧を加える必要があるため、垂直偏向電圧の原信
号〔図５の（ａ）を参照〕を差動増幅回路で増幅して垂
直偏向電圧〔図５の（ｂ）を参照〕を得ている。
【０００４】図３と図４を参照しながら上述した従来の
差動増幅回路の一例について説明する。図３は従来の差
動増幅回路を示す。
差動増幅回路の一例について説明する。図３は従来の差
動増幅回路を示す。
【０００５】図３において、ＴＲ10，ＴＲ21，ＴＲ22，
ＴＲ30，ＴＲ31，ＴＲ32，ＴＲ33，ＴＲ41，ＴＲ50はＮ
ＰＮ型トランジスタ、ＴＲ20，ＴＲ34，ＴＲ35，ＴＲ4
0，ＴＲ51はＰＮＰ型トランジスタである。トランジス
タＴＲ10のベースは抵抗Ｒ10を介して電力削減端子１に
接続されると同時に抵抗Ｒ11を介して接地される。トラ
ンジスタＴＲ10のコレクタは抵抗Ｒ12を介して電源ＶCC
に接続されると同時に抵抗Ｒ１３を介してトランジスタ
ＴＲ20のベースに接続される。トランジスタＴＲ10のエ
ミッタは接地される。トランジスタＴＲ20のベースは抵
抗Ｒ14を介して電源ＶCCに接続され、トランジスタＴＲ
20のエミッタも電源ＶCCに接続される。トランジスタＴ
Ｒ20のエミッタ・コレクタ間には抵抗Ｒ20が接続され、
トランジスタＴＲ20のコレクタは抵抗Ｒ21を介してトラ
ンジスタＴＲ21のコレクタ・ベースおよびトランジスタ
ＴＲ22のベース、さらにトランジスタＴＲ41のベースに
接続される。トランジスタＴＲ21、ＴＲ22、ＴＲ41の各
エミッタはそれぞれ抵抗Ｒ22、Ｒ23、Ｒ42を介して負電
源Ｖ−に接続される。ここで、トランジスタＴＲ22と抵
抗Ｒ23、トランジスタＴＲ41と抵抗Ｒ42、トランジスタ
ＴＲ21と抵抗Ｒ22は、それぞれ定電流回路１００，１０
１，１０２を構成している。トランジスタＴＲ22のコレ
クタは、抵抗Ｒ30を介してトランジスタＴＲ30のエミッ
タに接続されると同時に抵抗Ｒ31を介してトランジスタ
ＴＲ31のエミッタに接続される。トランジスタＴＲ30，
ＴＲ31の各コレクタはそれぞれトランジスタＴＲ32，Ｔ
Ｒ33のエミッタに接続され、トランジスタＴＲ32とＴＲ
33のベースは電源ＶCCに接続される。トランジスタＴＲ
32のコレクタはトランジスタＴＲ34のコレクタとトラン
ジスタＴＲ40のベースに接続され，トランジスタＴＲ33
のコレクタはトランジスタＴＲ34のベースおよびトラン
ジスタＴＲ35のベース・コレクタに接続される。トラン
ジスタＴＲ40のコレクタはトランジスタＴＲ41のコレク
タに接続されると同時に、並列に接続された抵抗Ｒ41と
容量Ｃ41を介してトランジスタＴＲ31のベースに接続さ
れる。トランジスタＴＲ31のベースは抵抗Ｒ43を介して
電源Ｖref に接続され、トランジスタＴＲ40のベース・
コレクタ間には容量Ｃ40が接続される。トランジスタＴ
Ｒ40のコレクタはさらに抵抗Ｒ50を介してトランジスタ
ＴＲ50のベースに接続されると同時に抵抗Ｒ51を介して
トランジスタＴＲ51のベースに接続される。トランジス
タＴＲ50とＴＲ51の各エミッタは出力端子３に接続さ
れ、トランジスタＴＲ51のコレクタは抵抗Ｒ53を介して
負電源Ｖ−に接続される。トランジスタＴＲ50とＴＲ51
の各ベース・エミッタ間にはそれぞれ抵抗Ｒ54，Ｒ55が
接続される。トランジスタＴＲ50のコレクタは抵抗Ｒ52
を介して正電源Ｖ＋に接続され、トランジスタＴＲ34，
ＴＲ35，ＴＲ40の各エミッタもそれぞれ正電源Ｖ＋に接
続される。また、トランジスタＴＲ30のベースは抵抗Ｒ
0 を介して入力端子２に接続される。
ＴＲ30，ＴＲ31，ＴＲ32，ＴＲ33，ＴＲ41，ＴＲ50はＮ
ＰＮ型トランジスタ、ＴＲ20，ＴＲ34，ＴＲ35，ＴＲ4
0，ＴＲ51はＰＮＰ型トランジスタである。トランジス
タＴＲ10のベースは抵抗Ｒ10を介して電力削減端子１に
接続されると同時に抵抗Ｒ11を介して接地される。トラ
ンジスタＴＲ10のコレクタは抵抗Ｒ12を介して電源ＶCC
に接続されると同時に抵抗Ｒ１３を介してトランジスタ
ＴＲ20のベースに接続される。トランジスタＴＲ10のエ
ミッタは接地される。トランジスタＴＲ20のベースは抵
抗Ｒ14を介して電源ＶCCに接続され、トランジスタＴＲ
20のエミッタも電源ＶCCに接続される。トランジスタＴ
Ｒ20のエミッタ・コレクタ間には抵抗Ｒ20が接続され、
トランジスタＴＲ20のコレクタは抵抗Ｒ21を介してトラ
ンジスタＴＲ21のコレクタ・ベースおよびトランジスタ
ＴＲ22のベース、さらにトランジスタＴＲ41のベースに
接続される。トランジスタＴＲ21、ＴＲ22、ＴＲ41の各
エミッタはそれぞれ抵抗Ｒ22、Ｒ23、Ｒ42を介して負電
源Ｖ−に接続される。ここで、トランジスタＴＲ22と抵
抗Ｒ23、トランジスタＴＲ41と抵抗Ｒ42、トランジスタ
ＴＲ21と抵抗Ｒ22は、それぞれ定電流回路１００，１０
１，１０２を構成している。トランジスタＴＲ22のコレ
クタは、抵抗Ｒ30を介してトランジスタＴＲ30のエミッ
タに接続されると同時に抵抗Ｒ31を介してトランジスタ
ＴＲ31のエミッタに接続される。トランジスタＴＲ30，
ＴＲ31の各コレクタはそれぞれトランジスタＴＲ32，Ｔ
Ｒ33のエミッタに接続され、トランジスタＴＲ32とＴＲ
33のベースは電源ＶCCに接続される。トランジスタＴＲ
32のコレクタはトランジスタＴＲ34のコレクタとトラン
ジスタＴＲ40のベースに接続され，トランジスタＴＲ33
のコレクタはトランジスタＴＲ34のベースおよびトラン
ジスタＴＲ35のベース・コレクタに接続される。トラン
ジスタＴＲ40のコレクタはトランジスタＴＲ41のコレク
タに接続されると同時に、並列に接続された抵抗Ｒ41と
容量Ｃ41を介してトランジスタＴＲ31のベースに接続さ
れる。トランジスタＴＲ31のベースは抵抗Ｒ43を介して
電源Ｖref に接続され、トランジスタＴＲ40のベース・
コレクタ間には容量Ｃ40が接続される。トランジスタＴ
Ｒ40のコレクタはさらに抵抗Ｒ50を介してトランジスタ
ＴＲ50のベースに接続されると同時に抵抗Ｒ51を介して
トランジスタＴＲ51のベースに接続される。トランジス
タＴＲ50とＴＲ51の各エミッタは出力端子３に接続さ
れ、トランジスタＴＲ51のコレクタは抵抗Ｒ53を介して
負電源Ｖ−に接続される。トランジスタＴＲ50とＴＲ51
の各ベース・エミッタ間にはそれぞれ抵抗Ｒ54，Ｒ55が
接続される。トランジスタＴＲ50のコレクタは抵抗Ｒ52
を介して正電源Ｖ＋に接続され、トランジスタＴＲ34，
ＴＲ35，ＴＲ40の各エミッタもそれぞれ正電源Ｖ＋に接
続される。また、トランジスタＴＲ30のベースは抵抗Ｒ
0 を介して入力端子２に接続される。
【０００６】図３は簡易的に表現すると図４に示すよう
になる。オペアンプ１０の電源は正電源Ｖ＋と負電源Ｖ
−であり、オペアンプ１０の非反転入力端子１１は抵抗
Ｒ0 を介して差動増幅回路の入力端子２に接続され、オ
ペアンプ１０の反転入力端子１２は抵抗Ｒ43を介して電
源Ｖref に接続されると同時に、並列に接続された抵抗
Ｒ41と容量Ｃ41を介してオペアンプ１０の出力端子１３
に接続される。オペアンプ１０のオペアンプ出力端子１
３は、差動増幅回路の出力端子３に接続される。
になる。オペアンプ１０の電源は正電源Ｖ＋と負電源Ｖ
−であり、オペアンプ１０の非反転入力端子１１は抵抗
Ｒ0 を介して差動増幅回路の入力端子２に接続され、オ
ペアンプ１０の反転入力端子１２は抵抗Ｒ43を介して電
源Ｖref に接続されると同時に、並列に接続された抵抗
Ｒ41と容量Ｃ41を介してオペアンプ１０の出力端子１３
に接続される。オペアンプ１０のオペアンプ出力端子１
３は、差動増幅回路の出力端子３に接続される。
【０００７】以上のように構成された差動増幅回路につ
いて、以下その動作を説明する。図４から明らかなよう
に、入力端子２の入力電圧ＶINと出力端子３の出力電圧
Ｖout の関係は、
いて、以下その動作を説明する。図４から明らかなよう
に、入力端子２の入力電圧ＶINと出力端子３の出力電圧
Ｖout の関係は、
【０００８】
【数１】
【０００９】で表される。次にオペアンプ１０の中を図
３を用いて詳細に説明すると、トランジスタＴＲ22，Ｔ
Ｒ30，ＴＲ31，ＴＲ32，ＴＲ33，ＴＲ34，ＴＲ35と抵抗
Ｒ23，Ｒ30，Ｒ31で構成される入力段の差動増幅器では
電流増幅を行い、トランジスタＴＲ40，ＴＲ41と容量Ｃ
40と抵抗Ｒ42からなる中間段では電圧増幅を行って出力
電圧のレベルまで増幅し、最後にトランジスタＴＲ50，
ＴＲ51と抵抗Ｒ50，Ｒ51，Ｒ52，Ｒ53，Ｒ54，Ｒ55から
なる出力段では中間段を高インピーダンスでうけて低イ
ンピーダンスで出力するための電流増幅を行う。
３を用いて詳細に説明すると、トランジスタＴＲ22，Ｔ
Ｒ30，ＴＲ31，ＴＲ32，ＴＲ33，ＴＲ34，ＴＲ35と抵抗
Ｒ23，Ｒ30，Ｒ31で構成される入力段の差動増幅器では
電流増幅を行い、トランジスタＴＲ40，ＴＲ41と容量Ｃ
40と抵抗Ｒ42からなる中間段では電圧増幅を行って出力
電圧のレベルまで増幅し、最後にトランジスタＴＲ50，
ＴＲ51と抵抗Ｒ50，Ｒ51，Ｒ52，Ｒ53，Ｒ54，Ｒ55から
なる出力段では中間段を高インピーダンスでうけて低イ
ンピーダンスで出力するための電流増幅を行う。
【００１０】入力段のトランジスタＴＲ32，ＴＲ33はト
ランジスタＴＲ30，ＴＲ31にカスコード接続されること
で高周波領域の周波数特性を上げており、トランジスタ
ＴＲ34，ＴＲ35はカレントミラー回路を構成して利得を
最大限に上げるように働く。定電流回路１００と１０１
はそれぞれ前記した入力段と中間段を駆動する電流を供
給し、抵抗Ｒ30，Ｒ31およびＣ40，Ｃ41は発振を抑制す
るように働く。
ランジスタＴＲ30，ＴＲ31にカスコード接続されること
で高周波領域の周波数特性を上げており、トランジスタ
ＴＲ34，ＴＲ35はカレントミラー回路を構成して利得を
最大限に上げるように働く。定電流回路１００と１０１
はそれぞれ前記した入力段と中間段を駆動する電流を供
給し、抵抗Ｒ30，Ｒ31およびＣ40，Ｃ41は発振を抑制す
るように働く。
【００１１】ここまでの動作は一般の差動増幅回路と同
じであるが、入力信号が図５の（ａ）に示す階段状の電
圧波形であるため、入力電圧ＶINが変化するときは定電
流回路１００，１０１の電流、すなわちトランジスタＴ
Ｒ22，ＴＲ41のコレクタ電流を増やして出力電圧の立ち
上り・立ち下り時間を短縮し、逆に入力電圧ＶINが変化
しないときは定電流回路１００，１０１の電流を減らし
て消費電力を小さく抑える。
じであるが、入力信号が図５の（ａ）に示す階段状の電
圧波形であるため、入力電圧ＶINが変化するときは定電
流回路１００，１０１の電流、すなわちトランジスタＴ
Ｒ22，ＴＲ41のコレクタ電流を増やして出力電圧の立ち
上り・立ち下り時間を短縮し、逆に入力電圧ＶINが変化
しないときは定電流回路１００，１０１の電流を減らし
て消費電力を小さく抑える。
【００１２】この動作は、図６に示すパルス電圧ＳＰ
（以下、電力削減パルスＳＰと呼ぶ）を電力削減端子１
に入力することによって行われるもので、電力削減パル
スＳＰは入力する垂直偏向電圧が変化するときは“Ｈ”
レベル、変化しないときは“Ｌ”レベルとなるパルス電
圧である。
（以下、電力削減パルスＳＰと呼ぶ）を電力削減端子１
に入力することによって行われるもので、電力削減パル
スＳＰは入力する垂直偏向電圧が変化するときは“Ｈ”
レベル、変化しないときは“Ｌ”レベルとなるパルス電
圧である。
【００１３】先ず、電力削減パルスＳＰが“Ｈ”レベル
の場合は、抵抗Ｒ10，Ｒ11で分圧された電圧によってト
ランジスタＴＲ10がＯＮしてコレクタ電圧が下がり、さ
らにトランジスタＴＲ10のコレクタ電圧が抵抗Ｒ13，Ｒ
14で分圧されてトランジスタＴＲ20のベースに加わり、
トランジスタＴＲ20もＯＮする。すなわち ＶCC ＝ ＶCE(sat) ＋Ｒ21・Ｉ21＋ＶBE21＋Ｒ22・Ｉ
21＋（Ｖ−） ＶCE(sat) ：トランジスタＴＲ20のコレクタ・エミッタ
間飽和電圧 Ｉ21：トランジスタＴＲ21のエミッタ電流 ＶBE21：トランジスタＴＲ21のベース・エミッタ間電圧 （Ｖ−）：負電源Ｖ−の電圧 となる。従って、
の場合は、抵抗Ｒ10，Ｒ11で分圧された電圧によってト
ランジスタＴＲ10がＯＮしてコレクタ電圧が下がり、さ
らにトランジスタＴＲ10のコレクタ電圧が抵抗Ｒ13，Ｒ
14で分圧されてトランジスタＴＲ20のベースに加わり、
トランジスタＴＲ20もＯＮする。すなわち ＶCC ＝ ＶCE(sat) ＋Ｒ21・Ｉ21＋ＶBE21＋Ｒ22・Ｉ
21＋（Ｖ−） ＶCE(sat) ：トランジスタＴＲ20のコレクタ・エミッタ
間飽和電圧 Ｉ21：トランジスタＴＲ21のエミッタ電流 ＶBE21：トランジスタＴＲ21のベース・エミッタ間電圧 （Ｖ−）：負電源Ｖ−の電圧 となる。従って、
【００１４】
【数２】
【００１５】と表される。また、トランジスタＴＲ21，
ＴＲ22，ＴＲ41はカレントミラー回路を構成しているの
で、 Ｒ22 ＝ Ｒ23 ＝ Ｒ42 とすると、 Ｉ21 ＝ Ｉ22 ＝ Ｉ41 Ｉ21： トランジスタＴＲ21のエミッタ電流 Ｉ22： トランジスタＴＲ22のコレクタ電流（≒エミッ
タ電流） Ｉ41： トランジスタＴＲ41のコレクタ電流（≒エミッ
タ電流） となる。従って
ＴＲ22，ＴＲ41はカレントミラー回路を構成しているの
で、 Ｒ22 ＝ Ｒ23 ＝ Ｒ42 とすると、 Ｉ21 ＝ Ｉ22 ＝ Ｉ41 Ｉ21： トランジスタＴＲ21のエミッタ電流 Ｉ22： トランジスタＴＲ22のコレクタ電流（≒エミッ
タ電流） Ｉ41： トランジスタＴＲ41のコレクタ電流（≒エミッ
タ電流） となる。従って
【００１６】
【数３】
【００１７】と表される。次に電力削減パルスＳＰが
“Ｌ”レベルの場合は、トランジスタＴＲ10，ＴＲ20が
共にＯＦＦして、 Ｖcc＝（Ｒ20＋Ｒ21）・Ｉ21＋ＶBE21＋Ｒ22・Ｉ21＋
（Ｖ−） となる。従って、さきほどと同様、Ｒ22 ＝ Ｒ23 ＝
Ｒ42 とすると、
“Ｌ”レベルの場合は、トランジスタＴＲ10，ＴＲ20が
共にＯＦＦして、 Ｖcc＝（Ｒ20＋Ｒ21）・Ｉ21＋ＶBE21＋Ｒ22・Ｉ21＋
（Ｖ−） となる。従って、さきほどと同様、Ｒ22 ＝ Ｒ23 ＝
Ｒ42 とすると、
【００１８】
【数４】
【００１９】と表される。以上のように電力削減パルス
ＳＰが“Ｈ”レベルのときは定電流回路１００，１０１
の電流、すなわちトランジスタＴＲ22，ＴＲ41の電流は
増加し、電力削減パルスＳＰが“Ｌ”レベルのときは定
電流回路１００，１０１の電流は減少する。これによっ
て垂直偏向電圧の立ち上り・立ち下り時間の短縮と消費
電力の削減を両立している。
ＳＰが“Ｈ”レベルのときは定電流回路１００，１０１
の電流、すなわちトランジスタＴＲ22，ＴＲ41の電流は
増加し、電力削減パルスＳＰが“Ｌ”レベルのときは定
電流回路１００，１０１の電流は減少する。これによっ
て垂直偏向電圧の立ち上り・立ち下り時間の短縮と消費
電力の削減を両立している。
【００２０】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、電力削減パルスＳＰの電圧が“Ｈ”レベ
ルから“Ｌ”レベルに変わる時に定電流回路１００，１
０１の電流が急激に減少するので、差動増幅回路の出力
信号である垂直偏向電圧波形の立ち下り時に図６に示す
ように段状の歪みｄが発生してしまう。
うな構成では、電力削減パルスＳＰの電圧が“Ｈ”レベ
ルから“Ｌ”レベルに変わる時に定電流回路１００，１
０１の電流が急激に減少するので、差動増幅回路の出力
信号である垂直偏向電圧波形の立ち下り時に図６に示す
ように段状の歪みｄが発生してしまう。
【００２１】また、画像表示装置が複数のタイミングの
映像信号を映出する場合は、映像信号の水平同期周波数
や垂直同期周波数が変わると、デジタルＬＳＩで発生す
る電力削減パルスＳＰの幅が同時に変わってしまい、前
記の歪みｄが画像領域に入り込んでしまうという問題
と、垂直偏向電圧の直流レベルや振幅を調節するために
負電源Ｖ−の電圧を変えると、前記の式（１）（２）か
ら定電流回路１００，１０１の電流が変わって出力信号
である垂直偏向電圧の立ち上り・立ち下り特性や回路の
電力も変わってしまうという課題を有していた。
映像信号を映出する場合は、映像信号の水平同期周波数
や垂直同期周波数が変わると、デジタルＬＳＩで発生す
る電力削減パルスＳＰの幅が同時に変わってしまい、前
記の歪みｄが画像領域に入り込んでしまうという問題
と、垂直偏向電圧の直流レベルや振幅を調節するために
負電源Ｖ−の電圧を変えると、前記の式（１）（２）か
ら定電流回路１００，１０１の電流が変わって出力信号
である垂直偏向電圧の立ち上り・立ち下り特性や回路の
電力も変わってしまうという課題を有していた。
【００２２】本発明は垂直偏向電圧波形の立ち下り時の
段状の歪みを抑制し、さらにその歪みが画像領域に入り
込まないうえに、負電源Ｖ−の電圧を変化させても定電
流回路１００，１０１の電流が変化して動作が変化しな
い差動増幅回路を提供することを目的とする。
段状の歪みを抑制し、さらにその歪みが画像領域に入り
込まないうえに、負電源Ｖ−の電圧を変化させても定電
流回路１００，１０１の電流が変化して動作が変化しな
い差動増幅回路を提供することを目的とする。
【００２３】
【課題を解決するための手段】本発明の差動増幅回路
は、差動増幅器を駆動する電流を供給する第１の定電流
回路と、前記差動増幅器の出力電流を電圧増幅するトラ
ンジスタに電流を供給する第２の定電流回路と、前記第
１および第２の定電流回路の電流を変化させる第３の定
電流回路と、前記第１および第２および第３の定電流回
路に接続する電源と、前記第３の定電流回路の電流を変
化させる第４の定電流回路と、前記第４の定電流回路の
電流を変化させるスイッチングトランジスタと、前記ス
イッチングトランジスタの入力電圧を微分する第１の容
量と、前記スイッチングトランジスタの出力電圧を積分
する第２の容量とから構成されることを特徴とする。
は、差動増幅器を駆動する電流を供給する第１の定電流
回路と、前記差動増幅器の出力電流を電圧増幅するトラ
ンジスタに電流を供給する第２の定電流回路と、前記第
１および第２の定電流回路の電流を変化させる第３の定
電流回路と、前記第１および第２および第３の定電流回
路に接続する電源と、前記第３の定電流回路の電流を変
化させる第４の定電流回路と、前記第４の定電流回路の
電流を変化させるスイッチングトランジスタと、前記ス
イッチングトランジスタの入力電圧を微分する第１の容
量と、前記スイッチングトランジスタの出力電圧を積分
する第２の容量とから構成されることを特徴とする。
【００２４】
【作用】この構成によって、電力削減パルスＳＰが第１
の容量で微分されるので電力削減パルスＳＰの“Ｈ”レ
ベル期間が長くなっても第４の定電流回路の電流を変化
させるスイッチングトランジスタには常に一定の“Ｈ”
レベル期間をもったパルスが入力される。また、このス
イッチングトランジスタの出力電圧は“Ｌ”レベルから
“Ｈ”レベルに反転する時に第２の容量によって積分さ
れるため、急激には変化せず徐々に“Ｌ”レベルから
“Ｈ”レベルに変化し、第１および第２および第３の定
電流回路の電流も徐々に減少する。このため、差動増幅
回路の出力信号である垂直偏向電圧波形の立ち下がり時
の段状の歪みを抑制することができる。
の容量で微分されるので電力削減パルスＳＰの“Ｈ”レ
ベル期間が長くなっても第４の定電流回路の電流を変化
させるスイッチングトランジスタには常に一定の“Ｈ”
レベル期間をもったパルスが入力される。また、このス
イッチングトランジスタの出力電圧は“Ｌ”レベルから
“Ｈ”レベルに反転する時に第２の容量によって積分さ
れるため、急激には変化せず徐々に“Ｌ”レベルから
“Ｈ”レベルに変化し、第１および第２および第３の定
電流回路の電流も徐々に減少する。このため、差動増幅
回路の出力信号である垂直偏向電圧波形の立ち下がり時
の段状の歪みを抑制することができる。
【００２５】さらに、第４の定電流回路の電流に応じて
第１および第２および第３の定電流回路の電流が決まる
ので、差動増幅回路の負電源の電圧が変化しても第１お
よび第２の定電流回路の電流は変化しない。このため、
差動増幅回路の動作は変化せず、出力信号である垂直偏
向電圧波形の特性も変化しなくすることができる。
第１および第２および第３の定電流回路の電流が決まる
ので、差動増幅回路の負電源の電圧が変化しても第１お
よび第２の定電流回路の電流は変化しない。このため、
差動増幅回路の動作は変化せず、出力信号である垂直偏
向電圧波形の特性も変化しなくすることができる。
【００２６】
【実施例】以下、本発明の差動増幅回路を図１と図２に
基づいて説明する。本発明の差動増幅回路は図１に示す
ように構成されている。なお、図３と対応する部分には
同一符号を付して説明を省略する。
基づいて説明する。本発明の差動増幅回路は図１に示す
ように構成されている。なお、図３と対応する部分には
同一符号を付して説明を省略する。
【００２７】図１において、ＴＲ1 ，ＴＲ21，ＴＲ22，
ＴＲ41はＮＰＮ型トランジスタ、ＴＲ2 ，ＴＲ3 はＰＮ
Ｐ型トランジスタである。トランジスタＴＲ1 のベース
は抵抗Ｒ1 と容量Ｃ1 を介して電力削減端子１に接続さ
れると同時に抵抗Ｒ2 を介して接地される。抵抗Ｒ1 に
は並列に容量Ｃ2 が接続され、トランジスタＴＲ1 のエ
ミッタは接地される。トランジスタＴＲ1 のコレクタは
抵抗Ｒ3 を介して接地されると同時に容量Ｃ3 を介して
接地され、さらに抵抗Ｒ4 を介してトランジスタＴＲ2
のコレクタ・ベースおよびトランジスタＴＲ3 のベース
に接続される。トランジスタＴＲ2 ，ＴＲ3 の各エミッ
タはそれぞれ抵抗Ｒ5 ，Ｒ6 を介して電源ＶCCに接続さ
れ、トランジスタＴＲ3 のコレクタはトランジスタＴＲ
21のコレクタ・ベースおよびトランジスタＴＲ22のベー
ス、さらにトランジスタＴＲ41のベースに接続される。
ここでトランジスタＴＲ2 ，ＴＲ3 と抵抗Ｒ3 ，Ｒ4 ，
Ｒ5 ，Ｒ6 は可変定電流回路１０３を構成している。
ＴＲ41はＮＰＮ型トランジスタ、ＴＲ2 ，ＴＲ3 はＰＮ
Ｐ型トランジスタである。トランジスタＴＲ1 のベース
は抵抗Ｒ1 と容量Ｃ1 を介して電力削減端子１に接続さ
れると同時に抵抗Ｒ2 を介して接地される。抵抗Ｒ1 に
は並列に容量Ｃ2 が接続され、トランジスタＴＲ1 のエ
ミッタは接地される。トランジスタＴＲ1 のコレクタは
抵抗Ｒ3 を介して接地されると同時に容量Ｃ3 を介して
接地され、さらに抵抗Ｒ4 を介してトランジスタＴＲ2
のコレクタ・ベースおよびトランジスタＴＲ3 のベース
に接続される。トランジスタＴＲ2 ，ＴＲ3 の各エミッ
タはそれぞれ抵抗Ｒ5 ，Ｒ6 を介して電源ＶCCに接続さ
れ、トランジスタＴＲ3 のコレクタはトランジスタＴＲ
21のコレクタ・ベースおよびトランジスタＴＲ22のベー
ス、さらにトランジスタＴＲ41のベースに接続される。
ここでトランジスタＴＲ2 ，ＴＲ3 と抵抗Ｒ3 ，Ｒ4 ，
Ｒ5 ，Ｒ6 は可変定電流回路１０３を構成している。
【００２８】また、図１は簡易的に表現すれば図４とな
り、これも従来の差動増幅回路の回路ブロック図と全く
同じなので説明は省略する。以上のように構成された一
実施例の差動増幅回路につき、以下その動作を説明す
る。
り、これも従来の差動増幅回路の回路ブロック図と全く
同じなので説明は省略する。以上のように構成された一
実施例の差動増幅回路につき、以下その動作を説明す
る。
【００２９】図４から明らかなように入力端子２の入力
電圧ＶINと出力端子３の出力電圧Ｖ out の関係は、
電圧ＶINと出力端子３の出力電圧Ｖ out の関係は、
【００３０】
【数５】
【００３１】で表される。図１において、入力端子２に
は図５の（ａ）に示す階段状の電圧が入力され、電力削
減端子１には図５の（ｃ）に示す電力削減パルスＳＰが
入力され、出力端子３からは図５の（ｂ）に示す出力電
圧が得られる。電力削減パルスＳＰは、入力電圧が変化
するときは定電流回路１００，１０１の電流、すなわち
トランジスタＴＲ22，ＴＲ41のコレクタ電流を増やし、
逆に入力電圧が変化しない時は定電流回路１００，１０
１の電流を減らして消費電力を削減するように働く。こ
こまでは従来例と同様である。
は図５の（ａ）に示す階段状の電圧が入力され、電力削
減端子１には図５の（ｃ）に示す電力削減パルスＳＰが
入力され、出力端子３からは図５の（ｂ）に示す出力電
圧が得られる。電力削減パルスＳＰは、入力電圧が変化
するときは定電流回路１００，１０１の電流、すなわち
トランジスタＴＲ22，ＴＲ41のコレクタ電流を増やし、
逆に入力電圧が変化しない時は定電流回路１００，１０
１の電流を減らして消費電力を削減するように働く。こ
こまでは従来例と同様である。
【００３２】次に、本発明の要部であるスイッチング用
トランジスタＴＲ1 と、可変定電流回路１０３の動作を
説明する。電力削減端子１に印加される電力削減パルス
ＳＰが“Ｈ”レベルの場合はトランジスタＴＲ1 がＯＮ
し、 Ｖcc＝Ｒ5 ・Ｉ2 ＋ＶBE2 ＋Ｒ4 ・Ｉ2 ＋ＶCE(sat) Ｉ2 ：トランジスタＴＲ2 のエミッタ電流 ＶBE2 ：トランジスタＴＲ2 のベース・エミッタ間電圧 ＶCE(sat) ：トランジスタＴＲ1 のコレクタ・エミッタ
間飽和電圧 となる。従って、
トランジスタＴＲ1 と、可変定電流回路１０３の動作を
説明する。電力削減端子１に印加される電力削減パルス
ＳＰが“Ｈ”レベルの場合はトランジスタＴＲ1 がＯＮ
し、 Ｖcc＝Ｒ5 ・Ｉ2 ＋ＶBE2 ＋Ｒ4 ・Ｉ2 ＋ＶCE(sat) Ｉ2 ：トランジスタＴＲ2 のエミッタ電流 ＶBE2 ：トランジスタＴＲ2 のベース・エミッタ間電圧 ＶCE(sat) ：トランジスタＴＲ1 のコレクタ・エミッタ
間飽和電圧 となる。従って、
【００３３】
【数６】
【００３４】と表される。次に電力削減パルスＳＰが
“Ｌ”レベルの場合はトランジスタＴＲ1 がＯＦＦし
て、 Ｖcc ＝ Ｒ5 ・Ｉ2 ＋ＶBE2 ＋（Ｒ4 ＋Ｒ3 ）・Ｉ2 となる。よって
“Ｌ”レベルの場合はトランジスタＴＲ1 がＯＦＦし
て、 Ｖcc ＝ Ｒ5 ・Ｉ2 ＋ＶBE2 ＋（Ｒ4 ＋Ｒ3 ）・Ｉ2 となる。よって
【００３５】
【数７】
【００３６】と表される。ここで、トランジスタＴＲ2
，ＴＲ3 およびトランジスタＴＲ21，ＴＲ22，ＴＲ41
はカレントミラー回路を構成しているので、 Ｒ5 ＝ Ｒ6 ， Ｒ22 ＝ Ｒ23 ＝ Ｒ42 とすると、 Ｉ2 ＝Ｉ3 ＝Ｉ21＝Ｉ22＝Ｉ41 Ｉ3 ：トランジスタＴＲ3 のエミッタ電流 Ｉ21：トランジスタＴＲ21のエミッタ電流 Ｉ22：トランジスタＴＲ22のコレクタ電流（≒エミッタ
電流） Ｉ41：トランジスタＴＲ41のコレクタ電流（≒エミッタ
電流） となる。従ってトランジスタＴＲ22，ＴＲ41の各コレク
タ電流、すなわち定電流回路１００，１０１の電流は、 （ｉ）電力削減パルスＳＰ＝“Ｈ”レベルのとき
，ＴＲ3 およびトランジスタＴＲ21，ＴＲ22，ＴＲ41
はカレントミラー回路を構成しているので、 Ｒ5 ＝ Ｒ6 ， Ｒ22 ＝ Ｒ23 ＝ Ｒ42 とすると、 Ｉ2 ＝Ｉ3 ＝Ｉ21＝Ｉ22＝Ｉ41 Ｉ3 ：トランジスタＴＲ3 のエミッタ電流 Ｉ21：トランジスタＴＲ21のエミッタ電流 Ｉ22：トランジスタＴＲ22のコレクタ電流（≒エミッタ
電流） Ｉ41：トランジスタＴＲ41のコレクタ電流（≒エミッタ
電流） となる。従ってトランジスタＴＲ22，ＴＲ41の各コレク
タ電流、すなわち定電流回路１００，１０１の電流は、 （ｉ）電力削減パルスＳＰ＝“Ｈ”レベルのとき
【００３７】
【数８】
【００３８】（ｉｉ）電力削減パルスＳＰ＝“Ｌ”レベ
ルのとき
ルのとき
【００３９】
【数９】
【００４０】となる。上式からわかるように、定電流回
路１００，１０１の電流は負電源Ｖ−の影響を受けない
ので、負電源Ｖ−の電圧を変えても差動増幅回路の動作
は変化しない。
路１００，１０１の電流は負電源Ｖ−の影響を受けない
ので、負電源Ｖ−の電圧を変えても差動増幅回路の動作
は変化しない。
【００４１】次に、容量Ｃ1 ，Ｃ2 ，Ｃ3 の動作を説明
する。この容量Ｃ1 ，Ｃ2 ，Ｃ3 がない場合は、図６に
示すように電力削減パルスＳＰが“Ｈ”レベルから
“Ｌ”レベルに変わる時にトランジスタＴＲ1 が急速に
ＯＮからＯＦＦに転じるため、可変定電流回路１０３と
定電流回路１００，１０１，１０２の電流も急速に減少
し、出力信号である垂直偏向電圧の立ち下がり時に歪み
ｄが発生してしまう。
する。この容量Ｃ1 ，Ｃ2 ，Ｃ3 がない場合は、図６に
示すように電力削減パルスＳＰが“Ｈ”レベルから
“Ｌ”レベルに変わる時にトランジスタＴＲ1 が急速に
ＯＮからＯＦＦに転じるため、可変定電流回路１０３と
定電流回路１００，１０１，１０２の電流も急速に減少
し、出力信号である垂直偏向電圧の立ち下がり時に歪み
ｄが発生してしまう。
【００４２】これに対して図１に示す本実施例の差動増
幅回路では、図２に示すように前記歪みｄは発生しな
い。これは、トランジスタＴＲ1 のベースには容量Ｃ1
と抵抗Ｒ2 で電力削減パルスＳＰを微分した電圧が発生
してトランジスタＴＲ1 のスイッチングを行うので、仮
に電力削減パルスＳＰの“Ｈ”レベル期間が長くなって
もトランジスタＴＲ1 のＯＮ時間は一定に保たれる。
幅回路では、図２に示すように前記歪みｄは発生しな
い。これは、トランジスタＴＲ1 のベースには容量Ｃ1
と抵抗Ｒ2 で電力削減パルスＳＰを微分した電圧が発生
してトランジスタＴＲ1 のスイッチングを行うので、仮
に電力削減パルスＳＰの“Ｈ”レベル期間が長くなって
もトランジスタＴＲ1 のＯＮ時間は一定に保たれる。
【００４３】また、トランジスタＴＲ1 がＯＮからＯＦ
Ｆに転じても、容量がＣ3 があるためにトランジスタＴ
Ｒ1 のコレクタ電圧は直ぐに“Ｈ”レベルにならず、徐
々に増加する。このため、定電流回路１００と１０１の
電流、すなわちトランジスタＴＲ22とＴＲ41のコレクタ
電流も徐々に減少するので、出力信号である垂直偏向電
圧の歪みが抑制される。
Ｆに転じても、容量がＣ3 があるためにトランジスタＴ
Ｒ1 のコレクタ電圧は直ぐに“Ｈ”レベルにならず、徐
々に増加する。このため、定電流回路１００と１０１の
電流、すなわちトランジスタＴＲ22とＴＲ41のコレクタ
電流も徐々に減少するので、出力信号である垂直偏向電
圧の歪みが抑制される。
【００４４】また、容量Ｃ2 はスピードアップのコンデ
ンサであり、電力削減パルスＳＰからトランジスタＴＲ
1 のベース電圧までの位相遅れを小さくするように働
く。以上のように本実施例によれば、スイッチング用の
トランジスタＴＲ1 と、容量Ｃ1 ，Ｃ2 ，Ｃ3 と、可変
定電流回路１０３を構成するトランジスタＴＲ2 ，ＴＲ
3 および抵抗Ｒ3 ，Ｒ4 ，Ｒ5 ，Ｒ6 を設けることによ
り、出力信号である垂直偏向電圧の歪みを抑制できる。
ンサであり、電力削減パルスＳＰからトランジスタＴＲ
1 のベース電圧までの位相遅れを小さくするように働
く。以上のように本実施例によれば、スイッチング用の
トランジスタＴＲ1 と、容量Ｃ1 ，Ｃ2 ，Ｃ3 と、可変
定電流回路１０３を構成するトランジスタＴＲ2 ，ＴＲ
3 および抵抗Ｒ3 ，Ｒ4 ，Ｒ5 ，Ｒ6 を設けることによ
り、出力信号である垂直偏向電圧の歪みを抑制できる。
【００４５】また、映像信号のタイミングが変わって電
力削減パルスＳＰの“Ｈ”レベル期間が長くなったり、
電力削減パルスＳＰの立ち上りから入力電圧の立ち上り
・立ち下りまでの時間が長くなったりしても、出力信号
である垂直偏向電圧の立ち下り時の段状の歪みが画像領
域に入り込まなくできる。
力削減パルスＳＰの“Ｈ”レベル期間が長くなったり、
電力削減パルスＳＰの立ち上りから入力電圧の立ち上り
・立ち下りまでの時間が長くなったりしても、出力信号
である垂直偏向電圧の立ち下り時の段状の歪みが画像領
域に入り込まなくできる。
【００４６】さらに、垂直偏向電圧の直流レベルや振幅
を変えるために負電源Ｖ−の電圧を変えても可変定電流
回路１０３と、定電流回路１００，１０１，１０２の電
流が変わらないので、垂直偏向電圧の立ち上り・立ち下
り特性や回路全体の電力が変わらない差動増幅回路が実
現できる。
を変えるために負電源Ｖ−の電圧を変えても可変定電流
回路１０３と、定電流回路１００，１０１，１０２の電
流が変わらないので、垂直偏向電圧の立ち上り・立ち下
り特性や回路全体の電力が変わらない差動増幅回路が実
現できる。
【００４７】
【発明の効果】以上のように本発明によれば、入力信号
の電流増幅を行う差動増幅器と、前記差動増幅器に電流
を供給する第１の定電流回路と、前記差動増幅器の出力
電流を電圧増幅する電圧増幅部と、前記電圧増幅部に電
流を供給する第２の定電流回路と、第１，第２の定電流
回路の電流を変化させる第３の定電流回路と、第３の定
電流回路の電流を変化させる第４の定電流回路と、第４
の定電流回路の電流を変化させるスイッチングトランジ
スタと、前記スイッチングトランジスタの入力に接続さ
れ印加された制御信号を微分して前記スイッチングトラ
ンジスタに印加する第１の容量と、前記スイッチングト
ランジスタの出力電圧を積分する第２の容量とを設け、
前記電圧増幅部から出力信号を得ると共に、第１の容量
を介して前記スイッチングトランジスタに、前記入力信
号に応じてレベルが変化する制御信号を印加したため、
差動増幅回路の出力信号である垂直偏向電圧波形の立ち
下り時の段状の歪みを抑制することができ、映像信号の
タイミングが変わって水平同期周波数や垂直同地周波数
が変化しても前記した歪みが画像領域に入り込まなくで
きるうえに、垂直偏向電圧の直流レベルや振幅を変化さ
せるために前記電源の電圧を変化させても差動増幅回路
の動作が変化せず、垂直偏向電圧の特性も変化しなくで
きるものである。
の電流増幅を行う差動増幅器と、前記差動増幅器に電流
を供給する第１の定電流回路と、前記差動増幅器の出力
電流を電圧増幅する電圧増幅部と、前記電圧増幅部に電
流を供給する第２の定電流回路と、第１，第２の定電流
回路の電流を変化させる第３の定電流回路と、第３の定
電流回路の電流を変化させる第４の定電流回路と、第４
の定電流回路の電流を変化させるスイッチングトランジ
スタと、前記スイッチングトランジスタの入力に接続さ
れ印加された制御信号を微分して前記スイッチングトラ
ンジスタに印加する第１の容量と、前記スイッチングト
ランジスタの出力電圧を積分する第２の容量とを設け、
前記電圧増幅部から出力信号を得ると共に、第１の容量
を介して前記スイッチングトランジスタに、前記入力信
号に応じてレベルが変化する制御信号を印加したため、
差動増幅回路の出力信号である垂直偏向電圧波形の立ち
下り時の段状の歪みを抑制することができ、映像信号の
タイミングが変わって水平同期周波数や垂直同地周波数
が変化しても前記した歪みが画像領域に入り込まなくで
きるうえに、垂直偏向電圧の直流レベルや振幅を変化さ
せるために前記電源の電圧を変化させても差動増幅回路
の動作が変化せず、垂直偏向電圧の特性も変化しなくで
きるものである。
【図１】本発明の一実施例における差動増幅回路の回路
図。
図。
【図２】同実施例の差動増幅回路における垂直偏向電圧
の立ち下り時の波形拡大図。
の立ち下り時の波形拡大図。
【図３】従来の差動増幅回路の回路図。
【図４】差動増幅回路の回路ブロック図。
【図５】従来の差動増幅回路の動作波形図。
【図６】従来の差動増幅回路における垂直偏向電圧の立
ち下り時の波形拡大図。
ち下り時の波形拡大図。
１ 電力削減端子 ２ 入力端子 ３ 出力端子 １００ 定電流回路〔第１の定電流回路〕 １０１ 定電流回路〔第２の定電流回路〕 １０２ 定電流回路〔第３の定電流回路〕 １０３ 可変定電流回路〔第４の定電流回路〕 Ｃ1 容量〔第１の容量〕 Ｃ3 容量〔第２の容量〕 ＴＲ1 スイッチングトランジスタ ＳＰ 電力削減パルス〔制御信号〕
Claims (2)
- 【請求項１】 入力信号の電流増幅を行う差動増幅器
と、前記差動増幅器に電流を供給する第１の定電流回路
と、前記差動増幅器の出力電流を電圧増幅する電圧増幅
部と、前記電圧増幅部に電流を供給する第２の定電流回
路と、第１，第２の定電流回路の電流を変化させる第３
の定電流回路と、第３の定電流回路の電流を変化させる
第４の定電流回路と、第４の定電流回路の電流を変化さ
せるスイッチングトランジスタと、前記スイッチングト
ランジスタの入力に接続され印加された制御信号を微分
して前記スイッチングトランジスタに印加する第１の容
量と、前記スイッチングトランジスタの出力電圧を積分
する第２の容量とを設け、前記電圧増幅部から出力信号
を得ると共に、第１の容量を介して前記スイッチングト
ランジスタに、前記入力信号に応じてレベルが変化する
制御信号を印加する差動増幅回路。 - 【請求項２】 電圧が階段状に変化する信号を入力信号
として差動増幅器に印加し、制御信号として入力信号の
立ち上がり部と立ち下がり部に同期したパルス幅の信号
を印加した請求項１記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136192A JPH088655A (ja) | 1994-06-20 | 1994-06-20 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136192A JPH088655A (ja) | 1994-06-20 | 1994-06-20 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088655A true JPH088655A (ja) | 1996-01-12 |
Family
ID=15169501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6136192A Pending JPH088655A (ja) | 1994-06-20 | 1994-06-20 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088655A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7650893B2 (en) | 2004-10-12 | 2010-01-26 | L'oreal | Device for applying a hair product |
-
1994
- 1994-06-20 JP JP6136192A patent/JPH088655A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7650893B2 (en) | 2004-10-12 | 2010-01-26 | L'oreal | Device for applying a hair product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114332B2 (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| JPH0456404A (ja) | 増幅装置 | |
| US4692711A (en) | Current mirror circuit | |
| JPH088655A (ja) | 差動増幅回路 | |
| JP2006067166A (ja) | 増幅装置 | |
| US4622498A (en) | Dynamic focus system cascode amplifier | |
| CA1210089A (en) | Current source circuit arrangement | |
| US3868582A (en) | Af amplifier having constant current consumption | |
| JPH0794971A (ja) | 差動増幅器 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| US7348850B2 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPH0450700Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPS6128405Y2 (ja) | ||
| JP2710473B2 (ja) | 定電流回路 | |
| JP3439409B2 (ja) | カレントミラー回路 | |
| JPS5834492Y2 (ja) | 電圧供給回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| JP3095343B2 (ja) | 歪補償回路 | |
| JP2706194B2 (ja) | 電流増幅回路 | |
| JPH05206759A (ja) | ベース電流補償回路 | |
| KR960030714A (ko) | 증폭 회로 및 표시 장치 | |
| JPH0661785A (ja) | アクティブフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |