JPH0887352A - Ｃｐｕ搭載用プリント基板 - Google Patents
Ｃｐｕ搭載用プリント基板Info
- Publication number
- JPH0887352A JPH0887352A JP6249908A JP24990894A JPH0887352A JP H0887352 A JPH0887352 A JP H0887352A JP 6249908 A JP6249908 A JP 6249908A JP 24990894 A JP24990894 A JP 24990894A JP H0887352 A JPH0887352 A JP H0887352A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- circuit board
- printed circuit
- socket
- emulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵ搭載用プリント基板のソフトウエア デ
バッグを簡単に行えるようイン サーキット エミュレ
ータ接続用のソケットを設計段階より組み込んだプリン
ト基板を提供する。 【構成】 ＣＰＵ搭載用プリント基板１０にＣＰＵ本体
２０を搭載し、ソフトウエア デバックを行い安くする
ためＣＰＵ搭載用プリント基板１０にイン サーキット
エミュレータ接続用のソケット３０を設け、ＣＰＵ本
体（ＩＣ）とインサーキット エミュレータの切替えを
スムースに行うため、切り替えスイッチ４０を設け、Ｃ
ＰＵ本体（ＩＣ）が動作停止中にハイインピーダンス状
態をたもつためにスリーステートバッファ５０を設け
た。
バッグを簡単に行えるようイン サーキット エミュレ
ータ接続用のソケットを設計段階より組み込んだプリン
ト基板を提供する。 【構成】 ＣＰＵ搭載用プリント基板１０にＣＰＵ本体
２０を搭載し、ソフトウエア デバックを行い安くする
ためＣＰＵ搭載用プリント基板１０にイン サーキット
エミュレータ接続用のソケット３０を設け、ＣＰＵ本
体（ＩＣ）とインサーキット エミュレータの切替えを
スムースに行うため、切り替えスイッチ４０を設け、Ｃ
ＰＵ本体（ＩＣ）が動作停止中にハイインピーダンス状
態をたもつためにスリーステートバッファ５０を設け
た。
Description
【０００１】
【産業上の利用分野】本発明は、電気機器装置に装着の
ＣＰＵ搭載用プリント基板に関する。
ＣＰＵ搭載用プリント基板に関する。
【０００２】
【従来の技術】従来電気機器装置に装着のＣＰＵを搭載
するプリント基板はＣＰＵ本体をプリント基板にじかず
けにするか、ＣＰＵソケットを搭載しソケット上にＣＰ
Ｕ本体を搭載した。ＣＰＵを搭載するプリント基板の開
発段階においては、電気回路とソフトウエアの充分なチ
エックを行う、ソフトウエアのデバックにはインサーキ
ット エミュレータを使用する。イン サーキット エ
ミュレータを使用するためＣＰＵソケットにイン サー
キット エミュレータを接続する。ＣＰＵ本体が基板に
直付けなっている場合には一度ＣＰＵ本体を基板から取
り外しその後でにイン サーキット エミュレータを接
続する。この接続作業は大変困難で経験を要する。ま
た、最近のＣＰＵは多ピンが多いため、交換作業に工数
が掛かる。ソフトウエアのデバックが終了したＣＰＵ搭
載プリント基板にＣＰＵ本体を搭載する。図２は従来の
一実施例のブロック図を示す。
するプリント基板はＣＰＵ本体をプリント基板にじかず
けにするか、ＣＰＵソケットを搭載しソケット上にＣＰ
Ｕ本体を搭載した。ＣＰＵを搭載するプリント基板の開
発段階においては、電気回路とソフトウエアの充分なチ
エックを行う、ソフトウエアのデバックにはインサーキ
ット エミュレータを使用する。イン サーキット エ
ミュレータを使用するためＣＰＵソケットにイン サー
キット エミュレータを接続する。ＣＰＵ本体が基板に
直付けなっている場合には一度ＣＰＵ本体を基板から取
り外しその後でにイン サーキット エミュレータを接
続する。この接続作業は大変困難で経験を要する。ま
た、最近のＣＰＵは多ピンが多いため、交換作業に工数
が掛かる。ソフトウエアのデバックが終了したＣＰＵ搭
載プリント基板にＣＰＵ本体を搭載する。図２は従来の
一実施例のブロック図を示す。
【０００３】
【発明が解決しようとする課題】ＣＰＵ搭載用プリント
基板はＣＰＵ本体をプリント基板にじかずけの場合と、
ＣＰＵソケットを使用する２通りがある。ＣＰＵ搭載用
プリント基板にＣＰＵソケットを搭載した当該プリント
基板の場合、ソフトウエアのデバックを実行するたびに
ＣＰＵ本体とイン サーキットエミュレータの抜き変
え、差し替えすることはしないで、イン サーキット
エミュレータの接続をすることが問題であった。ＣＰＵ
本体（ＩＣ）をじかずけしたＣＰＵ搭載用プリント基板
の場合、デバックを行う際、イン サーキット エミュ
レータの接続端子を何処にどの様に設けるかが問題であ
った。イン サーキット エミュレータ接続用のソケッ
トを設けることによって問題は解決するが、そのソケッ
トにイン サーキット エミュレータの接続を行った場
合、搭載したＣＰＵ本体からの影響を受けないことが課
題となった。
基板はＣＰＵ本体をプリント基板にじかずけの場合と、
ＣＰＵソケットを使用する２通りがある。ＣＰＵ搭載用
プリント基板にＣＰＵソケットを搭載した当該プリント
基板の場合、ソフトウエアのデバックを実行するたびに
ＣＰＵ本体とイン サーキットエミュレータの抜き変
え、差し替えすることはしないで、イン サーキット
エミュレータの接続をすることが問題であった。ＣＰＵ
本体（ＩＣ）をじかずけしたＣＰＵ搭載用プリント基板
の場合、デバックを行う際、イン サーキット エミュ
レータの接続端子を何処にどの様に設けるかが問題であ
った。イン サーキット エミュレータ接続用のソケッ
トを設けることによって問題は解決するが、そのソケッ
トにイン サーキット エミュレータの接続を行った場
合、搭載したＣＰＵ本体からの影響を受けないことが課
題となった。
【０００４】
【問題を解決するための手段】ＣＰＵ搭載用プリント基
板にＣＰＵ本体をプリント基板にじかずけする場合、プ
リント基板にイン サーキット エミュレータを接続す
る手段を設け、イン サーキット エミュレータによる
デバックのとき、ＣＰＵ本体からの影響を受けない手段
を設け、イン サーキット エミュレータによるデバッ
クが終了のとき、ＣＰＵ本体に回路が簡単に切り替わる
手段を設け、イン サーキット エミュレータを外すこ
とで従来のように後工程処理作業が発生しない手段を設
けた。
板にＣＰＵ本体をプリント基板にじかずけする場合、プ
リント基板にイン サーキット エミュレータを接続す
る手段を設け、イン サーキット エミュレータによる
デバックのとき、ＣＰＵ本体からの影響を受けない手段
を設け、イン サーキット エミュレータによるデバッ
クが終了のとき、ＣＰＵ本体に回路が簡単に切り替わる
手段を設け、イン サーキット エミュレータを外すこ
とで従来のように後工程処理作業が発生しない手段を設
けた。
【０００５】
【実施例】図１に本発明の一実施例のブロック図を示
す。ＣＰＵ搭載用プリント基板にＣＰＵ本体（ＩＣ）を
じかずけする場合において、イン サーキット エミュ
レータを用いてデバッグを行うとき容易にイン サー
キット エミュレータを接続できるように当該ソケット
をＣＰＵ搭載用プリント基板に設けた。それはＣＰＵ搭
載用プリント基板１０にＣＰＵ本体２０とイン サーキ
ットエミュレータ接続用のソケット３０を並列接続した
回路を設け、グランド側と入力信号側を切り換えできる
スイッチ４０をＣＰＵ本体２０とスリーステートバッフ
ア５０の間に設け、ＣＰＵ本体２０の出力側にスイッチ
４０と接続したスリーステートバッフア５０を設け、ス
リーステートバッフア５０はＣＰＵ本体２０の出力側と
イン サーキットエミュレータ接続用のソケット３０の
出力側との間に接続して設ける。
す。ＣＰＵ搭載用プリント基板にＣＰＵ本体（ＩＣ）を
じかずけする場合において、イン サーキット エミュ
レータを用いてデバッグを行うとき容易にイン サー
キット エミュレータを接続できるように当該ソケット
をＣＰＵ搭載用プリント基板に設けた。それはＣＰＵ搭
載用プリント基板１０にＣＰＵ本体２０とイン サーキ
ットエミュレータ接続用のソケット３０を並列接続した
回路を設け、グランド側と入力信号側を切り換えできる
スイッチ４０をＣＰＵ本体２０とスリーステートバッフ
ア５０の間に設け、ＣＰＵ本体２０の出力側にスイッチ
４０と接続したスリーステートバッフア５０を設け、ス
リーステートバッフア５０はＣＰＵ本体２０の出力側と
イン サーキットエミュレータ接続用のソケット３０の
出力側との間に接続して設ける。
【０００６】スイッチ４０は通常の入力信号（リセット
及びハルト信号）とＧＮＤ側（接地側）の切替えを行
う。ソフトのデバックでイン サーキット エミュレー
タを使用するときスイッチ４０をＧ側に切り換え、ＣＰ
Ｕ本体（ＩＣ）を作動させるときはスイッチ４０をＳ側
に切り換える。ソフトのデバックでイン サーキット
エミュレータを使用のときスイッチ４０をＧ側に切り換
えると、ＣＰＵ本体（ＩＣ）が動作停止状態になり、Ｃ
ＰＵ本体（ＩＣ）がつながっていないと見なすことが出
来る、そこでイン サーキットエミュレータを接続し作
動させることが出来る。イン サーキット エミュレー
タ接続用のソケット３０はスイッチ４０を介さないで直
接入力信号（リセット及びハルト信号）を受ける。ＣＰ
Ｕ本体（ＩＣ）の動作停止中に出力がハイインピーダン
ス状態にならない信号（アドレス、データ以外の出力信
号）には、ＣＰＵ本体（ＩＣ）の出力側にスリーステー
トバッファ５０を接続し、スリーステートバッファ５０
の出力とイン サーキット エミュレータ接続用のソケ
ット３０を接続する。 スリーステートバッファ
５０の出力制御信号はＣＰＵ本体のリセット及びハルト
と同一制御信号を用いてＣＰＵ本体（ＩＣ）の動作停止
中に出力がハイインピーダンス状態になるようにする。
及びハルト信号）とＧＮＤ側（接地側）の切替えを行
う。ソフトのデバックでイン サーキット エミュレー
タを使用するときスイッチ４０をＧ側に切り換え、ＣＰ
Ｕ本体（ＩＣ）を作動させるときはスイッチ４０をＳ側
に切り換える。ソフトのデバックでイン サーキット
エミュレータを使用のときスイッチ４０をＧ側に切り換
えると、ＣＰＵ本体（ＩＣ）が動作停止状態になり、Ｃ
ＰＵ本体（ＩＣ）がつながっていないと見なすことが出
来る、そこでイン サーキットエミュレータを接続し作
動させることが出来る。イン サーキット エミュレー
タ接続用のソケット３０はスイッチ４０を介さないで直
接入力信号（リセット及びハルト信号）を受ける。ＣＰ
Ｕ本体（ＩＣ）の動作停止中に出力がハイインピーダン
ス状態にならない信号（アドレス、データ以外の出力信
号）には、ＣＰＵ本体（ＩＣ）の出力側にスリーステー
トバッファ５０を接続し、スリーステートバッファ５０
の出力とイン サーキット エミュレータ接続用のソケ
ット３０を接続する。 スリーステートバッファ
５０の出力制御信号はＣＰＵ本体のリセット及びハルト
と同一制御信号を用いてＣＰＵ本体（ＩＣ）の動作停止
中に出力がハイインピーダンス状態になるようにする。
【０００７】
【発明の効果】本発明は、以上説明したように構成され
ているので以下に掲載されるような効果を奏する。ＣＰ
Ｕ搭載用プリント基板にＣＰＵ本体（ＩＣ）をじかずけ
する場合において、ＣＰＵ搭載用プリント基板のデバッ
クは従来のやり方ではイン サーキットエミュレータの
ソケットを何処にどの様に接続するか課題であったが、
本発明のイン サーキット エミュレータのソケット３
０を搭載したことによってデバックを行う体制が直ぐに
整えられる。デバックを行う際ＣＰＵ本体（ＩＣ）から
影響を受けないことが条件であったが、スイッチ４０を
切替えれば条件が直ちに整う。デバックが終了すればイ
ン サーキット エミュレータを抜き取り、スイッチ４
０を切替えることで短時間に全て完了する。
ているので以下に掲載されるような効果を奏する。ＣＰ
Ｕ搭載用プリント基板にＣＰＵ本体（ＩＣ）をじかずけ
する場合において、ＣＰＵ搭載用プリント基板のデバッ
クは従来のやり方ではイン サーキットエミュレータの
ソケットを何処にどの様に接続するか課題であったが、
本発明のイン サーキット エミュレータのソケット３
０を搭載したことによってデバックを行う体制が直ぐに
整えられる。デバックを行う際ＣＰＵ本体（ＩＣ）から
影響を受けないことが条件であったが、スイッチ４０を
切替えれば条件が直ちに整う。デバックが終了すればイ
ン サーキット エミュレータを抜き取り、スイッチ４
０を切替えることで短時間に全て完了する。
【図１】本発明の一実施例のブロック図である。
【図２】従来の一実施例のブロック図である。
１０ ＣＰＵ搭載用プリント基板 ２０ ＣＰＵ本体 ３０ イン サーキット エミュレータ接続用のソケッ
ト ４０ スイッチ ５０ スリーステート バッファ
ト ４０ スイッチ ５０ スリーステート バッファ
Claims (1)
- 【請求項１】 ＣＰＵ搭載用プリント基板（１０）にＣ
ＰＵ本体（２０）をじかに付ける場合において、 ＣＰＵ搭載用プリント基板（１０）にイン サーキット
エミュレータ接続用のソケット（３０）を設け、 ＣＰＵ本体（２０）とイン サーキット エミュレータ
接続用のソケット（３０）の信号を切り換えるスイッチ
（４０）を設け、 スリーステート バッファ（５０）をＣＰＵ本体（２
０）とイン サーキットエミュレータ接続用のソケット
（３０）とスイッチ（４０）を接続して設け、 以上の構成を具備することを特徴とするＣＰＵ搭載用プ
リント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249908A JPH0887352A (ja) | 1994-09-19 | 1994-09-19 | Ｃｐｕ搭載用プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249908A JPH0887352A (ja) | 1994-09-19 | 1994-09-19 | Ｃｐｕ搭載用プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0887352A true JPH0887352A (ja) | 1996-04-02 |
Family
ID=17199993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6249908A Pending JPH0887352A (ja) | 1994-09-19 | 1994-09-19 | Ｃｐｕ搭載用プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0887352A (ja) |
-
1994
- 1994-09-19 JP JP6249908A patent/JPH0887352A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109815184A (zh) | 单板调试装置及其控制方法、计算机可读存储介质 | |
| JPH0887352A (ja) | Ｃｐｕ搭載用プリント基板 | |
| CN112019402A (zh) | 一种智能网卡多功能调试装置 | |
| CN101354730B (zh) | 一种仿真器芯片的仿真方法 | |
| CN106326058A (zh) | 一种fpga系统的jtag调试方法及系统 | |
| JPS62120547A (ja) | インサ−キツトエミユレ−タ接続方式 | |
| KR960024962A (ko) | 마이크로 콘트롤러의 칩내에 합체 가능한 마이크로 콘트롤러 디벨롭먼트 시스템 | |
| JPH01116466A (ja) | 集積回路の試験回路 | |
| JPH0383143A (ja) | エミュレーション回路装置 | |
| CN210894617U (zh) | 一种jtag边界扫描测试电路 | |
| JPS63298173A (ja) | 集積回路 | |
| JPH0277986A (ja) | 半導体集積回路及びエミュレータ | |
| JP2002268911A (ja) | 電子計算機用開発支援装置 | |
| JPH04238278A (ja) | 半導体装置 | |
| JPS6326741A (ja) | デ−タ処理装置の試験装置 | |
| JP2005134983A (ja) | Ｌｓｉ評価ボード装置 | |
| JPS60245052A (ja) | デ−タ処理システム | |
| JPS61188637A (ja) | インサ−キツトエミユレ−タ | |
| JPH06161987A (ja) | 制御装置のシミュレータ | |
| CN117826571A (zh) | 用于设置处理器的工作模式的装置 | |
| JP2002110925A (ja) | システムｌｓｉ | |
| JPS59229652A (ja) | アダプテイブ・システム・エバリエ−タ− | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPH0477834A (ja) | インサーキットエミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021112 |