JPS6326741A - デ−タ処理装置の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はデータ処理装置の試験装置において、プログラ
ムのデバッグを行なうに際してデバッグ専用のソフトプ
ログラムや大形のエミコレータ等を必要とする従来の問
題点を解決するｔこめ、プログラムのデバッグ時、レジ
スタの内容を内部バスを介さずに外部回路に供給してチ
ェックすることにより、 デバッグ専用のソフトプログラムや人形の丁ミュレータ
等を必要とじず、 高速度動作時のプログラムチェックを可能とし、又、実
動作チェック時にプログラムバッグを発見を容易に行な
い（りるようにしたものである。

〔産業上の利用分野〕

本発明はマイクロブロゼツリ等のデータ処理装置の試験
装置に関する。マイクロブロゼツリ等のデータ処理装置
におけるプログラムのデバッグを行なうに際し、高３ｉ
度動作時のチェックを容易に行ない得、又、実動作チェ
ック時にプログラムバッグを容易に発見し臂るようにす
ることが必要である。

〔従来技術〕

第２図は従来のデータ処理Ｐ装置の試験装置の一例の要
部のブロック図を示す。同図中、１１゜１２、・・・、
１１はレジスタ、２は内部バス、３は計口処理部、４は
外部０１伯用レジスタ、５は外部バス、６は外部回路で
あり、プログラムに従ってレジスタ１１．１２．・・・
、１η、計篇処理部３、レジスタ４、外部回路６１＠互
間でデータを授受してデータ処理を行なっている。

ここで、プログラムのデパックを行なうに際し、外部回
路６内のＲＯ〜１におけるデバッグ専用のソフトプログ
ラムに従ってレジスタ１＋、１２．・・・。

１Ｔｌの内容を内部バス２、外部動作用レジスタ４、外
部バス５を介して外部回路６に供給してここでチェック
している。

一方、外部に例えばエミュレータを接続していわゆるイ
ンサーキットエミュレーションによるプログラムデバッ
グを行なう場合も、レジスタ１１゜１２、・・・、１η
の内容を内部バス２Ｓを介して外部回路６に供給してチ
ェックする。

〔発明が解決しようとする問題点〕

上記従来の装置は、レジスタ１１．１２．・・・。

１１の内容を必ず内部バス２を介して外部回路６に供給
する構成であるので、これを実行するためのデバッグ専
用のソフトプログラムを必要とし、又、エミュレータの
プログラムを大規模なものを必要とする問題点があった
。又、必ず内部バスを介してからチェックを行なう構成
であるので、高速度動作時のプログラムチェックを行な
うのが困ガであり、実動作チェック時にプログラムバッ
グを発見しにくい問題点があった。

〔問題点を解決するための手段〕

本発明によるデータ処叩装置の試験装Ｙは、第１図に示
す如く、内部バスに接続されたレジスタの出力側にスイ
ッチ手段を接続し、試験を心霊とするレジスタに接続さ
れたスイッチ手段をオンにし、試験を必要とするレジス
タの内容を上記内部バスを介さずにこのオンとされたス
イッチ手段を介して外部回路に供給してデバッグを行な
うように構成してなる。

〔作用〕

本発明装置は、試験を必要とするレジスタに対応したス
イッチ手段をオンにし、そのレジスタの内容を内部バス
２を介さずにこのスイッチ１段を介して外部回路１１に
供給するようにしているので、デバッグ専用のソフトプ
ログラムを必要としない。

〔実施例〕

第１図は本発明装置の一実施例の要部のブロック図を示
し、同図中、第２図と同一構成部分には同一′ｆｉ号を
付してその説明を省略する。同図中、７＋　、７２　、
・・・、７１はトライステートバッファ（スイッチ手段
）で、レジスタ１＋、１２．・・・。

１Ｔｌの出力に接続さ机ている。８はデコーダ（切換ｆ
ｌ、１１　御回路〉で、端子９に入来する切換データ（
ピッｌ”ｖｌＤＢＤφ〜ＤＢＤｎ）に応じて切換制御信
号を出力し、トライステートバッフ？７１゜７２、・・
・、７Ｔｌのうち試験を必要とするレジスタに対応した
いずれか一個のトライステートバッファをオンにする。

１０はデバッグバスで、トライステートバッファ７＋　
、７２　、・・・１７ＴＩの出力に共通に接続され。

最長ビット数をもつレジスタと同じビット数のデータ（
ＤＢφ〜ＤＢｎ＞を取出し得る構成とされている。１１
は外部回路で、カウンタ、メモリ等にて構成されており
、レジスタ１１．１２．・・・１Ｔｌの内容をチェック
する機能を有する。

ここで、例えばレジスタ１２の内容をチェックするに際
し、端子９にレジスタ１２に対応した切換データを供給
する。これにより、デコーダ８より切換制御信号が取出
され、トライステートバッファ７２はオン状態とされる
。トライステートバッフ７７２のオンによりレジスタ１
２の内Ｕ　＋ａ　＋−ライステートバッファ７２、デバ
ッグバス１０を介して外部回路１１に供給され、ここに
１ｌ１５いてその内容がチェックされる。

この頃合、本発明装置は、第２図に示す従来装置のよう
にデバッグ専用のソフトプロゲラ１１を実行させること
によりレジスタの内容を内部バス２を介して外部回路６
に供給するのではなく、ハード回路によりトライステー
トバッフ７７２をオンにして内部バス２を介することな
く外部回路１１に供給するようにしているので、デバッ
グ専用のソフトプログラムを必要としない。従って、従
来装置のものに比して高速度動作時のプログラムチェッ
クが容易であり、又、レジスタの内容を逐次確認できる
ので実動作チェック「、￥プログラムバッグを発見し易
い。

一方、外部にエミュレータを接続していわゆるインサー
キットエミュレーションによるプログラムデバッグを行
なう場合、従来装置のようなデバッグ専用のソフトプロ
グラムを必要としない分だけエミュレータのプログラム
を簡略化できる。

〔発明の効果〕

本発明によれば、レジスタの内容を内部バスを介するこ
となく外部バスに供給するようにしているので、デバッ
グ専用のソフトプ〔１グラムを必要とせず、従って、高
速度動作時のプログラムチェックが容易であり、又、実
動作チェック時にブ［１グラムバツグを発見し易く、更
に、エミュレータを用いた場合にはこのエミュレータの
プログラムを簡略化できる等の特長を右する。

【図面の簡単な説明】

第１図は本発明装置の一実施例の要部のブロック図、 第２図は従来装置の一例の要部のブロック図である。 第１図において、 １１．１２．・・・１Ｔｌはレジスタ、２は内部バス、 ３は計算処理部、 ７＋　、７２　、・・−、７ｔ＋は１〜ライステートバ
ツフ？（スイッチ手段）、 ８はデコーダ（切換制御回路）、 ９は切換データ入力端子、 １０はデバッグバス、 １１は外部回路である。

Claims (1)

【特許請求の範囲】
1. 内部バスに接続されたレジスタの出力側にスイッチ手段
   を接続し、試験を必要とするレジスタに接続されたスイ
   ッチ手段をオンにし、該試験を必要とするレジスタの内
   容を上記内部バスを介さずに該オンとされたスイッチ手
   段を介して外部回路に供給してデバッグを行なうように
   構成してなることを特徴とするデータ処理装置の試験装
   置。