JPH0887457A - Ｒａｍのバッテリ異常情報の取得装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、バッテリバックアップが行われて
いるＲＡＭに対して給電が停止し、ＲＡＭの記憶内容が
破壊されたとき、その破壊の事実を記録する。 【構成】 ＲＡＭ５と、このＲＡＭ５の給電端子に駆動
電圧を給電する主電源１と、ＲＡＭ５のチップセレクタ
端子およびリードライト端子が必要とする信号電圧と同
等な電圧を供給可能で、かつ、主電源１の遮断時に給電
端子に給電するバックアップ電源３と、このバックアッ
プ電源３とＲＡＭ５のチップセレクタ端子およびリード
ライト端子との間に介挿され、かつ、バックアップ電源
のみから給電が開始されたとき、給電端子に対する電圧
上昇よりはチップセレクタ端子およびリードライト端子
に対する電圧上昇を遅らせる遅延回路８，１４とを備え
たＲＡＭのバッテリ異常情報の取得装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バッテリバックアップ
ＲＡＭのバッテリ異常の情報を取得するＲＡＭのバッテ
リ異常情報の取得装置に関する。

【０００２】

【従来の技術】近年使用されているＲＡＭ（ランダムア
クセスメモリ）には、バッテリが付設されて、何等かの
理由により計算機等のシステム本体の主電源等が切れて
もその内容が保持されるようになっているものが多い
（このようなＲＡＭを以降「バッテリバックアップＲＡ
Ｍ」と呼ぶ）。

【０００３】しかしながら、バッテリバックアップＲＡ
Ｍであっても、バッテリが消耗している状態で主電源を
切ったとか、主電源遮断中に作業者が間違ってバッテリ
を外した等の何等かの理由により、バックアップ電力の
供給が途絶えてＲＡＭの内容が破壊されてしまうことが
ある。

【０００４】使用者は、ＲＡＭがバックアップされてい
ると思い込んでいるので、このようなときにはむしろ異
常発見が遅れることもある。したがって、従来のバッテ
リバックアップＲＡＭでは、ＲＡＭの特定アドレスにキ
ーワードを書き込み、その後、何等かのイベント毎にキ
ーワードを参照してＲＡＭの内容が正しいか否かの確認
を行っている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うなキーワードは、ＲＡＭの内容が破壊されたことを積
極的に示すわけではなく、キーワードが正しいという事
実から少なくともキーワード部分のＲＡＭ内容が破壊さ
れていないことを確認できるものにすぎない。

【０００６】したがって、ＲＡＭに対する全給電がスト
ップし、ＲＡＭの内容が破壊された場合であっても、偶
然にキーワードの部分の内容が変更されずに残っている
ような場合、システム本体はＲＡＭの情報が破壊されて
いないと判断して動作する。

【０００７】このため、システム本体からすればＲＡＭ
が正常であるように見えるにもかかわらず、異常な動作
が起こり、システム全体（装置全体）の信頼性が低下す
るという問題点を生じている。

【０００８】本発明は、このような実情を考慮してなさ
れたもので、バッテリバックアップが行われているＲＡ
Ｍに対して給電が停止し、ＲＡＭの記憶内容が破壊され
たとき、その破壊の事実を記録するＲＡＭのバッテリ異
常情報の取得装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に対応する発明は、ＲＡＭと、このＲＡＭ
の給電端子に駆動電圧を給電する主電源と、ＲＡＭのチ
ップセレクタ端子およびリードライト端子が必要とする
信号電圧と同等な電圧を供給可能で、かつ、主電源の遮
断時に給電端子に給電するバックアップ電源と、このバ
ックアップ電源とＲＡＭのチップセレクタ端子およびリ
ードライト端子との間に介挿され、かつ、バックアップ
電源のみから給電が開始されたとき、給電端子に対する
電圧上昇よりはチップセレクタ端子およびリードライト
端子に対する電圧上昇を遅らせる遅延回路とを備えたＲ
ＡＭのバッテリ異常情報の取得装置である。

【００１０】また、請求項２に対応する発明は、ＲＡＭ
と、このＲＡＭの給電端子に駆動電圧を給電する主電源
と、ＲＡＭのチップセレクタ端子およびリードライト端
子が必要とする信号電圧と同等な電圧を供給可能で、か
つ、主電源の遮断時に給電端子に給電するバックアップ
電源と、このバックアップ電源とＲＡＭのチップセレク
タ端子およびリードライト端子との間に介挿され、か
つ、バックアップ電源のみから給電が開始されたとき、
給電端子に対する電圧上昇よりはチップセレクタ端子お
よびリードライト端子に対する電圧上昇を遅らせる遅延
回路と、バックアップ電源のみからの給電開始に対応し
たチップセレクタ端子およびリードライト端子への電圧
付与がＲＡＭへのデータ書き込み可能電圧に達したと
き、ＲＡＭの特定番地に特定情報を書き込むフラグ書込
手段とを備えたＲＡＭのバッテリ異常情報の取得装置で
ある。

【００１１】

【作用】したがって、まず、請求項１に対応する発明の
ＲＡＭのバッテリ異常情報の取得装置においては、通常
状態では主電源によってＲＡＭの動作が保証されてい
る。

【００１２】そして、例えばシステムの本体等に設けら
れている当該主電源からの給電が停止しているとき、バ
ックアップ電源によってＲＡＭの内容が保持される。次
に、何等かの理由で当該ＲＡＭへの電力供給が停止し、
前記バックアップ電源のみから給電が開始されたとき、
つまり、例えば主電源の停止と共にバックアップ電源を
も交換したようなとき、ＲＡＭの給電端子に給電が開始
されると共に、チップセレクタ端子およびリードライト
端子とバックアップ電源との間の配線により、チップセ
レクタ端子およびリードライト端子にも電圧付与が成さ
れる。

【００１３】しかし、遅延回路によって、この電圧付与
は、給電端子に対する給電よりもタイミングが遅れる。
そして、チップセレクタ端子およびリードライト端子が
規定電圧に達したとき、すなわち各端子がオン状態にな
ったとき、すでに給電端子からＲＡＭへの給電が終了し
ており、ＲＡＭは稼働可能状態となっている。

【００１４】ＲＡＭが稼働可能状態でかつチップセレク
タ端子およびリードライト端子がオン状態になっていれ
ば、ＲＡＭに対してデータの書き込みが行われる。ここ
で、「前記バックアップ電源のみから給電が開始された
とき」とは、例えば何等かの理由で当該主電源を有する
システム本体とＲＡＭとの接続が切られている場合と
か、当該システム本体の主電源が遮断されているような
場合であるから、上記条件下においてはＲＡＭの先頭番
地にｎｕｌｌが書き込まれることになる。

【００１５】したがって、このシステム本体との接続も
しくはシステム本体そのものが復帰したとき、ＲＡＭの
上記番地を調べることにより、当該ＲＡＭの内容が破壊
されているものであるか否かを判別することができる。

【００１６】また、請求項２に対応する発明のＲＡＭの
バッテリ異常情報の取得装置においては、請求項１に対
応する発明と同様に作用する他、フラグ書込手段によっ
て、「前記バックアップ電源のみから給電が開始され
た」後に、ＲＡＭが稼働可能状態でかつチップセレクタ
端子およびリードライト端子がオン状態になると、特定
番地に特定情報を書き込むので、ＲＡＭの内容が破壊さ
れているものであるか否かを判別することができる。

【００１７】この場合は、ＲＡＭの先頭番地でない場所
に自由な情報を書き込むことができるので、たとえＲＡ
Ｍの先頭番地を他の目的で使用しなければならない場合
であっても、上記判別が可能となる。

【００１８】

【実施例】以下、本発明の実施例について、図面を用い
て説明する。図１は本発明を適用するシステムの一例を
示す全体構成図であり、図２は本発明に係るＲＡＭのバ
ッテリ異常情報の取得装置の一実施例を示す構成図であ
る。

【００１９】図１において、本実施例の対象とするバッ
テリバックアップＲＡＭは、通常はシステム本体１に接
続されるオプションボード２に設けられている。図１は
システム本体１の稼働中にオプションボード２が外され
たことを示している。通常状態で当該バッテリバックア
ップＲＡＭに電力を供給する主電源は、例えばシステム
本体１に設けられている。

【００２０】図２のＲＡＭのバッテリ異常情報の取得装
置において、バッテリ３の一端は逆流防止のダイオード
４を介してＲＡＭ５の給電端子Ｖｃｃに接続され、バッ
テリ３の他端は接地されている。さらに、ダイオード
４，給電端子Ｖｃｃ間にはシステム本体１からの給電線
６が逆流防止のダイオード７を介して接続されている。
システム本体１とオプションボード１とが接続されてい
るときにはこの給電線６からＲＡＭ５に電力が供給され
ている。

【００２１】また、ダイオード４，給電端子Ｖｃｃ間か
ら抵抗８とシュミット・トリガ９とが直列に接続され、
シュミット・トリガ９の出力端はそれぞれＷＲセレクタ
１０とＣＳセレクタ１１とに接続されている。さらに、
ＷＲセレクタ１０とＣＳセレクタ１１の他端は、それぞ
れＲＡＭ５のリードライト端子ＷＲ，チップセレクト端
子ＣＳに接続されている。ＲＡＭ５は、チップセレクト
端子ＣＳとリードライト端子ＷＲに入力がある状態すな
わちオン状態で、データの読み出し，書き込みが可能と
なる。

【００２２】ここで、ＷＲおよびＣＳセレクタ１０，１
１は、給電端子Ｖｃｃへの電力供給が途絶えるとそれぞ
れのバッテリ側からの入力線１２ａ，１３ａに接続され
るようになっている。また、システム本体１側からの入
力線１２ｂ，１３ｂから入力があると、バッテリ側から
の入力線１２ａ，１３ａの接続が切れるようになってい
る。

【００２３】また、バッテリ３は、システム本体１から
の入力線１２ｂ，１３ｂを介してリードライト端子Ｗ
Ｒ，チップセレクト端子ＣＳに入力される電圧と同等な
電圧を入力線１２ｂ，１３ｂを介して供給できるように
なっている。すなわち、バッテリ３は、リードライト端
子ＷＲ，チップセレクト端子ＣＳの信号供給源として当
該ＲＡＭ５の動作を保証できるものとなっている。さら
に、このバッテリ３が給電端子Ｖｃｃに供給する電圧
は、当該ＲＡＭ５の動作を保証するものである。

【００２４】一方、抵抗８，シュミット・トリガ９から
コンデンサ１４が接続され、その他端は接地されてい
る。ここで、抵抗８とコンデンサ１４は、電圧の立ち上
がりを遅延させる遅延回路を構成しており、さらに、シ
ュミット・トリガ９によって一定電圧以上に上昇したと
きのみ、電圧が各セレクタ１０，１１側にかかるように
なっている。

【００２５】したがって、例えばシステム本体１からの
給電がなく、かつバッテリ３からの給電もない状態にお
いて、バッテリ３を交換するなどバッテリ３のみからの
給電を開始すると、まず、給電端子Ｖｃｃへの給電が立
ち上がり、それから多少の間をおいてチップセレクト端
子ＣＳとリードライト端子ＷＲへの信号入力が立ち上が
る。

【００２６】一方、ＲＡＭ５のアドレス端子ＡＤはアド
レス入力線１５を介してシステム本体１のアドレスバス
に接続され、データ端子ＤＡＴＡはデータ入力線１６を
介してシステム本体１のデータバスに接続されている。
また、アドレス入力線１５およびデータ入力線１６それ
ぞれには回路を保護するための抵抗１７および抵抗１８
が挿入されている。

【００２７】次に、以上のように構成された本実施例の
ＲＡＭのバッテリ異常情報の取得装置の動作について説
明する。本実施例の装置が有効に働く場合として、例え
ば、 １）システム本体１を稼働させたままで、オプションボ
ードを外し、例えばバッテリが消耗していた等の理由
で、さらにバッテリ３を交換した場合、 ２）システム本体１を停止し、バッテリ３を交換した場
合、 ３）オプションボード２を外し、あるいはシステム本体
１を停止したとき、作業員が間違ってバッテリ３を外し
てしまった場合、 等が考えられる。なお、２），３）でシステム本体を停
止するような場面では、バッテリバックアップＲＡＭは
オプションボード上にある必要はない。

【００２８】本実施例では、説明の都合上、１）の場合
を考える。図３は、本実施例のＲＡＭのバッテリ異常情
報の取得装置各部の動作タイミング図であり、図４は、
同装置の動作フロー図であって、これらに沿って動作説
明をする。

【００２９】まず、給電端子Ｖｃｃから給電されてシス
テムは通常に動作しており、システム本体からの制御に
従って、チップセレクト端子ＣＳ，リードライト端子Ｗ
Ｒ，アドレス端子ＡＤ，データ端子ＤＡＴＡ等に必要な
オンオフ入力，データ入力等がなされている（図３のＡ
まで）。

【００３０】この状態でオプションボード２をシステム
本体１から外し（図４のＳＴ１）、さらに、バッテリ３
を交換する（図４のＳＴ２、図３のＡ〜Ｃ）。このと
き、図３においては、バッテリ３を外すことにより（図
３のＡ）、各端子Ｖｃｃ，ＣＳ，ＷＲ，ＡＤ，ＤＡＴＡ
の電圧は０Ｖ付近の動作不能電圧まで徐々に下がる（図
３のＢ）。

【００３１】バッテリ３を取り付け（図３のＣ）後、ま
ず、給電端子Ｖｃｃの電圧がＲＡＭ動作電圧まで徐々に
上昇する（図４のＳＴ３、図３のＣ〜Ｄ）。ＲＡＭ５
は、給電端子Ｖｃｃに規定の電圧がかかり、安定に動作
できるようになるまで多少の時間を必要とする。しか
し、本実施例の装置では抵抗８、コンデンサ１４、シュ
ミット・トリガ９からなる回路によってチップセレクト
端子ＣＳ，リードライト端子ＷＲにかかる電圧が給電に
対して遅れて立ち上がる（図４のＳＴ４、図３のＤ〜
Ｅ）ので、チップセレクト端子ＣＳ，リードライト端子
ＷＲに対する電圧が規定電圧に達するときには、ＲＡＭ
５は完全に動作可能状態になっている。

【００３２】なお、このとき、チップセレクト端子Ｃ
Ｓ，リードライト端子ＷＲの電圧が上昇する理由は、上
述したＣＳおよびＷＲセレクタ１０，１１の条件によっ
て、入力線１２ａ，１３ａが接続された状態になってい
るからである。

【００３３】次に、ＲＡＭ５が給電され、チップセレク
ト端子ＣＳ，リードライト端子ＷＲに規定電圧がかかる
と、すなわちオン状態になると、完全に給電が途絶え、
内容が破壊されたことを示すフラグがＲＡＭ５に書き込
まれる（図４のＳＴ５、図３のＥ）。

【００３４】フラグは、アドレス端子ＡＤ，データ端子
ＤＡＴＡに入力されるデータに対応するものであるが、
ここでは、オプションボード１が本体から外されてお
り、各端子ＡＤ，ＤＡＴＡは、オープンになっているの
で、具体的には、ＲＡＭ５の先頭番地にｎｕｌｌすなわ
ち０番地に０が書き込まれることなる。これは、上記
２），３）の場合でも同様である。

【００３５】以上は、バッテリバックアップＲＡＭの給
電が完全に途絶え、内容データが破壊されたときのフラ
グ書き込み動作であるが、さらに、このフラグに基づく
ＲＡＭ５の復帰手順を以下に示す。

【００３６】まず、オプションボード２をシステム本体
１に取り付け、ＲＡＭ５をシステム本体からアクセス可
能な状態に戻す（図３のＥ）。システム本体は、例えば
一定時間ごとに当該ＲＡＭ５のフラグ番地すなわち先頭
番地にアクセスし、フラグが立っているかを調べる（図
４のＳＴ６）。

【００３７】フラグが立っていれば、すなわちｎｕｌｌ
データが入っていれば（図４のＳＴ７）、ＲＡＭ５の内
容が破壊された可能性があるとして、ＲＡＭ５の内容に
必要な修正をほどこす（図４のＳＴ８）。

【００３８】一方、フラグが立っていなければ（図４の
ＳＴ７）、ＲＡＭ５の内容は破壊されていないので、シ
ステム本体はＲＡＭ５の内容が破壊されていないものと
扱って通常の動作に復帰する（図４のＳＴ９）。

【００３９】上述したように、本実施例によるＲＡＭの
バッテリ異常情報の取得装置は、バッテリ３と給電端子
Ｖｃｃ，チップセレクト端子ＣＳ，リードライト端子Ｗ
Ｒ間とを配線し、バッテリ３とチップセレクト端子Ｃ
Ｓ，リードライト端子ＷＲ間に抵抗８とコンデンサ１４
とからなる遅延回路を設けて、ＲＡＭが稼働可能状態に
なったのちチップセレクタ端子およびリードライト端子
がオン状態になるようにしたので、ＲＡＭに対する給電
が停止し、その後バッテリ３により給電が再開されたと
き、つまり、ＲＡＭの内容が破壊されたとき、ＲＡＭ内
容破壊を示すフラグとして、ＲＡＭ５の先頭番地にｎｕ
ｌｌが書き込まれる。

【００４０】したがって、システム本体はこのフラグを
調べることにより、ＲＡＭの状態が正常なものであるか
否かを判別することができる。また、このフラグは、キ
ーワード方式のものと異なり、ＲＡＭ内容破壊の事実に
基づいて立てられるので、少なくとも上述の理由でＲＡ
Ｍ内容が破壊されたときには必ずチェックの対象とする
ことができる。

【００４１】また、このようなフラグ手段を提供するこ
とにより、例えばシステム本体が一定時間ごとにフラグ
をチェックするようにすれば、ボート交換，その他状態
変更時における自動復帰機能を実現することができる。

【００４２】また、上述したように、本実施例によるＲ
ＡＭのバッテリ異常情報の取得装置は、システム本体１
からの入力線１２ｂ，１３ｂとバッテリ３からの入力線
１２ａ，１３ａとの間に各セレクタ１０，１１を設け
て、バッテリ３からの給電立上がりのときのみ、入力線
１２ａ，１３ａが有効となるようにしたので、システム
本体が動作し、かつ、これと接続されているときには、
通常動作を確保することができる。

【００４３】図５は本発明に係るＲＡＭのバッテリ異常
情報の取得装置の他の実施例を示す構成図であり、図２
と同一部分には同一符号を付して説明を省略し、ここで
は異なる部分についてのみ述べる。

【００４４】図５において、バッテリ３とダイオード４
間からフラグ書込部１９に接続がされており、バッテリ
３からフラグ書込部１９に給電がされるようになってい
る。また、フラグ書込部１９から信号線２０、アンプ２
１を介してＲＡＭ５のアドレス端子ＡＤに接続がされ、
一方、信号線２２、アンプ２３を介してデータ端子ＤＡ
ＴＡに接続がされている。

【００４５】このフラグ書込部１９は、アドレス番地を
収容した記憶部とデータを収容した記憶部を備えてお
り、例えばフラグ書込部本体への給電が一旦途絶えて再
び復帰したときに一度だけ、上記各収容データを信号線
２０、２２を介して出力するようになっている。そし
て、各データ（アドレスおよびデータ）が出力された後
は、フラグ書込部１９の信号線２０、２２に対する接続
が切られるようになっている。

【００４６】ところで、上記アドレスおよびデータは、
対応する信号線２０，２２上に設けられたアンプ２１お
よびアンプ２２に電力が供給され、動作状態になるとア
ドレス端子ＡＤおよびデータ端子ＤＡＴＡからＲＡＭ５
に入力される。

【００４７】この電力供給を行うためにバッテリ３から
電力供給線２４および２５が設けられている。電力供給
線２４は、シュミット・トリガ９の出力端から抵抗２６
を介してアンプ２１に接続されてなる。また、抵抗２６
とアンプ２１間からコンデンサ２７が接続され、さらに
接地されている。一方、電力供給線２５も同様に、シュ
ミット・トリガ９の出力端から抵抗２８を介してアンプ
２３に接続されてなる。また、抵抗２８とアンプ２３間
からコンデンサ２９が接続され、さらに接地されてい
る。

【００４８】これらの抵抗２６およびコンデンサ２７と
抵抗２８およびコンデンサ２９はそれぞれ遅延回路を成
しており、これらの遅延回路のため、アンプ２１，２３
に対する電力供給は、チップセレクト端子ＣＳ，リード
ライト端子ＷＲへのオン入力よりは遅れたものとなる。
したがって、上述したフラグ書込部１９からＲＡＭ５へ
のデータ出力は、ＲＡＭ５が書込可能状態になった後に
行われる。

【００４９】次に、以上のように構成された本実施例の
ＲＡＭのバッテリ異常情報の取得装置の動作について説
明する。まず、本実施例の装置が有効に働く場合は、先
の実施例の場合と同様である。また、動作フローについ
てもフラグの書き込み動作以外は同様であるので、図６
の装置各部の動作タイミング図を用いて異なる部分のみ
を説明する。

【００５０】まず、図６において、Ａ〜Ｅまでの動作
は、アンプ２１，２３の給電動作を除き、図３の場合と
同様である。先の実施例の場合と異なり、給電端子Ｖｃ
ｃ，チップセレクト端子ＣＳ，リードライト端子ＷＲに
必要な電圧が立ち上がっても（図６のＥ）フラグの書き
込みは行われない。実際には、ＲＡＭ５の先頭番地にｎ
ｕｌｌの書き込みが行われているが、本実施例では、先
頭番地がフラグの指定番地であるとは限らないからであ
る。

【００５１】次に、上述した遅延回路のため、チップセ
レクト端子ＣＳ，リードライト端子ＷＲに遅れてアンプ
２１，２３への給電が立ち上がる（図６のＥ〜Ｅ２）。
この給電が立ち上がり、アンプ２１，２３が動作状態に
なると、フラグ書込部１９のアドレスおよびデータの各
データが、上述した条件により１度だけアドレス端子Ａ
Ｄおよびデータ端子ＤＡＴＡに出力される。この出力に
よりＲＡＭ５上の特定のフラグ用番地にフラグのデータ
が書き込まれることになる（図６のＥ２）。

【００５２】以下の動作は、先の実施例と同様であるの
で省略する。ただし、フラグが書き込まれる番地と内容
は、先の実施例と同じであるとは限らず、システム本体
１はＲＡＭの状態を調べるのにフラグ書込部１９で指定
された番地および内容を調べることになる。

【００５３】上述したように、本実施例によるＲＡＭの
バッテリ異常情報の取得装置は、上記実施例と同様の効
果が得られる他、フラグ書込部１９によって、任意の番
地に任意の情報をフラグとして書き込めるようにしたの
で、例えばＲＡＭの先頭番地を他の目的で使用しなけれ
ばならないような場合であっても、ＲＡＭ内容状態が破
壊されているか否かの判別が可能となる。

【００５４】さらに、フラグの自由度が高いので、より
一層確実な状態判別手段を提供することができる。な
お、フラグ書込部１９で出力するアドレスおよびデータ
の値として、例えばディップスイッチ等のハードスイッ
チによる設定を利用すると、当該ＲＡＭ５が立ち上がる
ときに自動参照が可能となり、人手やソフトを介さない
で、書き込みが可能となる。また、本発明は、その要旨
を逸脱しない範囲で種々変形が可能である。

【００５５】

【発明の効果】以上詳記したように本発明によれば、バ
ッテリバックアップが行われているＲＡＭに対して給電
が停止し、ＲＡＭの記憶内容が破壊されたとき、その破
壊の事実を記録するＲＡＭのバッテリ異常情報の取得装
置を提供することができる。

【図面の簡単な説明】

【図１】本発明を適用するシステムの一例を示す全体構
成図。

【図２】本発明に係るＲＡＭのバッテリ異常情報の取得
装置の一実施例を示す構成図。

【図３】同実施例のＲＡＭのバッテリ異常情報の取得装
置各部の動作タイミング図。

【図４】同実施例のＲＡＭのバッテリ異常情報の取得装
置各部の動作フロー図

【図５】本発明に係るＲＡＭのバッテリ異常情報の取得
装置の他の実施例を示す構成図。

【図６】同実施例のＲＡＭのバッテリ異常情報の取得装
置各部の動作タイミング図。

【符号の説明】

１…システム本体、３…バッテリ、５…ＲＡＭ、６…給
電線、８…抵抗、１９…フラグ書込部、２６…抵抗、２
７…コンデンサ、２８…抵抗、２９…コンデンサ、ＡＤ
…アドレス端子、ＣＳ…チップセレクト端子、ＤＡＴＡ
…データ端子、Ｖｃｃ…給電端子、ＷＲ…リードライト
端子。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＲＡＭと、 このＲＡＭの給電端子に駆動電圧を給電する主電源と、 前記ＲＡＭのチップセレクタ端子およびリードライト端
   子が必要とする信号電圧と同等な電圧を供給可能で、か
   つ、前記主電源の遮断時に前記給電端子に給電するバッ
   クアップ電源と、 このバックアップ電源と前記ＲＡＭのチップセレクタ端
   子およびリードライト端子との間に介挿され、かつ、前
   記バックアップ電源のみから給電が開始されたとき、前
   記給電端子に対する電圧上昇よりは前記チップセレクタ
   端子およびリードライト端子に対する電圧上昇を遅らせ
   る遅延回路とを備えたことを特徴とするＲＡＭのバッテ
   リ異常情報の取得装置。
2. 【請求項２】 ＲＡＭと、 このＲＡＭの給電端子に駆動電圧を給電する主電源と、 前記ＲＡＭのチップセレクタ端子およびリードライト端
   子が必要とする信号電圧と同等な電圧を供給可能で、か
   つ、前記主電源の遮断時に前記給電端子に給電するバッ
   クアップ電源と、 このバックアップ電源と前記ＲＡＭのチップセレクタ端
   子およびリードライト端子との間に介挿され、かつ、前
   記バックアップ電源のみから給電が開始されたとき、前
   記給電端子に対する電圧上昇よりは前記チップセレクタ
   端子およびリードライト端子に対する電圧上昇を遅らせ
   る遅延回路と、 前記バックアップ電源のみからの給電開始に対応した前
   記チップセレクタ端子およびリードライト端子への電圧
   付与が前記ＲＡＭへのデータ書き込み可能電圧に達した
   とき、前記ＲＡＭの特定番地に特定情報を書き込むフラ
   グ書込手段とを備えたことを特徴とするＲＡＭのバッテ
   リ異常情報の取得装置。