JPH0888324A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0888324A JPH0888324A JP6223365A JP22336594A JPH0888324A JP H0888324 A JPH0888324 A JP H0888324A JP 6223365 A JP6223365 A JP 6223365A JP 22336594 A JP22336594 A JP 22336594A JP H0888324 A JPH0888324 A JP H0888324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- coil
- manufacturing
- magnetic field
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 埋め込み層を用いることなくショ−トチャネ
ル効果を抑制するゲ−ト長の短い電界効果トランジスタ
を提供する。 【構成】 半導体基板１上に電界効果トランジスタ２を
製造後、同一基板１上に、間に絶縁物を挟み金属を２回
蒸着する工程によってコイルを製造する。そのコイルに
電流を流して磁場７を発生させる。発生する磁場の向き
は、チャネル層１１のキャリア１３の走行方向とは垂直
である。 【効果】 チャネル層１１内のキャリア１３には、磁場
によるロ−レンツ力が働き、チャネル層１１下部の半導
体基板側とは反対のゲ−ト電極側に力１２が働く。この
力によってキャリアはチャネル層１１に閉じ込められた
まま走行することができ、ショ−トチャネル効果が抑制
される。
ル効果を抑制するゲ−ト長の短い電界効果トランジスタ
を提供する。 【構成】 半導体基板１上に電界効果トランジスタ２を
製造後、同一基板１上に、間に絶縁物を挟み金属を２回
蒸着する工程によってコイルを製造する。そのコイルに
電流を流して磁場７を発生させる。発生する磁場の向き
は、チャネル層１１のキャリア１３の走行方向とは垂直
である。 【効果】 チャネル層１１内のキャリア１３には、磁場
によるロ−レンツ力が働き、チャネル層１１下部の半導
体基板側とは反対のゲ−ト電極側に力１２が働く。この
力によってキャリアはチャネル層１１に閉じ込められた
まま走行することができ、ショ−トチャネル効果が抑制
される。
Description
【０００１】
【産業上の利用分野】本発明は、高周波帯で応用される
ゲ−ト長の短い電界効果トランジスタに関するものであ
る。
ゲ−ト長の短い電界効果トランジスタに関するものであ
る。
【０００２】
【従来の技術】電界効果トランジスタでは、ゲ−ト長が
短くなると、キャリアがチャネル層の下部の半導体基板
側を流れてしまうショ−トチャネル効果が生じる。その
ため、チャネル層の下部に、チャネル層と極性の反対の
層を、イオン注入技術によって埋め込んでいた（例えば
nチャネル層に対してはp層を埋め込む）。この構成では
チャネル層とその下部の境界にエネルギ−障壁が作ら
れ、キャリアがチャネル層に閉じ込められてショ−トチ
ャネル効果が抑制されていた（T.Shimuraら IEEEGaAs
IC Symposium 165,1992）。
短くなると、キャリアがチャネル層の下部の半導体基板
側を流れてしまうショ−トチャネル効果が生じる。その
ため、チャネル層の下部に、チャネル層と極性の反対の
層を、イオン注入技術によって埋め込んでいた（例えば
nチャネル層に対してはp層を埋め込む）。この構成では
チャネル層とその下部の境界にエネルギ−障壁が作ら
れ、キャリアがチャネル層に閉じ込められてショ−トチ
ャネル効果が抑制されていた（T.Shimuraら IEEEGaAs
IC Symposium 165,1992）。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のイオン注入技術においては、埋め込み注入イオンの
拡散が生じ、埋め込み層と電界効果トランジスタのチャ
ネル層が反応するという問題があった。よって、所望の
トランジスタの特性を得るための構造パラメ−タが多く
なってしまい、制御技術が困難でこのことが課題であっ
た。
来のイオン注入技術においては、埋め込み注入イオンの
拡散が生じ、埋め込み層と電界効果トランジスタのチャ
ネル層が反応するという問題があった。よって、所望の
トランジスタの特性を得るための構造パラメ−タが多く
なってしまい、制御技術が困難でこのことが課題であっ
た。
【０００４】本発明は、上記従来の課題を解決するもの
で、埋め込みイオン注入技術を用いることなくショ−ト
チャネル効果を回避する半導体装置を提供することを目
的とする。
で、埋め込みイオン注入技術を用いることなくショ−ト
チャネル効果を回避する半導体装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、埋め込み構造ではない通常の
電界効果トランジスタを通常の方法で製造し、そのトラ
ンジスタの外界から磁場をかけることによって、キャリ
アをチャネル層内に閉じ込めてショ−トチャネル効果を
抑制する構成を有している。
に本発明の半導体装置は、埋め込み構造ではない通常の
電界効果トランジスタを通常の方法で製造し、そのトラ
ンジスタの外界から磁場をかけることによって、キャリ
アをチャネル層内に閉じ込めてショ−トチャネル効果を
抑制する構成を有している。
【０００６】
【作用】上記磁場はチャネル層内のキャリアの走行方向
と半導体基板面の法線方向に共に垂直にかける。そのと
きキャリアには磁場によるロ−レンツ力が働き、チャネ
ル層の下部の半導体基板側とは反対のゲ−ト電極側方向
への力が働く。その力によって、キャリアはチャネル層
内に閉じ込められて走行し、ショ−トチャネル効果が抑
制される。
と半導体基板面の法線方向に共に垂直にかける。そのと
きキャリアには磁場によるロ−レンツ力が働き、チャネ
ル層の下部の半導体基板側とは反対のゲ−ト電極側方向
への力が働く。その力によって、キャリアはチャネル層
内に閉じ込められて走行し、ショ−トチャネル効果が抑
制される。
【０００７】
【実施例】以下、本発明である半導体装置及びその製造
方法の一実施例について、図面を参照しながら説明す
る。
方法の一実施例について、図面を参照しながら説明す
る。
【０００８】最初に、半導体装置について、図１に基づ
いて説明する。 （a）図に示すように、まず半導体基板１上に、一般に
行われているように、イオン注入法でチャネル層とコン
タクト層を製造後、電極を蒸着するという方法でプレ−
ナ構造の電界効果トランジスタ２を製造する。このとき
ソース電極・ゲ−ト電極・ドレイン電極の位置関係は、
図において下からソ−ス電極３・ゲ−ト電極４・ドレイ
ン電極５の順である。
いて説明する。 （a）図に示すように、まず半導体基板１上に、一般に
行われているように、イオン注入法でチャネル層とコン
タクト層を製造後、電極を蒸着するという方法でプレ−
ナ構造の電界効果トランジスタ２を製造する。このとき
ソース電極・ゲ−ト電極・ドレイン電極の位置関係は、
図において下からソ−ス電極３・ゲ−ト電極４・ドレイ
ン電極５の順である。
【０００９】磁場発生源６は前記電界効果トランジスタ
２の左側にある。磁場発生源６から発生した磁場７は、
図に示すように前記トランジスタのチャネル層内キャリ
アの走行方向（ソ−ス電極５からドレイン電極３へ向か
う方向）に垂直に入射する。
２の左側にある。磁場発生源６から発生した磁場７は、
図に示すように前記トランジスタのチャネル層内キャリ
アの走行方向（ソ−ス電極５からドレイン電極３へ向か
う方向）に垂直に入射する。
【００１０】（b）、（c）図は前記電界効果トランジス
タ２を（a）図の破線で切った場合の断面図である。
（b）図にあるように、紙面において右から左方向をｘ
軸正方向、下から上方向をｙ軸正方向とする。（b）図
は金属半導体電界効果トランジスタ、（c）図は金属酸
化物半導体電界効果トランジスタの場合である。磁場発
生源から出た磁場７は紙面下向きである。チャネル層内
を走行するキャリア電子１３は、ｘ軸正方向に速度ベク
トルの成分１４をもつため、磁場によるロ−レンツ力に
よってｙ軸正方向に力１２が働く。この力１２によって
キャリア電子１３が、チャネル層内に閉じ込められてシ
ョ−トチャネル効果が抑制される。以上の場合は、チャ
ネル層がn型でキャリアが電子である場合であるが、チ
ャネル層がp型でキャリアがホ−ルの場合でも同様であ
る。
タ２を（a）図の破線で切った場合の断面図である。
（b）図にあるように、紙面において右から左方向をｘ
軸正方向、下から上方向をｙ軸正方向とする。（b）図
は金属半導体電界効果トランジスタ、（c）図は金属酸
化物半導体電界効果トランジスタの場合である。磁場発
生源から出た磁場７は紙面下向きである。チャネル層内
を走行するキャリア電子１３は、ｘ軸正方向に速度ベク
トルの成分１４をもつため、磁場によるロ−レンツ力に
よってｙ軸正方向に力１２が働く。この力１２によって
キャリア電子１３が、チャネル層内に閉じ込められてシ
ョ−トチャネル効果が抑制される。以上の場合は、チャ
ネル層がn型でキャリアが電子である場合であるが、チ
ャネル層がp型でキャリアがホ−ルの場合でも同様であ
る。
【００１１】次に、半導体基板上のコイルの製造方法及
び同一半導体基板上に電界効果トランジスタと磁場発生
源とを具備する半導体装置の製造方法について、図２に
基づいてまとめて説明する。
び同一半導体基板上に電界効果トランジスタと磁場発生
源とを具備する半導体装置の製造方法について、図２に
基づいてまとめて説明する。
【００１２】まず、（a）図に示すように、半導体基板
４０上にp層埋め込み構造をとらないチャネル層がn型の
プレ−ナ構造の電界効果トランジスタ３５を、従来用い
られている方法で製造する。ソ−ス電極３２・ゲ−ト電
極３１・ドレイン電極３０の位置関係は、図に示すよう
に下側からソ−ス・ゲ−ト・ドレインの順である。次に
トランジスタ部を覆うようにフォトレジストを塗布し、
半導体基板４０をウエッットエッチングする。つまり、
図においてトランジスタの左側をメサエッチングする。
メサエッチング後、凹部に磁場を発生するコイルを製造
する。まず、導電性の良い金属である金４１を（a）図
のようなパタ−ンで蒸着する。この金属の蒸着は、通常
のフォトリソグラフィ−金属蒸着−リフトオフ法で行
う。
４０上にp層埋め込み構造をとらないチャネル層がn型の
プレ−ナ構造の電界効果トランジスタ３５を、従来用い
られている方法で製造する。ソ−ス電極３２・ゲ−ト電
極３１・ドレイン電極３０の位置関係は、図に示すよう
に下側からソ−ス・ゲ−ト・ドレインの順である。次に
トランジスタ部を覆うようにフォトレジストを塗布し、
半導体基板４０をウエッットエッチングする。つまり、
図においてトランジスタの左側をメサエッチングする。
メサエッチング後、凹部に磁場を発生するコイルを製造
する。まず、導電性の良い金属である金４１を（a）図
のようなパタ−ンで蒸着する。この金属の蒸着は、通常
のフォトリソグラフィ−金属蒸着−リフトオフ法で行
う。
【００１３】次に（b）図に示すように全面に絶縁膜Si3
N4５０をプラズマCVD法で堆積する。膜厚はメサエッチ
ング部の高さの約２倍にする。なお、（b）図において
は、Si3N4膜に覆われて本来見えない部分も破線で示し
てある。
N4５０をプラズマCVD法で堆積する。膜厚はメサエッチ
ング部の高さの約２倍にする。なお、（b）図において
は、Si3N4膜に覆われて本来見えない部分も破線で示し
てある。
【００１４】次に（c）図のように、Si3N4膜の下の櫛状
のパタ−ンの櫛の端に窓が開くようなパタ−ンでフォト
レジストを塗布した後、Si3N4をCF4でドライエッチング
して窓開けをする。その際、前記フォトレジストは図の
右側のFET部は覆わない。そうすると図のようにエッチ
ング後、FET部は露出される。
のパタ−ンの櫛の端に窓が開くようなパタ−ンでフォト
レジストを塗布した後、Si3N4をCF4でドライエッチング
して窓開けをする。その際、前記フォトレジストは図の
右側のFET部は覆わない。そうすると図のようにエッチ
ング後、FET部は露出される。
【００１５】次に（d）図のように（c）図で開けた窓が
つながるようなパタ−ンでフォトレジスト５１を塗布す
る。
つながるようなパタ−ンでフォトレジスト５１を塗布す
る。
【００１６】次に、（e）図のように（a）図で蒸着した
金属と同じ金４１を蒸着し、リフトオフする。こうし
て、Si3N4膜を挟んで下の金属と上の金属がつながり、
一本のコイルが製造される。以上の工程で、同一半導体
基板上に磁場発生源（コイル）と電界効果トランジスタ
を具備する半導体装置が製造される。
金属と同じ金４１を蒸着し、リフトオフする。こうし
て、Si3N4膜を挟んで下の金属と上の金属がつながり、
一本のコイルが製造される。以上の工程で、同一半導体
基板上に磁場発生源（コイル）と電界効果トランジスタ
を具備する半導体装置が製造される。
【００１７】以上の工程のうち、電界効果トランジスタ
が関与する工程を除いた工程が、半導体基板上のコイル
の製造方法である。
が関与する工程を除いた工程が、半導体基板上のコイル
の製造方法である。
【００１８】製造されたコイル部のみの図を（f）図に
示す。この図において電界効果トランジスタはコイルの
向こう側にある。磁場を発生させるときは電流６０を紙
面手前から向こう側に流す。発生磁場６１はコイルの紙
面向こう側方向であり、電界効果トランジスタのチャネ
ル層内のキャリアの走行方向に垂直に入射する。なお、
上記図はコイルの巻数が５である場合だが、巻数は必ず
しも５である必要はない。巻数が５でない場合も製造方
法は上記と同様である。
示す。この図において電界効果トランジスタはコイルの
向こう側にある。磁場を発生させるときは電流６０を紙
面手前から向こう側に流す。発生磁場６１はコイルの紙
面向こう側方向であり、電界効果トランジスタのチャネ
ル層内のキャリアの走行方向に垂直に入射する。なお、
上記図はコイルの巻数が５である場合だが、巻数は必ず
しも５である必要はない。巻数が５でない場合も製造方
法は上記と同様である。
【００１９】
【発明の効果】磁場発生源から発生した磁場によって、
電界効果トランジスタのキャリアにはロ−レンツ力が働
き、キャリアはチャネル層に閉じ込められたまま走行す
ることができ、ショ−トチャネル効果が抑制される。
電界効果トランジスタのキャリアにはロ−レンツ力が働
き、キャリアはチャネル層に閉じ込められたまま走行す
ることができ、ショ−トチャネル効果が抑制される。
【００２０】また、この半導体装置は、埋め込み層によ
るショ−トチャネル効果の抑制と異なり、コイルに流す
電流を変化させることによってキャリアにかかる力を変
化させることができ、ショ−トチャネル効果の抑制の程
度を、トランジスタ製造後も変化させることができると
いう利点もある。
るショ−トチャネル効果の抑制と異なり、コイルに流す
電流を変化させることによってキャリアにかかる力を変
化させることができ、ショ−トチャネル効果の抑制の程
度を、トランジスタ製造後も変化させることができると
いう利点もある。
【図１】同一半導体基板上に磁場発生源を具備した電界
効果トランジスタの構成図
効果トランジスタの構成図
【図２】同一半導体基板上に磁場発生源を具備した電界
効果トランジスタの製造方法を示す工程図
効果トランジスタの製造方法を示す工程図
１ 半導体基板 ２ 電界効果トランジスタ ３ ドレイン電極 ４ ゲ−ト電極 ５ ソ−ス電極 ６ 磁場発生源 ７ 発生磁場 １０ コンタクト層 １１ チャネル層 １２ 磁場によるロ−レンツ力のｙ方向成分 １３ キャリア電子 １４ キャリアの速度ベクトルのｘ方向成分 ３０ ドレイン電極 ３１ ゲ−ト電極 ３２ ソ−ス電極 ３５ 電界効果トランジスタ（FET） ４０ 半導体基板 ４１ 金 ４２ フォトレジスト ５０ Si3N4 ６０ 電流 ６１ 発生磁場
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 21/338 9171−4Ｍ Ｈ０１Ｌ 29/80 Ｒ
Claims (6)
- 【請求項１】半導体基板と前記半導体基板上に設けられ
た電界効果トランジスタと、 前記半導体基板上に設けられた磁場発生源とを具備し、 前記磁場発生源から発生した磁場が、前記電界効果トラ
ンジスタのチャネル層内のキャリアの走行方向（ソ−ス
領域からドレイン領域に向かう方向）と前記半導体基板
面の法線方向に共に垂直な方向で入射し、チャネル層内
キャリアに前記磁場によるロ−レンツ力が働きチャネル
層とゲ−ト電極との界面に向かう方向に力が働くことに
よって、キャリアがチャネル層内に閉じ込められショ−
トチャネル効果が抑制されることを特徴とする半導体装
置。 - 【請求項２】半導体基板上にコイルを具備し、 前記コイルに電流が流れることにより磁場が発生する磁
場発生源を具備することを特徴とする請求項１記載の半
導体装置。 - 【請求項３】半導体基板上にコイルを製造する方法にお
いて、 半導体基板上に導電性の良い金属を櫛状に蒸着する工程
と、 前記半導体基板と前記金属上全面に絶縁物を堆積する工
程と、 前記絶縁物をエッチングすることにより窓開けする工程
と、 さらに前記金属を櫛状に蒸着する工程によって、 巻き方向（コイルの中心軸）が半導体基板面の法線方向
に対し垂直であるコイルを製造することを特徴とするコ
イルの製造方法。 - 【請求項４】導電性の良い金属が金であることを特徴と
する請求項３記載のコイルの製造方法。 - 【請求項５】絶縁物は、Si3N4をプラズマCVD法で堆積す
ることによって製造することを特徴とする請求項３記載
の半導体基板上のコイルの製造方法。 - 【請求項６】半導体装置の製造方法において、 半導体基板上に電界効果トランジスタを製造する工程
と、 前記半導体基板において前記電界効果トランジスタが凸
部にあるようにメサエッチングする工程と、 前記メサエッチングによる凹部に請求項３記載の半導体
基板上にコイルを製造する方法によってコイルを製造す
る工程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223365A JPH0888324A (ja) | 1994-09-19 | 1994-09-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6223365A JPH0888324A (ja) | 1994-09-19 | 1994-09-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888324A true JPH0888324A (ja) | 1996-04-02 |
Family
ID=16797007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6223365A Pending JPH0888324A (ja) | 1994-09-19 | 1994-09-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888324A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855741A1 (en) * | 1997-01-17 | 1998-07-29 | Lucent Technologies Inc. | Component arrangement having magnetic field controlled transistor |
| EP0969512A1 (fr) * | 1998-06-30 | 2000-01-05 | Asulab S.A. | Microstructure comprenant un circuit intégré dans un substrat à une face duquel est agencée une bobine plane |
| JP2015190980A (ja) * | 2014-03-27 | 2015-11-02 | ハネウェル・インターナショナル・インコーポレーテッド | センサ測定誤差のトリミングおよび自己補正を可能にするｉｓｆｅｔベースのセンサの磁気的刺激 |
-
1994
- 1994-09-19 JP JP6223365A patent/JPH0888324A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855741A1 (en) * | 1997-01-17 | 1998-07-29 | Lucent Technologies Inc. | Component arrangement having magnetic field controlled transistor |
| US5872384A (en) * | 1997-01-17 | 1999-02-16 | Lucent Technologies Inc. | Component arrangement having magnetic field controlled transistor |
| EP0969512A1 (fr) * | 1998-06-30 | 2000-01-05 | Asulab S.A. | Microstructure comprenant un circuit intégré dans un substrat à une face duquel est agencée une bobine plane |
| US6194961B1 (en) | 1998-06-30 | 2001-02-27 | Asulab S.A. | Microstructure including a circuit integrated in a substrate on one surface of which is arranged a flat coil |
| JP2015190980A (ja) * | 2014-03-27 | 2015-11-02 | ハネウェル・インターナショナル・インコーポレーテッド | センサ測定誤差のトリミングおよび自己補正を可能にするｉｓｆｅｔベースのセンサの磁気的刺激 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216021B2 (ja) | ||
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| US5776805A (en) | Method for manufacturing MESFET | |
| JPS6351550B2 (ja) | ||
| JPH0888324A (ja) | 半導体装置及びその製造方法 | |
| US5483089A (en) | Electrically isolated MESFET | |
| JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP4245689B2 (ja) | 半導体装置の製造方法 | |
| JP2912635B2 (ja) | 半導体装置 | |
| JP2837036B2 (ja) | ゲート電極の形成方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JP3106747B2 (ja) | 化合物半導体ｆｅｔの製造方法 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JP3307359B2 (ja) | 半導体装置及び半導体製造方法 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JP2761163B2 (ja) | 静電誘導半導体装置 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPS6281769A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0252438A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02207536A (ja) | 半導体装置 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 |