JPH0888543A - デジタイザ及びこれを用いた光電センサ - Google Patents
デジタイザ及びこれを用いた光電センサInfo
- Publication number
- JPH0888543A JPH0888543A JP6246984A JP24698494A JPH0888543A JP H0888543 A JPH0888543 A JP H0888543A JP 6246984 A JP6246984 A JP 6246984A JP 24698494 A JP24698494 A JP 24698494A JP H0888543 A JPH0888543 A JP H0888543A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistors
- transistor
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 バーコードリーダ等に用いられる光電センサ
において、これに内蔵されるデジタイザのＩＣ化を容易
にする。 【構成】 バーコード１のパターンを読み取る光電セン
サ１０を、光電部１１とデジタイザ１２で構成する。バ
ーコードの読取信号はデジタイザ１２で波形整形し、２
値化信号に変換する。このときアナログの入力信号Ｖｓ
の立ち上がり時には、トランジスタＱ１の出力に抵抗Ｒ
３の電圧を重畳させ、コンバレータ１６の反転入力端１
６ａに与える。また入力信号Ｖｓの立ち下がり時には、
トランジスタＱ２の出力に抵抗Ｒ４の電圧を重畳させ、
コンバレータ１６の非反転入力端１６ｂに与える。こう
するとコンパレータ１６の弁別電圧にヒステリシス電圧
が付加され、安定した２値化信号が得られる。
において、これに内蔵されるデジタイザのＩＣ化を容易
にする。 【構成】 バーコード１のパターンを読み取る光電セン
サ１０を、光電部１１とデジタイザ１２で構成する。バ
ーコードの読取信号はデジタイザ１２で波形整形し、２
値化信号に変換する。このときアナログの入力信号Ｖｓ
の立ち上がり時には、トランジスタＱ１の出力に抵抗Ｒ
３の電圧を重畳させ、コンバレータ１６の反転入力端１
６ａに与える。また入力信号Ｖｓの立ち下がり時には、
トランジスタＱ２の出力に抵抗Ｒ４の電圧を重畳させ、
コンバレータ１６の非反転入力端１６ｂに与える。こう
するとコンパレータ１６の弁別電圧にヒステリシス電圧
が付加され、安定した２値化信号が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、光電式のバーコードリ
ーダやエンコーダ等に用いられるデジタイザ及びこれを
用いた光電センサに関するものである。
ーダやエンコーダ等に用いられるデジタイザ及びこれを
用いた光電センサに関するものである。
【０００２】
【従来の技術】バーコードを読取るバーコードリーダに
は光電センサとして、投光素子と受光素子と信号処理回
路とが設けられている。光電センサは投光素子から出射
された光ビーム（レーザビーム）を走査し、バーコード
のパターンからの反射光を受光素子で受光し、信号処理
回路によりこの光信号をコード解読信号に変換する。こ
のようなバーコードリーダに用いられる光電センサと、
光電センサに内蔵されるデジタイザの構成を図４に示
す。
は光電センサとして、投光素子と受光素子と信号処理回
路とが設けられている。光電センサは投光素子から出射
された光ビーム（レーザビーム）を走査し、バーコード
のパターンからの反射光を受光素子で受光し、信号処理
回路によりこの光信号をコード解読信号に変換する。こ
のようなバーコードリーダに用いられる光電センサと、
光電センサに内蔵されるデジタイザの構成を図４に示
す。
【０００３】多くの商品には、バーコード１が印刷又は
ラベルにより設けられている。図４に示すようにバーコ
ード１のパターン１ａは白地に線幅の異なる黒のストラ
イプが印刷されたものである。パターン１ａの形式は夫
々の規格によって異なっている。バーコードの規格の種
類に係わらず、投光素子２により光ビームを出射し、こ
れを光学系を介するか、又は手動操作によりパターン１
ａを特定の方向に走査し、その反射光を受光素子３で検
出するようになっている。受光素子３から出力されるア
ナログ電圧はアンプ４により増幅される。アンプ４の出
力信号は一般にパターン１ａの濃度差や走査条件によっ
て電圧レベルが変化する。
ラベルにより設けられている。図４に示すようにバーコ
ード１のパターン１ａは白地に線幅の異なる黒のストラ
イプが印刷されたものである。パターン１ａの形式は夫
々の規格によって異なっている。バーコードの規格の種
類に係わらず、投光素子２により光ビームを出射し、こ
れを光学系を介するか、又は手動操作によりパターン１
ａを特定の方向に走査し、その反射光を受光素子３で検
出するようになっている。受光素子３から出力されるア
ナログ電圧はアンプ４により増幅される。アンプ４の出
力信号は一般にパターン１ａの濃度差や走査条件によっ
て電圧レベルが変化する。
【０００４】一般のバーコードリーダでは、パターン１
ａから検出される白黒のストライプ幅を比較することに
よりコード解読を行っている。このためパターン１ａか
ら得られる複数のパルス幅を夫々正確に検出しなければ
ならない。そこでバーコードリーダには、アナログ信号
を波形整形して二値化するデジタイザが設けられてい
る。
ａから検出される白黒のストライプ幅を比較することに
よりコード解読を行っている。このためパターン１ａか
ら得られる複数のパルス幅を夫々正確に検出しなければ
ならない。そこでバーコードリーダには、アナログ信号
を波形整形して二値化するデジタイザが設けられてい
る。
【０００５】図４の一点鎖線で示す回路部は従来のデジ
タイザ５の構成例を示す回路図である。本図に示すよう
にデジタイザ５は、互いに逆方向に並列接続されたショ
ットキーダイオード（以下、ダイオードという）Ｄ１，
Ｄ２、コンパレータ６、コンパレータ６の出力を分圧帰
還するための抵抗Ｒ１，Ｒ２、及び入力電圧のピーク時
のアナログ電圧を保持するためのコンデンサＣ１を含ん
で構成される。
タイザ５の構成例を示す回路図である。本図に示すよう
にデジタイザ５は、互いに逆方向に並列接続されたショ
ットキーダイオード（以下、ダイオードという）Ｄ１，
Ｄ２、コンパレータ６、コンパレータ６の出力を分圧帰
還するための抵抗Ｒ１，Ｒ２、及び入力電圧のピーク時
のアナログ電圧を保持するためのコンデンサＣ１を含ん
で構成される。
【０００６】図示のようにコンパレータ６及び抵抗Ｒ
１，Ｒ２から構成される回路はヒステリシス回路と呼ば
れ、コンパレータ６の入力電圧がスレッシュホールド電
圧付近にあるときに、入力電圧や電源電圧等のわずかの
変動にも反応して出力電圧がばたつくのを防止する回路
である。このばたつきをなくすためにはスレッシュホー
ルド電圧付近にヒステリシスを持たせることで解決でき
る。
１，Ｒ２から構成される回路はヒステリシス回路と呼ば
れ、コンパレータ６の入力電圧がスレッシュホールド電
圧付近にあるときに、入力電圧や電源電圧等のわずかの
変動にも反応して出力電圧がばたつくのを防止する回路
である。このばたつきをなくすためにはスレッシュホー
ルド電圧付近にヒステリシスを持たせることで解決でき
る。
【０００７】図５（ａ）はヒステリシス回路を含むデジ
タイザ５に正弦波のアナログ信号が入力された場合の各
部の波形図であり、図５（ｂ）はコンパレータ６の出力
波形である。図５（ａ）に示すようにＳ点のアナログ信
号（入力電圧Ｖｓ）がコンパレータ６の反転入力端６ａ
に印加される場合を考える。図５の時刻t0で示すよう
に、入力電圧Ｖｓが０から徐々に上昇するとき、コンデ
ンサＣ１はダイオードＤ１を介して充電される。ダイオ
ードＤ１，Ｄ２の順方向降下電圧をＶF とするとき、コ
ンデンサＣ１のａ点における端子電圧はＶｓ−ＶF とな
る。この場合コンパレータ６の反転入力端６ａの電圧は
非反転入力端６ｂの電圧より高くなり、コンパレータ６
の出力端６ｃの電圧はＬレベルとなる。
タイザ５に正弦波のアナログ信号が入力された場合の各
部の波形図であり、図５（ｂ）はコンパレータ６の出力
波形である。図５（ａ）に示すようにＳ点のアナログ信
号（入力電圧Ｖｓ）がコンパレータ６の反転入力端６ａ
に印加される場合を考える。図５の時刻t0で示すよう
に、入力電圧Ｖｓが０から徐々に上昇するとき、コンデ
ンサＣ１はダイオードＤ１を介して充電される。ダイオ
ードＤ１，Ｄ２の順方向降下電圧をＶF とするとき、コ
ンデンサＣ１のａ点における端子電圧はＶｓ−ＶF とな
る。この場合コンパレータ６の反転入力端６ａの電圧は
非反転入力端６ｂの電圧より高くなり、コンパレータ６
の出力端６ｃの電圧はＬレベルとなる。
【０００８】ここでコンパレータ６のＬレベル時の出力
電圧をＶL とし、Ｈレベル時の出力電圧をＶH とし、ａ
点，ｂ点における電圧を夫々Ｖａ，Ｖｂとする。ｂ点に
おける電圧Ｖｂは、Ｖａより次の（１）式で示す電圧Ｖ
1 を減じた値となる。 Ｖ1 ＝Ｒ１／（Ｒ１＋Ｒ２）×（Ｖａ−ＶL ）・・・（１） このように図５（ａ），（ｂ）に示すように時刻t0〜t1
にかけて入力電圧Ｖｓは電圧Ｖｂより（ＶF ＋Ｖ1 ）だ
け大きくなり、コンパレータ６の出力はＬレベルに保持
されている。
電圧をＶL とし、Ｈレベル時の出力電圧をＶH とし、ａ
点，ｂ点における電圧を夫々Ｖａ，Ｖｂとする。ｂ点に
おける電圧Ｖｂは、Ｖａより次の（１）式で示す電圧Ｖ
1 を減じた値となる。 Ｖ1 ＝Ｒ１／（Ｒ１＋Ｒ２）×（Ｖａ−ＶL ）・・・（１） このように図５（ａ），（ｂ）に示すように時刻t0〜t1
にかけて入力電圧Ｖｓは電圧Ｖｂより（ＶF ＋Ｖ1 ）だ
け大きくなり、コンパレータ６の出力はＬレベルに保持
されている。
【０００９】さて時刻t1で入力電圧Ｖｓがピーク値に達
して電圧が低下し始める。このときダイオードＤ１，Ｄ
２は夫々オフとなるので、コンデンサＣ１の端子電圧Ｖ
ａは時刻t1の値が保持される。入力電圧Ｖｓが降下し、
時刻t2で電圧Ｖｂと等しくなった場合を考える。このと
きコンパレータ６は反転し、図５（ｂ）に示すように出
力端６ｃはＨレベルとなる。ここでコンパレータ６の出
力がＨレベルとなったとき、非反転入力端６ｂに正帰還
される電圧は次の（２）式のようになる。 Ｖ2 ＝Ｒ１／（Ｒ１＋Ｒ２）×（ＶH −Ｖａ） ・・・（２） 時刻t2の直後に入力端６ｂの電圧は（Ｖ1 ＋Ｖ2 ）だけ
上昇し、電圧Ｖｂは図５（ａ）に示すようになる。この
ため時刻t2より入力電圧ＶｓとＶｂの差分値が更に大き
くなり、Ｈレベルとなったコンパレータ６の出力は安定
に保持される。
して電圧が低下し始める。このときダイオードＤ１，Ｄ
２は夫々オフとなるので、コンデンサＣ１の端子電圧Ｖ
ａは時刻t1の値が保持される。入力電圧Ｖｓが降下し、
時刻t2で電圧Ｖｂと等しくなった場合を考える。このと
きコンパレータ６は反転し、図５（ｂ）に示すように出
力端６ｃはＨレベルとなる。ここでコンパレータ６の出
力がＨレベルとなったとき、非反転入力端６ｂに正帰還
される電圧は次の（２）式のようになる。 Ｖ2 ＝Ｒ１／（Ｒ１＋Ｒ２）×（ＶH −Ｖａ） ・・・（２） 時刻t2の直後に入力端６ｂの電圧は（Ｖ1 ＋Ｖ2 ）だけ
上昇し、電圧Ｖｂは図５（ａ）に示すようになる。この
ため時刻t2より入力電圧ＶｓとＶｂの差分値が更に大き
くなり、Ｈレベルとなったコンパレータ６の出力は安定
に保持される。
【００１０】次に入力電圧Ｖｓが低下し、負のレベルに
なった場合を考える。図５に示す時刻t3ではＶｓが負と
なり、コンデンサＣ１の電荷はダイオードＤ２を介して
放電される。この場合ダイオードＤ２の順方向電圧がＶ
F であるので、電圧Ｖａは入力電圧ＶｓよりＶF だけ高
い値に保持されている。コンパレータ６の出力端６ｃか
ら正帰還の電圧が入力されるので、電圧Ｖｂは電圧Ｖａ
より電圧Ｖ2 だけ高い値となる。
なった場合を考える。図５に示す時刻t3ではＶｓが負と
なり、コンデンサＣ１の電荷はダイオードＤ２を介して
放電される。この場合ダイオードＤ２の順方向電圧がＶ
F であるので、電圧Ｖａは入力電圧ＶｓよりＶF だけ高
い値に保持されている。コンパレータ６の出力端６ｃか
ら正帰還の電圧が入力されるので、電圧Ｖｂは電圧Ｖａ
より電圧Ｖ2 だけ高い値となる。
【００１１】やがて時刻t4で入力電圧Ｖｓが最下点に達
し、これより電圧が上昇すると、ダイオードＤ２がオフ
であるので、コンデンサＣ１の電荷は時刻t4の値が保持
される。やがて時刻t5でＶｓ＝Ｖｂとなると、コンパレ
ータ６は再び反転する。このとき図５（ｂ）に示すよう
にコンパレータ６の出力端６ｃはＬレベルとなり、この
電圧が正帰還され、入力端６ｂの電圧は（Ｖ1 ＋Ｖ2 ）
の値だけ下降する。このため入力端６ａ，６ｂ間の電圧
差はより一層大きくなり、Ｌレベルとなったコンパレー
タ６の出力状態は安定に保持される。
し、これより電圧が上昇すると、ダイオードＤ２がオフ
であるので、コンデンサＣ１の電荷は時刻t4の値が保持
される。やがて時刻t5でＶｓ＝Ｖｂとなると、コンパレ
ータ６は再び反転する。このとき図５（ｂ）に示すよう
にコンパレータ６の出力端６ｃはＬレベルとなり、この
電圧が正帰還され、入力端６ｂの電圧は（Ｖ1 ＋Ｖ2 ）
の値だけ下降する。このため入力端６ａ，６ｂ間の電圧
差はより一層大きくなり、Ｌレベルとなったコンパレー
タ６の出力状態は安定に保持される。
【００１２】このようにしてバーコード１から読み取ら
れた光電信号が２値信号に変換され、この２値信号が図
示しないコード解読回路に与えられてコードに変換され
る。従ってパターン１ａにおける反射信号のレベルが多
少変動しても、２値信号は安定に出力される。
れた光電信号が２値信号に変換され、この２値信号が図
示しないコード解読回路に与えられてコードに変換され
る。従ってパターン１ａにおける反射信号のレベルが多
少変動しても、２値信号は安定に出力される。
【００１３】
【発明が解決しようとする課題】しかしながらこのよう
な従来のデジタイザでは、ダイオードＤ１，Ｄ２として
ＶF が小さく、逆方向のリーク電流が小さいものを選ぶ
必要があった。このためダイオードＤ１，Ｄ２としてシ
ョットキーダイオードが使用されるが、デジタイザをＩ
Ｃ内に内蔵しようとすると、ショットキーダイオードの
ような特性を示す素子を他の回路部と共に同一チップ上
に形成するためには、ＩＣ製造プロセスにおいて特殊な
工程が必要となる。
な従来のデジタイザでは、ダイオードＤ１，Ｄ２として
ＶF が小さく、逆方向のリーク電流が小さいものを選ぶ
必要があった。このためダイオードＤ１，Ｄ２としてシ
ョットキーダイオードが使用されるが、デジタイザをＩ
Ｃ内に内蔵しようとすると、ショットキーダイオードの
ような特性を示す素子を他の回路部と共に同一チップ上
に形成するためには、ＩＣ製造プロセスにおいて特殊な
工程が必要となる。
【００１４】又抵抗Ｒ１，Ｒ２は、コンデンサＣ１への
充放電を極力小さくするため、普通数ＭΩ以上の抵抗値
が設定される。このような高抵抗の素子を通常のＩＣプ
ロセスに設けることは極めて困難であり、バーコードリ
ーダの信号処理回路をＩＣ化するという目的に適さなく
なる。またこのようなダイオードＤ１，Ｄ２及び抵抗Ｒ
１，Ｒ２を外付けにした場合、信号処理回路の実装面積
が増大し、価格が高くなるという欠点が生じる。
充放電を極力小さくするため、普通数ＭΩ以上の抵抗値
が設定される。このような高抵抗の素子を通常のＩＣプ
ロセスに設けることは極めて困難であり、バーコードリ
ーダの信号処理回路をＩＣ化するという目的に適さなく
なる。またこのようなダイオードＤ１，Ｄ２及び抵抗Ｒ
１，Ｒ２を外付けにした場合、信号処理回路の実装面積
が増大し、価格が高くなるという欠点が生じる。
【００１５】本発明はこのような従来の問題点に鑑みて
なされたものであって、通常のＩＣプロセスで構成でき
るデジタイザを実現すると共に、このデジタイザを用い
たバーコードリーダの光電センサを実現することを目的
とする。
なされたものであって、通常のＩＣプロセスで構成でき
るデジタイザを実現すると共に、このデジタイザを用い
たバーコードリーダの光電センサを実現することを目的
とする。
【００１６】
【課題を解決するための手段】本願の請求項１の発明
は、入力信号を弁別してＨ又はＬレベルに２値化するデ
ジタイザであって、２つの入力端のアナログ電圧の大小
を比較して、２値化信号を出力するコンパレータと、コ
ンパレータの出力がＬ及びＨレベルのとき、夫々オン及
びオフとなる第１群のトランジスタと、コンパレータの
出力がＨ及びＬレベルのとき、夫々オン及びオフとなる
第２群のトランジスタと、第１群のトランジスタのオン
時に定電流を供給する第１の電流源と、第２群のトラン
ジスタのオン時に定電流を供給する第２の電流源と、第
１群のトランジスタのオン時に第１の電流源により定電
流が供給され、該定電流に比例した電圧に入力信号を重
畳した信号をコンパレータの一方の入力端に与える第３
のトランジスタと、第２群のトランジスタのオン時に第
２の電流源により定電流が供給され、該定電流に比例し
た電圧に入力信号を重畳した信号をコンパレータの他方
の入力端に与える第４のトランジスタと、一端が第４の
トランジスタの入力端に接続され、他端が接地されたコ
ンデンサと、入力信号の入力端とコンデンサの間に接続
され、第１及び第２群のトランジスタからのスイッチン
グ信号によってコンデンサの充放電を制御する双方向性
のスイッチング素子と、を具備することを特徴とするも
のである。
は、入力信号を弁別してＨ又はＬレベルに２値化するデ
ジタイザであって、２つの入力端のアナログ電圧の大小
を比較して、２値化信号を出力するコンパレータと、コ
ンパレータの出力がＬ及びＨレベルのとき、夫々オン及
びオフとなる第１群のトランジスタと、コンパレータの
出力がＨ及びＬレベルのとき、夫々オン及びオフとなる
第２群のトランジスタと、第１群のトランジスタのオン
時に定電流を供給する第１の電流源と、第２群のトラン
ジスタのオン時に定電流を供給する第２の電流源と、第
１群のトランジスタのオン時に第１の電流源により定電
流が供給され、該定電流に比例した電圧に入力信号を重
畳した信号をコンパレータの一方の入力端に与える第３
のトランジスタと、第２群のトランジスタのオン時に第
２の電流源により定電流が供給され、該定電流に比例し
た電圧に入力信号を重畳した信号をコンパレータの他方
の入力端に与える第４のトランジスタと、一端が第４の
トランジスタの入力端に接続され、他端が接地されたコ
ンデンサと、入力信号の入力端とコンデンサの間に接続
され、第１及び第２群のトランジスタからのスイッチン
グ信号によってコンデンサの充放電を制御する双方向性
のスイッチング素子と、を具備することを特徴とするも
のである。
【００１７】本願の請求項２の発明は、入力信号を弁別
して入力信号をＨ又はＬレベルに２値化するデジタイザ
であって、２つの入力端のアナログ電圧の大小を比較し
て、２値化信号を出力するコンパレータと、コンパレー
タの出力がＬ及びＨレベルのとき、夫々オン及びオフと
なる第１群のトランジスタと、コンパレータの出力がＨ
及びＬレベルのとき、夫々オン及びオフとなる第２群の
トランジスタと、第１群のトランジスタのオン時に定電
流を供給する第１の電流源と、第２群のトランジスタの
オン時に定電流を供給する第２の電流源と、第１群のト
ランジスタのオン時に第１の電流源により定電流が供給
され、該定電流に比例した電圧に入力信号を重畳した信
号をコンパレータの一方の入力端に与える第３のトラン
ジスタと、第２群のトランジスタのオン時に第２の電流
源により定電流が供給され、該定電流に比例した電圧に
入力信号を重畳した信号をコンパレータの他方の入力端
に与える第４のトランジスタと、一端が第４のトランジ
スタの入力端に接続され、他端が接地されたコンデンサ
と、コンデンサと並列に接続され、コンパレータの出力
がＨレベルのときコンデンサの電荷の一部を引き抜く第
５のトランジスタと、入力信号の入力端とコンデンサの
間に接続され、第１及び第２群のトランジスタからのス
イッチング信号によってコンデンサの充放電を制御する
双方向性のスイッチング素子と、を具備することを特徴
とするものである。
して入力信号をＨ又はＬレベルに２値化するデジタイザ
であって、２つの入力端のアナログ電圧の大小を比較し
て、２値化信号を出力するコンパレータと、コンパレー
タの出力がＬ及びＨレベルのとき、夫々オン及びオフと
なる第１群のトランジスタと、コンパレータの出力がＨ
及びＬレベルのとき、夫々オン及びオフとなる第２群の
トランジスタと、第１群のトランジスタのオン時に定電
流を供給する第１の電流源と、第２群のトランジスタの
オン時に定電流を供給する第２の電流源と、第１群のト
ランジスタのオン時に第１の電流源により定電流が供給
され、該定電流に比例した電圧に入力信号を重畳した信
号をコンパレータの一方の入力端に与える第３のトラン
ジスタと、第２群のトランジスタのオン時に第２の電流
源により定電流が供給され、該定電流に比例した電圧に
入力信号を重畳した信号をコンパレータの他方の入力端
に与える第４のトランジスタと、一端が第４のトランジ
スタの入力端に接続され、他端が接地されたコンデンサ
と、コンデンサと並列に接続され、コンパレータの出力
がＨレベルのときコンデンサの電荷の一部を引き抜く第
５のトランジスタと、入力信号の入力端とコンデンサの
間に接続され、第１及び第２群のトランジスタからのス
イッチング信号によってコンデンサの充放電を制御する
双方向性のスイッチング素子と、を具備することを特徴
とするものである。
【００１８】本願の請求項３の発明は、濃度差を有する
バーコードの情報を読み取り、読み取り信号を波形成形
により２値化して、コード識別のための信号を生成する
光電センサであって、バーコードに光ビームを照射する
投光素子と、バーコードの反射光を光電変換する受光素
子と、受光素子の信号を増幅するアンプと、アンプの信
号を波形整形する請求項１又は２記載のデジタイザと、
を具備することを特徴とするものである。
バーコードの情報を読み取り、読み取り信号を波形成形
により２値化して、コード識別のための信号を生成する
光電センサであって、バーコードに光ビームを照射する
投光素子と、バーコードの反射光を光電変換する受光素
子と、受光素子の信号を増幅するアンプと、アンプの信
号を波形整形する請求項１又は２記載のデジタイザと、
を具備することを特徴とするものである。
【００１９】
【作用】このような特徴を有する本願の請求項１及び２
記載の発明によれば、アナログの入力電圧がデジタイザ
に入力され、その電圧が正のピーク値に向かって上昇す
るとき、第１群のトランジスタがオン状態となり、第３
のトランジスタが導通して一定のヒステリシス電圧が入
力電圧に重畳される。この信号がコンパレータの反転入
力端に印加されると、その出力はＬレベルとなる。次に
入力電圧が負のピーク値に向かって下降するとき、第２
群のトランジスタがオン状態となり、第４のトランジス
タが導通して一定のヒステリシス電圧が入力電圧に重畳
される。この信号がコンパレータの非反転入力端に印加
されると、その出力はＨレベルとなる。このヒステリシ
ス電圧は、第１及び第２の電流源の電流値によって決定
され、入力電圧の値がノイズによって多少レベル変動し
ても、コンパレータから２値信号が安定に出力される。
記載の発明によれば、アナログの入力電圧がデジタイザ
に入力され、その電圧が正のピーク値に向かって上昇す
るとき、第１群のトランジスタがオン状態となり、第３
のトランジスタが導通して一定のヒステリシス電圧が入
力電圧に重畳される。この信号がコンパレータの反転入
力端に印加されると、その出力はＬレベルとなる。次に
入力電圧が負のピーク値に向かって下降するとき、第２
群のトランジスタがオン状態となり、第４のトランジス
タが導通して一定のヒステリシス電圧が入力電圧に重畳
される。この信号がコンパレータの非反転入力端に印加
されると、その出力はＨレベルとなる。このヒステリシ
ス電圧は、第１及び第２の電流源の電流値によって決定
され、入力電圧の値がノイズによって多少レベル変動し
ても、コンパレータから２値信号が安定に出力される。
【００２０】また本願の請求項３記載の発明によれば、
バーコードに対して投光素子の光ビームを走査し、受光
素子により反射光を検出する。この検出光をアンプで増
幅しデジタイザに与えると、入力信号が波形整形され、
バーコードの濃淡パターンに応じてパルス幅の変化する
２値信号が安定に出力される。
バーコードに対して投光素子の光ビームを走査し、受光
素子により反射光を検出する。この検出光をアンプで増
幅しデジタイザに与えると、入力信号が波形整形され、
バーコードの濃淡パターンに応じてパルス幅の変化する
２値信号が安定に出力される。
【００２１】
【実施例】本発明の第１実施例におけるデジタイザと光
電センサについて図１，図２を参照しつつ説明する。図
１は第１実施例の光電センサ１０の全体構成を示すブロ
ック図である。本図に示すように光電センサ１０は光電
部１１とデジタイザ１２により構成される。
電センサについて図１，図２を参照しつつ説明する。図
１は第１実施例の光電センサ１０の全体構成を示すブロ
ック図である。本図に示すように光電センサ１０は光電
部１１とデジタイザ１２により構成される。
【００２２】従来例と同様に光電部１１は、投光素子１
３，受光素子１４，アンプ１５により構成される。投光
素子１３は光ビームを出射するもので、図示しない光学
系によりその光ビームがパターン１ａを含むバーコード
１に対して光学的に走査される。なお光ビームの走査方
法は、ハンディ型のバーコードリーダにあっては、手動
により走査される。受光素子１４はバーコード１の白黒
のパターン１ａにより反射された光を受光するもので、
その信号はアンプ１５により増幅される。
３，受光素子１４，アンプ１５により構成される。投光
素子１３は光ビームを出射するもので、図示しない光学
系によりその光ビームがパターン１ａを含むバーコード
１に対して光学的に走査される。なお光ビームの走査方
法は、ハンディ型のバーコードリーダにあっては、手動
により走査される。受光素子１４はバーコード１の白黒
のパターン１ａにより反射された光を受光するもので、
その信号はアンプ１５により増幅される。
【００２３】さて従来例のように入力回路にダイオード
を有する回路に代わって、信号の増幅又はインピーダン
ス変換用のトランジスタＱ１〜Ｑ４と、スイッチング用
のトランジスタＱ５〜Ｑ８を用いて入力信号の弁別を行
う回路が構成されている。トランジスタＱ５〜Ｑ８は例
えばＰＮＰトランジスタであり、そのエミッタは定電流
源Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 に夫々接続されている。トラ
ンジスタＱ１，Ｑ２はＰＮＰ型、トランジスタＱ３，Ｑ
４はＮＰＮ型である。ここでトランジスタＱ５，Ｑ６は
第１群のトランジスタ、トランジスタＱ７，Ｑ８は第２
群のトランジスタを構成している。又トランジスタＱ１
はインピーダンス変換用の第３のトランジスタ、トラン
ジスタＱ２はＱ１と同様に第４のトランジスタである。
を有する回路に代わって、信号の増幅又はインピーダン
ス変換用のトランジスタＱ１〜Ｑ４と、スイッチング用
のトランジスタＱ５〜Ｑ８を用いて入力信号の弁別を行
う回路が構成されている。トランジスタＱ５〜Ｑ８は例
えばＰＮＰトランジスタであり、そのエミッタは定電流
源Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 に夫々接続されている。トラ
ンジスタＱ１，Ｑ２はＰＮＰ型、トランジスタＱ３，Ｑ
４はＮＰＮ型である。ここでトランジスタＱ５，Ｑ６は
第１群のトランジスタ、トランジスタＱ７，Ｑ８は第２
群のトランジスタを構成している。又トランジスタＱ１
はインピーダンス変換用の第３のトランジスタ、トラン
ジスタＱ２はＱ１と同様に第４のトランジスタである。
【００２４】アンプ１５の出力端はトランジスタＱ１の
ベース，トランジスタＱ３のコレクタ，トランジスタＱ
４のエミッタに共通接続されている。又トランジスタＱ
１のエミッタは抵抗Ｒ３を介してトランジスタＱ５のコ
レクタに接続され、トランジスタＱ３のベースはトラン
ジスタＱ６のコレクタに接続されている。更にトランジ
スタＱ４のベースはトランジスタＱ８のコレクタに接続
され、トランジスタＱ４のコレクタはトランジスタＱ３
のエミッタと共にコンデンサＣ２の一端に接続されてい
る。又コンデンサＣ２の他端は接地されている。
ベース，トランジスタＱ３のコレクタ，トランジスタＱ
４のエミッタに共通接続されている。又トランジスタＱ
１のエミッタは抵抗Ｒ３を介してトランジスタＱ５のコ
レクタに接続され、トランジスタＱ３のベースはトラン
ジスタＱ６のコレクタに接続されている。更にトランジ
スタＱ４のベースはトランジスタＱ８のコレクタに接続
され、トランジスタＱ４のコレクタはトランジスタＱ３
のエミッタと共にコンデンサＣ２の一端に接続されてい
る。又コンデンサＣ２の他端は接地されている。
【００２５】トランジスタＱ２はトランジスタＱ１と同
様にコレクタが接地され、そのエミッタは抵抗Ｒ４を介
してトランジスタＱ７のコレクタに接続される。コンパ
レータ１６は従来例と同様に、反転入力端１６ａ，非反
転入力端１６ｂ，出力端１６ｃを有するもので、図示し
ない入力段の回路は例えばＰＮＰのトランジスタ等で構
成されている。そしてトランジスタＱ１のエミッタは抵
抗Ｒ３を介してコンパレータ１６の反転入力端１６ａに
接続され、微小なバイアス電流がトランジスタＱ１に供
給されているものとする。またトランジスタＱ２のエミ
ッタも抵抗Ｒ４を介しコンパレータ１６の非反転入力端
１６ｂに接続され、コンパレータ１６により微小なバイ
アス電流が供給されているものとする。次にコンパレー
タ１６の出力端１６ｃは抵抗Ｒ５を介しトランジスタＱ
５，Ｑ６のベースに接続される。又コンパレータ１６の
出力端１６ｃはインバータ１７と抵抗Ｒ６の直列接続体
を介し、トランジスタＱ７，Ｑ８のベースに接続されて
いる。
様にコレクタが接地され、そのエミッタは抵抗Ｒ４を介
してトランジスタＱ７のコレクタに接続される。コンパ
レータ１６は従来例と同様に、反転入力端１６ａ，非反
転入力端１６ｂ，出力端１６ｃを有するもので、図示し
ない入力段の回路は例えばＰＮＰのトランジスタ等で構
成されている。そしてトランジスタＱ１のエミッタは抵
抗Ｒ３を介してコンパレータ１６の反転入力端１６ａに
接続され、微小なバイアス電流がトランジスタＱ１に供
給されているものとする。またトランジスタＱ２のエミ
ッタも抵抗Ｒ４を介しコンパレータ１６の非反転入力端
１６ｂに接続され、コンパレータ１６により微小なバイ
アス電流が供給されているものとする。次にコンパレー
タ１６の出力端１６ｃは抵抗Ｒ５を介しトランジスタＱ
５，Ｑ６のベースに接続される。又コンパレータ１６の
出力端１６ｃはインバータ１７と抵抗Ｒ６の直列接続体
を介し、トランジスタＱ７，Ｑ８のベースに接続されて
いる。
【００２６】このように構成された光電センサ１０の動
作について図１の回路図と、図２の信号波形図とを用い
て説明する。ここで説明の都合上、図１においてトラン
ジスタＱ２のベース，トランジスタＱ３のエミッタ，ト
ランジスタＱ４のコレクタの共通接続点をｘ点とする。
またトランジスタＱ５のコレクタ及びコンパレータ１６
の入力端１６ａの共通接続点をｙ点とする。更にトラン
ジスタＱ７のコレクタとコンパレータ１６の入力端１６
ｂの共通接続点をｚ点とする。
作について図１の回路図と、図２の信号波形図とを用い
て説明する。ここで説明の都合上、図１においてトラン
ジスタＱ２のベース，トランジスタＱ３のエミッタ，ト
ランジスタＱ４のコレクタの共通接続点をｘ点とする。
またトランジスタＱ５のコレクタ及びコンパレータ１６
の入力端１６ａの共通接続点をｙ点とする。更にトラン
ジスタＱ７のコレクタとコンパレータ１６の入力端１６
ｂの共通接続点をｚ点とする。
【００２７】図２（ａ）はアンプ１５から入力されるア
ナログ信号（入力電圧Ｖｓ）とｘ点（電圧Ｖｘ）の信号
波形図であり、図２（ｂ）はｙ点（電圧Ｖｙ）及びｚ点
（電圧Ｖｚ）の信号波形図である。又図２（ｃ）はコン
パレータ１６の出力端１６ｃの信号波形図である。
ナログ信号（入力電圧Ｖｓ）とｘ点（電圧Ｖｘ）の信号
波形図であり、図２（ｂ）はｙ点（電圧Ｖｙ）及びｚ点
（電圧Ｖｚ）の信号波形図である。又図２（ｃ）はコン
パレータ１６の出力端１６ｃの信号波形図である。
【００２８】さてトランジスタＱ１，Ｑ２はインピーダ
ンス変換器として機能するトランジスタで、コンパレー
タ１６から流出する電流によるバイアス時にはＶBE1 ＝
ＶBE2 であるとする。図２の時刻t0以降に示すように、
入力電圧Ｖｓが０、Ｖｘが０である初期状態から、入力
電圧Ｖｓがあるレベルに上昇するまでの動作について考
える。この場合トランジスタＱ１はコンパレータ１６の
バイアス電流により動作しているので、デジタイザ１２
の入力電圧ＶｓはトランジスタＱ１を介し、コンパレー
タ１６の入力端１６ａに与えられる。このときトランジ
スタＱ５がオンであれば、抵抗Ｒ３に第１の電流源から
電流Ｉ1 が流れ、コンデンサＣ２の電荷が初期状態では
０であるので、Ｖｙ＞Ｖｚとなる。
ンス変換器として機能するトランジスタで、コンパレー
タ１６から流出する電流によるバイアス時にはＶBE1 ＝
ＶBE2 であるとする。図２の時刻t0以降に示すように、
入力電圧Ｖｓが０、Ｖｘが０である初期状態から、入力
電圧Ｖｓがあるレベルに上昇するまでの動作について考
える。この場合トランジスタＱ１はコンパレータ１６の
バイアス電流により動作しているので、デジタイザ１２
の入力電圧ＶｓはトランジスタＱ１を介し、コンパレー
タ１６の入力端１６ａに与えられる。このときトランジ
スタＱ５がオンであれば、抵抗Ｒ３に第１の電流源から
電流Ｉ1 が流れ、コンデンサＣ２の電荷が初期状態では
０であるので、Ｖｙ＞Ｖｚとなる。
【００２９】このためコンパレータ１６の出力端１６ｃ
はＬレベルとなる。この状態では第１群のトランジスタ
Ｑ５，Ｑ６のベースはＬレベル、第２群のトランジスタ
Ｑ７，Ｑ８のベースはＨレベルとなり、トランジスタＱ
５，Ｑ６はオン、トランジスタＱ７，Ｑ８はオフとな
る。この場合トランジスタＱ６から電流が供給され、ト
ランジスタＱ３がオンとなる。このため図２（ａ）に示
すように入力電圧Ｖｓが上昇すると、その電圧がトラン
ジスタＱ３を介しコンデンサＣ２に充電される。このた
め入力電圧Ｖｓがピーク値に達する時刻t1までは、電圧
Ｖｘは入力電圧Ｖｓとほとんど同じ電圧となって上昇す
る。この状態ではトランジスタＱ５，Ｑ１にＩ1 なる電
流が流れているので、図２（ｂ）に示すように電圧Ｖｙ
は電圧ＶｚよりＶ1 ＝Ｉ1 ×Ｒ３だけ高い電圧となる。
このためコンパレータ１６の出力端１６ｃはＬレベルに
保持されている。
はＬレベルとなる。この状態では第１群のトランジスタ
Ｑ５，Ｑ６のベースはＬレベル、第２群のトランジスタ
Ｑ７，Ｑ８のベースはＨレベルとなり、トランジスタＱ
５，Ｑ６はオン、トランジスタＱ７，Ｑ８はオフとな
る。この場合トランジスタＱ６から電流が供給され、ト
ランジスタＱ３がオンとなる。このため図２（ａ）に示
すように入力電圧Ｖｓが上昇すると、その電圧がトラン
ジスタＱ３を介しコンデンサＣ２に充電される。このた
め入力電圧Ｖｓがピーク値に達する時刻t1までは、電圧
Ｖｘは入力電圧Ｖｓとほとんど同じ電圧となって上昇す
る。この状態ではトランジスタＱ５，Ｑ１にＩ1 なる電
流が流れているので、図２（ｂ）に示すように電圧Ｖｙ
は電圧ＶｚよりＶ1 ＝Ｉ1 ×Ｒ３だけ高い電圧となる。
このためコンパレータ１６の出力端１６ｃはＬレベルに
保持されている。
【００３０】次に時刻t1で入力電圧Ｖｓがピーク値に達
して下降しようとすると、トランジスタＱ４はオフであ
るので、コンデンサＣ２の電荷はそのまま保持される。
このため時刻t1〜t2にかけてコンパレータ１６の入力端
１６ｂの電圧Ｖｚは、図２（ｂ）に示すように正のピー
ク値で一定に保持される。この状態で電圧Ｖｙが低下す
ると、電圧Ｖｙが電圧Ｖｚより小さくなり、コンパレー
タ１６が反転する。
して下降しようとすると、トランジスタＱ４はオフであ
るので、コンデンサＣ２の電荷はそのまま保持される。
このため時刻t1〜t2にかけてコンパレータ１６の入力端
１６ｂの電圧Ｖｚは、図２（ｂ）に示すように正のピー
ク値で一定に保持される。この状態で電圧Ｖｙが低下す
ると、電圧Ｖｙが電圧Ｖｚより小さくなり、コンパレー
タ１６が反転する。
【００３１】コンパレータ１６が反転して出力がＨレベ
ルとなるとトランジスタＱ５，Ｑ６はオフとなり、トラ
ンジスタＱ７，Ｑ８はオンとなる。このときトランジス
タＱ２に第２の電流源から電流Ｉ2 が供給される。そし
てトランジスタＱ５の電流Ｉ1 は遮断され、図２（ｂ）
に示すように電圧Ｖｙは電圧Ｖｚに対して時刻t2でＩ2
×Ｒ４の値だけ降下する。又トランジスタＱ８からベー
ス電流が供給されてトランジスタＱ４はオンとなり、コ
ンデンサＣ２に充電された電荷の一部がトランジスタＱ
４のエミッタ側に放電される。このためｘ点の電圧Ｖｘ
は図２（ａ）に示すようにＩ1 ×Ｒ３だけ低下して、入
力電圧Ｖｓと同一レベルとなる。又電圧ＶｚはＶｘから
Ｉ2 ×Ｒ４だけ上昇するため、電圧Ｖｙとの差は図示の
ようにＩ2 ×Ｒ４となる。ここで図２（ｂ）の時刻t2〜
t4における電圧Ｖｚの波形は、Ｉ1 ×Ｒ３＝Ｉ2 ×Ｒ４
の場合を示している。
ルとなるとトランジスタＱ５，Ｑ６はオフとなり、トラ
ンジスタＱ７，Ｑ８はオンとなる。このときトランジス
タＱ２に第２の電流源から電流Ｉ2 が供給される。そし
てトランジスタＱ５の電流Ｉ1 は遮断され、図２（ｂ）
に示すように電圧Ｖｙは電圧Ｖｚに対して時刻t2でＩ2
×Ｒ４の値だけ降下する。又トランジスタＱ８からベー
ス電流が供給されてトランジスタＱ４はオンとなり、コ
ンデンサＣ２に充電された電荷の一部がトランジスタＱ
４のエミッタ側に放電される。このためｘ点の電圧Ｖｘ
は図２（ａ）に示すようにＩ1 ×Ｒ３だけ低下して、入
力電圧Ｖｓと同一レベルとなる。又電圧ＶｚはＶｘから
Ｉ2 ×Ｒ４だけ上昇するため、電圧Ｖｙとの差は図示の
ようにＩ2 ×Ｒ４となる。ここで図２（ｂ）の時刻t2〜
t4における電圧Ｖｚの波形は、Ｉ1 ×Ｒ３＝Ｉ2 ×Ｒ４
の場合を示している。
【００３２】時刻t2からコンパレータ１６がＨレベルと
なっている期間、バーコード１から得られる信号レベル
がパターン１ａの濃淡及び光ビームの照射状態により影
響を受け、入力電圧Ｖｓが多少変動しても、その変動範
囲が（Ｉ2 ×Ｒ４）の範囲内であれば、コンパレータ１
６の出力レベルは変化せず、安定した二値信号が得られ
る。
なっている期間、バーコード１から得られる信号レベル
がパターン１ａの濃淡及び光ビームの照射状態により影
響を受け、入力電圧Ｖｓが多少変動しても、その変動範
囲が（Ｉ2 ×Ｒ４）の範囲内であれば、コンパレータ１
６の出力レベルは変化せず、安定した二値信号が得られ
る。
【００３３】次に入力電圧Ｖｓが最下点に達した以降の
動作について説明する。図２（ａ）に示すように最下点
の時刻t3から入力電圧Ｖｓがわずかに上昇すると、トラ
ンジスタＱ３はオフであり、トランジスタＱ４が逆バイ
アスされているので、コンデンサＣ２の負の電荷はその
まま保持される。やがて時刻t4で電圧Ｖｙが電圧Ｖｚよ
り大きくなると、コンパレータ１６が再び反転する。こ
のときトランジスタＱ５，Ｑ６がオンとなり、トランジ
スタＱ７，Ｑ８はオフとなる。そしてトランジスタＱ１
に再び電流Ｉ1 が流れ、入力端１６ａの電圧ＶｙはＩ1
×Ｒ３の値だけ上昇する。又コンデンサＣ２の負のピー
ク値に保持された電荷はトランジスタＱ３の導通により
放電され、図２（ａ）に示すように電圧Ｖｘは入力電圧
Ｖｓと同一レベルまで上昇する。
動作について説明する。図２（ａ）に示すように最下点
の時刻t3から入力電圧Ｖｓがわずかに上昇すると、トラ
ンジスタＱ３はオフであり、トランジスタＱ４が逆バイ
アスされているので、コンデンサＣ２の負の電荷はその
まま保持される。やがて時刻t4で電圧Ｖｙが電圧Ｖｚよ
り大きくなると、コンパレータ１６が再び反転する。こ
のときトランジスタＱ５，Ｑ６がオンとなり、トランジ
スタＱ７，Ｑ８はオフとなる。そしてトランジスタＱ１
に再び電流Ｉ1 が流れ、入力端１６ａの電圧ＶｙはＩ1
×Ｒ３の値だけ上昇する。又コンデンサＣ２の負のピー
ク値に保持された電荷はトランジスタＱ３の導通により
放電され、図２（ａ）に示すように電圧Ｖｘは入力電圧
Ｖｓと同一レベルまで上昇する。
【００３４】以上のように入力電圧Ｖｓが上昇又は下降
するとき、コンパレータ１６の弁別電圧において（Ｉ1
×Ｒ３）又は（Ｉ2 ×Ｒ４）のヒステリシス電圧が夫々
付加され、アナログ電圧の二値化変換特性が向上する。
ここでトランジスタＱ３，Ｑ４は、コンデンサＣ２の電
荷を充放電する双方向性のスイッチング素子を構成して
いる。
するとき、コンパレータ１６の弁別電圧において（Ｉ1
×Ｒ３）又は（Ｉ2 ×Ｒ４）のヒステリシス電圧が夫々
付加され、アナログ電圧の二値化変換特性が向上する。
ここでトランジスタＱ３，Ｑ４は、コンデンサＣ２の電
荷を充放電する双方向性のスイッチング素子を構成して
いる。
【００３５】尚電流Ｉ1 〜Ｉ4 の供給及び遮断方法は図
１に示すような方法に限らず、トランジスタＱ１，Ｑ２
をＮＰＮ型にし、電流Ｉ1 ，抵抗Ｒ３，トランジスタＱ
１及び電流Ｉ2 ，抵抗Ｒ４，トランジスタＱ２の接続関
係を上下反転し、Ｉ1 ，Ｉ2を加える順序を逆転しても
構わない。この場合トランジスタＱ１，Ｑ２に常にバイ
アスを加えるため、コンパレータ１６の入力部はＮＰＮ
トランジスタで構成されることが好ましい。更に電流Ｉ
3 ，Ｉ4 は定電流である必要がなく、単に抵抗を介して
電流を供給するようにしてもよい。
１に示すような方法に限らず、トランジスタＱ１，Ｑ２
をＮＰＮ型にし、電流Ｉ1 ，抵抗Ｒ３，トランジスタＱ
１及び電流Ｉ2 ，抵抗Ｒ４，トランジスタＱ２の接続関
係を上下反転し、Ｉ1 ，Ｉ2を加える順序を逆転しても
構わない。この場合トランジスタＱ１，Ｑ２に常にバイ
アスを加えるため、コンパレータ１６の入力部はＮＰＮ
トランジスタで構成されることが好ましい。更に電流Ｉ
3 ，Ｉ4 は定電流である必要がなく、単に抵抗を介して
電流を供給するようにしてもよい。
【００３６】次に本発明の第２実施例における光電セン
サ２０について説明する。図３は第２実施例の光電セン
サ２０の構成を示す回路図であり、第１実施例と同様の
光電部１１と、一部の回路が付加されたデジタイザ２１
により構成される。即ちデジタイザ２１は第１実施例と
異なり、コンデンサＣ２の電荷を放電する放電回路が設
けられている。デジタイザ２１におけるその他の回路構
成は図１に示すものと同一であり、同一部分は同一符号
を付して詳細な説明を省略する。図３に示すようにコン
パレータ１６の出力端１６ｃに抵抗Ｒ７を介し放電回路
用の第５のトランジスタＱ９が設けられている。ＮＰＮ
のトランジスタＱ９のコレクタはコンデンサＣ２の一端
に接続され、エミッタは電流Ｉ5 の定電流源１８に接続
されている。この電流値Ｉ5 は電流Ｉ4 と同一とする。
サ２０について説明する。図３は第２実施例の光電セン
サ２０の構成を示す回路図であり、第１実施例と同様の
光電部１１と、一部の回路が付加されたデジタイザ２１
により構成される。即ちデジタイザ２１は第１実施例と
異なり、コンデンサＣ２の電荷を放電する放電回路が設
けられている。デジタイザ２１におけるその他の回路構
成は図１に示すものと同一であり、同一部分は同一符号
を付して詳細な説明を省略する。図３に示すようにコン
パレータ１６の出力端１６ｃに抵抗Ｒ７を介し放電回路
用の第５のトランジスタＱ９が設けられている。ＮＰＮ
のトランジスタＱ９のコレクタはコンデンサＣ２の一端
に接続され、エミッタは電流Ｉ5 の定電流源１８に接続
されている。この電流値Ｉ5 は電流Ｉ4 と同一とする。
【００３７】さて図１に示すデジタイザ１２では、図２
の時刻t3で示すように、入力電圧Ｖｓが最小値から上昇
するとき電流Ｉ4 がトランジスタＱ４のベース・コレク
タを通って流れ、コンデンサＣ２を充電する恐れがあ
る。このためｘ点の電圧Ｖｘの最小値のピークホールド
の特性が良好でなくなる。
の時刻t3で示すように、入力電圧Ｖｓが最小値から上昇
するとき電流Ｉ4 がトランジスタＱ４のベース・コレク
タを通って流れ、コンデンサＣ２を充電する恐れがあ
る。このためｘ点の電圧Ｖｘの最小値のピークホールド
の特性が良好でなくなる。
【００３８】これを改善するため本実施例のデジタイザ
２１においては、コンパレータ１６の出力がＨレベルと
なるとき、トランジスタＱ８と同期してトランジスタＱ
９をオンさせ、電流Ｉ4 をキャンセルするようにしてい
る。これによってトランジスタＱ４のベース・コレクタ
を通ってコンデンサＣ２に流れ込むＩ4 を、トランジス
タＱ９を通して引き抜くようにしている。こうするとコ
ンデンサＣ２に供給される電流は小さく無視できるの
で、電圧Ｖｘの値は最小値にピークホールドされる。
２１においては、コンパレータ１６の出力がＨレベルと
なるとき、トランジスタＱ８と同期してトランジスタＱ
９をオンさせ、電流Ｉ4 をキャンセルするようにしてい
る。これによってトランジスタＱ４のベース・コレクタ
を通ってコンデンサＣ２に流れ込むＩ4 を、トランジス
タＱ９を通して引き抜くようにしている。こうするとコ
ンデンサＣ２に供給される電流は小さく無視できるの
で、電圧Ｖｘの値は最小値にピークホールドされる。
【００３９】なお、トランジスタＱ９のオンオフによる
電流Ｉ4 の供給遮断はこの方法に限定するものではな
い。又この電流値はトランジスタＱ８の電流Ｉ4 と必ず
しも完全に等しい必要はなく、又定電流である必要もな
い。
電流Ｉ4 の供給遮断はこの方法に限定するものではな
い。又この電流値はトランジスタＱ８の電流Ｉ4 と必ず
しも完全に等しい必要はなく、又定電流である必要もな
い。
【００４０】以上のように本実施例のデジタイザでは、
ＩＣ化に適さない素子としてショットキーダイオードや
高抵抗を用いることなく、スイッチング用又は増幅用の
トランジスタ素子を用いることにより、ヒステリシス特
性を実現している。このためデジタイザのＩＣ化が容易
となり、バーコードリーダ等に用いられる光電センサの
回路部をより小型化できる。
ＩＣ化に適さない素子としてショットキーダイオードや
高抵抗を用いることなく、スイッチング用又は増幅用の
トランジスタ素子を用いることにより、ヒステリシス特
性を実現している。このためデジタイザのＩＣ化が容易
となり、バーコードリーダ等に用いられる光電センサの
回路部をより小型化できる。
【００４１】
【発明の効果】以上のように本願の請求項１及び２記載
の発明によれば、アナログの入力信号をヒステリシン特
性を有する弁別電圧で弁別するに際し、ショットキーダ
イオードや高い抵抗値の抵抗を用いることなく、トラン
ジスタ回路だけでデジタイザが構成できる。このためデ
ジタイザのＩＣ化が容易となり、回路部の小型化と低価
格が実現できる。
の発明によれば、アナログの入力信号をヒステリシン特
性を有する弁別電圧で弁別するに際し、ショットキーダ
イオードや高い抵抗値の抵抗を用いることなく、トラン
ジスタ回路だけでデジタイザが構成できる。このためデ
ジタイザのＩＣ化が容易となり、回路部の小型化と低価
格が実現できる。
【００４２】また本願の請求項３の発明によれば、デジ
タイザをＩＣ化することにより、バーコードリーダとし
て光電センサをより一層小型化することができる。
タイザをＩＣ化することにより、バーコードリーダとし
て光電センサをより一層小型化することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例のデジタイザを含む光電セ
ンサの全体構成を示す回路図である。
ンサの全体構成を示す回路図である。
【図２】第１実施例のデジタイザの動作を示す信号波形
図である。
図である。
【図３】本発明の第２実施例におけるデジタイザを含む
光電センサの回路図である。
光電センサの回路図である。
【図４】従来例におけるデジタイザを含む光電センサの
構成を示す回路図である。
構成を示す回路図である。
【図５】従来例のデジタイザの動作を示す信号波形図で
ある。
ある。
１０，２０ 光電センサ １１ 光電部 １２，２１ デジタイザ １３ 投光素子 １４ 受光素子 １５ アンプ １６ コンパレータ １７ インバータ １８ 定電流源 Ｑ５〜Ｑ９ トランジスタ Ｒ３〜Ｒ７ 抵抗 Ｃ２ コンデンサ
Claims (3)
- 【請求項１】 入力信号を弁別してＨ又はＬレベルに２
値化するデジタイザであって、 ２つの入力端のアナログ電圧の大小を比較して、２値化
信号を出力するコンパレータと、 前記コンパレータの出力がＬ及びＨレベルのとき、夫々
オン及びオフとなる第１群のトランジスタと、 前記コンパレータの出力がＨ及びＬレベルのとき、夫々
オン及びオフとなる第２群のトランジスタと、 前記第１群のトランジスタのオン時に定電流を供給する
第１の電流源と、 前記第２群のトランジスタのオン時に定電流を供給する
第２の電流源と、 前記第１群のトランジスタのオン時に前記第１の電流源
により定電流が供給され、該定電流に比例した電圧に前
記入力信号を重畳した信号を前記コンパレータの一方の
入力端に与える第３のトランジスタと、 前記第２群のトランジスタのオン時に前記第２の電流源
により定電流が供給され、該定電流に比例した電圧に前
記入力信号を重畳した信号を前記コンパレータの他方の
入力端に与える第４のトランジスタと、 一端が前記第４のトランジスタの入力端に接続され、他
端が接地されたコンデンサと、 前記入力信号の入力端と前記コンデンサの間に接続さ
れ、前記第１及び第２群のトランジスタからのスイッチ
ング信号によって前記コンデンサの充放電を制御する双
方向性のスイッチング素子と、を具備することを特徴と
するデジタイザ。 - 【請求項２】 入力信号を弁別して前記入力信号をＨ又
はＬレベルに２値化するデジタイザであって、 ２つの入力端のアナログ電圧の大小を比較して、２値化
信号を出力するコンパレータと、 前記コンパレータの出力がＬ及びＨレベルのとき、夫々
オン及びオフとなる第１群のトランジスタと、 前記コンパレータの出力がＨ及びＬレベルのとき、夫々
オン及びオフとなる第２群のトランジスタと、 前記第１群のトランジスタのオン時に定電流を供給する
第１の電流源と、 前記第２群のトランジスタのオン時に定電流を供給する
第２の電流源と、 前記第１群のトランジスタのオン時に前記第１の電流源
により定電流が供給され、該定電流に比例した電圧に前
記入力信号を重畳した信号を前記コンパレータの一方の
入力端に与える第３のトランジスタと、 前記第２群のトランジスタのオン時に前記第２の電流源
により定電流が供給され、該定電流に比例した電圧に前
記入力信号を重畳した信号を前記コンパレータの他方の
入力端に与える第４のトランジスタと、 一端が前記第４のトランジスタの入力端に接続され、他
端が接地されたコンデンサと、 前記コンデンサと並列に接続され、前記コンパレータの
出力がＨレベルのとき前記コンデンサの電荷の一部を引
き抜く第５のトランジスタと、 前記入力信号の入力端と前記コンデンサの間に接続さ
れ、前記第１及び第２群のトランジスタからのスイッチ
ング信号によって前記コンデンサの充放電を制御する双
方向性のスイッチング素子と、を具備することを特徴と
するデジタイザ。 - 【請求項３】 濃度差を有するバーコードの情報を読み
取り、読み取り信号を波形成形により２値化して、コー
ド識別のための信号を生成する光電センサであって、 前記バーコードに光ビームを照射する投光素子と、 前記バーコードの反射光を光電変換する受光素子と、 前記受光素子の信号を増幅するアンプと、 前記アンプの信号を波形整形する請求項１又は２記載の
デジタイザと、を具備することを特徴とする光電セン
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6246984A JPH0888543A (ja) | 1994-09-14 | 1994-09-14 | デジタイザ及びこれを用いた光電センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6246984A JPH0888543A (ja) | 1994-09-14 | 1994-09-14 | デジタイザ及びこれを用いた光電センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888543A true JPH0888543A (ja) | 1996-04-02 |
Family
ID=17156643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6246984A Pending JPH0888543A (ja) | 1994-09-14 | 1994-09-14 | デジタイザ及びこれを用いた光電センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888543A (ja) |
-
1994
- 1994-09-14 JP JP6246984A patent/JPH0888543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408081A (en) | Digital circuit for a laser scanner using a first derivative signal and a comparison signal | |
| US5144117A (en) | Illumination type optical recorded information reading device | |
| US4870367A (en) | Signal amplifier circuit | |
| US4801788A (en) | Bar code scanner for a video signal which has a shading waveform | |
| US4870262A (en) | Signal processing apparatus and binary encoder circuit for the same | |
| JPH0888543A (ja) | デジタイザ及びこれを用いた光電センサ | |
| JPH0418248Y2 (ja) | ||
| US5600118A (en) | Binarizing circuit and bar-code reader using such | |
| JPH0225168A (ja) | 撮像信号処理装置 | |
| JP2716298B2 (ja) | バーコード信号２値化装置 | |
| JP2804678B2 (ja) | 光検出装置 | |
| JP3548874B2 (ja) | 無調整型バーコード読み取り回路 | |
| JPS6349774Y2 (ja) | ||
| JP2794902B2 (ja) | ２値化回路 | |
| JPH0731623Y2 (ja) | 原稿読取信号の２値化回路 | |
| JP2513123B2 (ja) | 光受信器 | |
| JPS5856574A (ja) | 信号２値化回路 | |
| JPH0521162Y2 (ja) | ||
| JPH0192888A (ja) | バーコード検出装置 | |
| JPH0951240A (ja) | 増幅回路およびそれを用いたバーコード読取装置 | |
| JP2745945B2 (ja) | バーコード検出装置 | |
| JPH03143012A (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JPH02247787A (ja) | 光検出回路 | |
| JPS6365586A (ja) | 光学読取装置 | |
| JPS62179081A (ja) | ２値化回路 |