JPH089191A - フィールド判別回路 - Google Patents
フィールド判別回路Info
- Publication number
- JPH089191A JPH089191A JP14057294A JP14057294A JPH089191A JP H089191 A JPH089191 A JP H089191A JP 14057294 A JP14057294 A JP 14057294A JP 14057294 A JP14057294 A JP 14057294A JP H089191 A JPH089191 A JP H089191A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- horizontal
- composite
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 230000001360 synchronised effect Effects 0.000 claims abstract description 3
- 230000000630 rising effect Effects 0.000 abstract description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 実装面積を抑え、かつ温度変化に対して安定
なフィールド判別回路を提供する。 【構成】 パルス発生器１０は、複合同期信号Ａから水
平同期パルスＢと水平同期パルスＢに同期し、０．５Ｈ
周期のクロックパルスＣを出力する。インバータ１１
は、複合同期信号Ａを反転させる。アンドゲート１２
は、垂直同期信号Ａ2を検出する。ラッチ回路１３は、
該垂直同期信号Ａ2の検出状態を保持するパルスＦを出
力する。カウンタ１４は、前記パルスＦが出力されると
クロックパルスＣの計数を開始し、５つ計数するとパル
スＧを発生する。Ｄ−ＦＦ１５は、パルスＧの立ち上が
り時刻に複合同期信号Ａのレベルを検出する。
なフィールド判別回路を提供する。 【構成】 パルス発生器１０は、複合同期信号Ａから水
平同期パルスＢと水平同期パルスＢに同期し、０．５Ｈ
周期のクロックパルスＣを出力する。インバータ１１
は、複合同期信号Ａを反転させる。アンドゲート１２
は、垂直同期信号Ａ2を検出する。ラッチ回路１３は、
該垂直同期信号Ａ2の検出状態を保持するパルスＦを出
力する。カウンタ１４は、前記パルスＦが出力されると
クロックパルスＣの計数を開始し、５つ計数するとパル
スＧを発生する。Ｄ−ＦＦ１５は、パルスＧの立ち上が
り時刻に複合同期信号Ａのレベルを検出する。
Description
【０００１】
【産業上の利用分野】本発明は、インターレースされた
テレビ映像信号のフィールド判別に用いて好適なフィー
ルド判別回路に関する。
テレビ映像信号のフィールド判別に用いて好適なフィー
ルド判別回路に関する。
【０００２】
【従来の技術】図４は、液晶小型テレビの外観図であ
る。この液晶小型テレビ１は、５インチ前後の液晶表示
部１ａと外枠１ｂ、また液晶表示部１ａを駆動する回路
が装着されたプリント配線板１ｃによって構成されてい
る。このプリント配線板１ｃは、液晶表示部１ａの裏側
にこの液晶表示部１ａと対向して設けられている。図示
するように液晶表示部１ａが非常に小型なため、上記プ
リント配線板１ｃの外形サイズおよび高さ方向の寸法は
厳しく制限される。また、プリント配線板１ｃには、チ
ューナー回路、音声回路、映像信号を構成する輝度信号
処理回路および色信号処理回路、液晶表示回路等、多数
の回路が実装される。
る。この液晶小型テレビ１は、５インチ前後の液晶表示
部１ａと外枠１ｂ、また液晶表示部１ａを駆動する回路
が装着されたプリント配線板１ｃによって構成されてい
る。このプリント配線板１ｃは、液晶表示部１ａの裏側
にこの液晶表示部１ａと対向して設けられている。図示
するように液晶表示部１ａが非常に小型なため、上記プ
リント配線板１ｃの外形サイズおよび高さ方向の寸法は
厳しく制限される。また、プリント配線板１ｃには、チ
ューナー回路、音声回路、映像信号を構成する輝度信号
処理回路および色信号処理回路、液晶表示回路等、多数
の回路が実装される。
【０００３】ところで、上記液晶小型テレビに表示する
画像は、テレビ映像信号によって構成されている。周知
のように、ＮＴＳＣ（National Television System Com
mittee）方式あるいはＰＡＬ（Phase Alternation by L
ine）方式等のテレビ映像信号は、画像の撮像時に飛び
越し走査を行っているため、第１フィールドと第２フィ
ールドによって１枚の画像を構成する。そして、この第
１フィールドと第２フィールドを判別する回路にフィー
ルド判別回路があり、液晶小型テレビにおいては、上述
する事情からフィールド判別回路についても可能な限り
構成部品を小型化して、プリント配線板１ｃ上の実装面
積をせまく抑える必要がある。
画像は、テレビ映像信号によって構成されている。周知
のように、ＮＴＳＣ（National Television System Com
mittee）方式あるいはＰＡＬ（Phase Alternation by L
ine）方式等のテレビ映像信号は、画像の撮像時に飛び
越し走査を行っているため、第１フィールドと第２フィ
ールドによって１枚の画像を構成する。そして、この第
１フィールドと第２フィールドを判別する回路にフィー
ルド判別回路があり、液晶小型テレビにおいては、上述
する事情からフィールド判別回路についても可能な限り
構成部品を小型化して、プリント配線板１ｃ上の実装面
積をせまく抑える必要がある。
【０００４】
【発明が解決しようとする課題】しかし、従来、このフ
ィールド判別回路は、ディスクリート部品を多用したア
ナログ積分回路と市販されているフィールド判別専用Ｉ
Ｃを組み合わせて構成されていた。このため、フィール
ド判別回路の実装面積を抑えることに限界があり、かつ
アナログ積分回路を使用しているため回路の特性が温度
の影響を受け易いという問題があった。
ィールド判別回路は、ディスクリート部品を多用したア
ナログ積分回路と市販されているフィールド判別専用Ｉ
Ｃを組み合わせて構成されていた。このため、フィール
ド判別回路の実装面積を抑えることに限界があり、かつ
アナログ積分回路を使用しているため回路の特性が温度
の影響を受け易いという問題があった。
【０００５】本発明は上述する問題点に鑑みてなされた
もので、フィールド判別回路の実装面積を抑えることが
可能で、かつ温度変化に対して安定な動作をするフィー
ルド判別回路の提供を目的とする。
もので、フィールド判別回路の実装面積を抑えることが
可能で、かつ温度変化に対して安定な動作をするフィー
ルド判別回路の提供を目的とする。
【０００６】
【課題を解決するための手段】請求項１記載のフィール
ド判別回路は、上記問題を解決するために、テレビ放送
用複合映像信号の垂直同期信号期間に含まれる最初の等
価パルスの直前の水平同期パルスより、６．５水平走査
期間後から７．０水平走査期間後までの間の複合同期信
号のレベルによってフィールドを判別することを特徴と
する。
ド判別回路は、上記問題を解決するために、テレビ放送
用複合映像信号の垂直同期信号期間に含まれる最初の等
価パルスの直前の水平同期パルスより、６．５水平走査
期間後から７．０水平走査期間後までの間の複合同期信
号のレベルによってフィールドを判別することを特徴と
する。
【０００７】請求項２記載のフィールド判別回路は、上
記問題を解決するために、テレビ映像信号から得られる
複合同期信号が入力され、前記複合同期信号から水平同
期パルスを形成して出力すると共に、該水平同期パルス
に同期し、かつ、該水平同期パルスより高い周波数のパ
ルス信号を出力するパルス発生回路と、前記複合同期信
号に含まれる垂直同期信号の発生タイミング以後最初に
前記水平同期パルスが発生する時点を検出する検出手段
と、該検出手段が検出信号を出力した時点以降前記水平
同期パルスより高い周波数の前記パルス信号を計数し、
その計数値が一定値に達した時点で信号を出力する計数
手段と、該計数手段から信号が出力された時点で前記複
合同期信号のレベルをチェックし、そのチェック結果に
基づいてフィールド判別信号を出力するフィールド判別
手段とを具備してなるものである。
記問題を解決するために、テレビ映像信号から得られる
複合同期信号が入力され、前記複合同期信号から水平同
期パルスを形成して出力すると共に、該水平同期パルス
に同期し、かつ、該水平同期パルスより高い周波数のパ
ルス信号を出力するパルス発生回路と、前記複合同期信
号に含まれる垂直同期信号の発生タイミング以後最初に
前記水平同期パルスが発生する時点を検出する検出手段
と、該検出手段が検出信号を出力した時点以降前記水平
同期パルスより高い周波数の前記パルス信号を計数し、
その計数値が一定値に達した時点で信号を出力する計数
手段と、該計数手段から信号が出力された時点で前記複
合同期信号のレベルをチェックし、そのチェック結果に
基づいてフィールド判別信号を出力するフィールド判別
手段とを具備してなるものである。
【０００８】請求項３記載の発明は、上記問題を解決す
るために、請求項２記載のフィールド判別回路におい
て、前記検出手段が、前記複合同期信号を反転させるイ
ンバータと、該インバータの出力信号と前記水平同期パ
ルスとの論理積信号を出力するアンドゲートと、該論理
積信号を入力として前記複合同期信号に含まれる垂直同
期信号の発生タイミング以後最初に前記水平同期パルス
が発生する時点を検出するラッチ回路とを具備してなる
ことを特徴とする。
るために、請求項２記載のフィールド判別回路におい
て、前記検出手段が、前記複合同期信号を反転させるイ
ンバータと、該インバータの出力信号と前記水平同期パ
ルスとの論理積信号を出力するアンドゲートと、該論理
積信号を入力として前記複合同期信号に含まれる垂直同
期信号の発生タイミング以後最初に前記水平同期パルス
が発生する時点を検出するラッチ回路とを具備してなる
ことを特徴とする。
【０００９】
【作用】テレビ映像信号に含まれる垂直同期信号と水平
同期信号は、第１フィールドと第２フィールドで位相が
異なっている。請求項１ないし３記載のフィールド判別
回路は、この位相差を利用してフィールド検出を行う。
すなわち、上記検出手段は、垂直同期信号の発生タイミ
ング以後、最初に水平同期パルスが発生する時点を検出
する。上述した位相差があるため、この検出手段による
検出結果が第１、第２フィールドで異なってくる。この
結果、上記検出手段から検出信号が出力された後、一定
時間経過して上記計数手段から信号が出力される時点に
おける複合同期信号のレベルが第１、第２フィールドで
異なったレベルとなり、フィールド検出が可能となる。
同期信号は、第１フィールドと第２フィールドで位相が
異なっている。請求項１ないし３記載のフィールド判別
回路は、この位相差を利用してフィールド検出を行う。
すなわち、上記検出手段は、垂直同期信号の発生タイミ
ング以後、最初に水平同期パルスが発生する時点を検出
する。上述した位相差があるため、この検出手段による
検出結果が第１、第２フィールドで異なってくる。この
結果、上記検出手段から検出信号が出力された後、一定
時間経過して上記計数手段から信号が出力される時点に
おける複合同期信号のレベルが第１、第２フィールドで
異なったレベルとなり、フィールド検出が可能となる。
【００１０】
【実施例】図１から図３を参照して、本発明によるフィ
ールド判別回路をＮＴＳＣ方式に準拠したテレビ映像信
号について応用した場合について説明する。なお、図１
は本実施例によるフィールド判別回路の回路図、図２は
第１フィールドの検出動作を示すタイミングチャート、
図３は第２フィールドの検出動作を示すタイミングチャ
ートである。
ールド判別回路をＮＴＳＣ方式に準拠したテレビ映像信
号について応用した場合について説明する。なお、図１
は本実施例によるフィールド判別回路の回路図、図２は
第１フィールドの検出動作を示すタイミングチャート、
図３は第２フィールドの検出動作を示すタイミングチャ
ートである。
【００１１】図１において、符号ａはテレビ映像信号か
ら分離された負極性の複合同期信号Ａが印加される端子
である。図２に示す複合同期信号Ａは、第１フィールド
の垂直ブランキング期間の近傍の波形を表しており、図
３に示す複合同期信号Ａは、第２フィールドの垂直ブラ
ンキング期間の近傍の波形を表している。これらの図に
示すように、複合同期信号Ａは、１水平期間（以下、１
Ｈと略記する）毎に並ぶ水平同期信号Ａ1と３Ｈに相当
するパルス幅の垂直同期信号Ａ2によって構成されてい
る。垂直同期信号Ａ2には、０．５Ｈ間隔にセレーショ
ンＡ3が挿入されており、垂直同期信号Ａ2の前後には、
０．５Ｈ間隔で等価パルスＡ4が挿入されている。
ら分離された負極性の複合同期信号Ａが印加される端子
である。図２に示す複合同期信号Ａは、第１フィールド
の垂直ブランキング期間の近傍の波形を表しており、図
３に示す複合同期信号Ａは、第２フィールドの垂直ブラ
ンキング期間の近傍の波形を表している。これらの図に
示すように、複合同期信号Ａは、１水平期間（以下、１
Ｈと略記する）毎に並ぶ水平同期信号Ａ1と３Ｈに相当
するパルス幅の垂直同期信号Ａ2によって構成されてい
る。垂直同期信号Ａ2には、０．５Ｈ間隔にセレーショ
ンＡ3が挿入されており、垂直同期信号Ａ2の前後には、
０．５Ｈ間隔で等価パルスＡ4が挿入されている。
【００１２】パルス発生器１０は、端子ａに入力された
複合同期信号Ａから水平同期信号成分のみを検出し、複
合同期信号Ａの水平同期信号Ａ1の立ち下がり時刻ｔ6に
対して０．７５Ｈ後に立ち上がる１Ｈ間隔の水平同期パ
ルスＢと、この水平同期パルスＢに同期し、かつ周期が
０．５ＨのクロックパルスＣを出力する。
複合同期信号Ａから水平同期信号成分のみを検出し、複
合同期信号Ａの水平同期信号Ａ1の立ち下がり時刻ｔ6に
対して０．７５Ｈ後に立ち上がる１Ｈ間隔の水平同期パ
ルスＢと、この水平同期パルスＢに同期し、かつ周期が
０．５ＨのクロックパルスＣを出力する。
【００１３】ここで、第１フィールドにおける水平同期
パルスＢの立ち上がりに対する垂直同期信号Ａ2の立ち
下がりからの遅れ時間Ｔ1は０．７５Ｈとなり、一方、
第２フィールドにおける水平同期パルスＢの立ち上がり
に対する垂直同期信号Ａ2の立ち下がりからの遅れ時間
Ｔ2は０．２５Ｈとなる。
パルスＢの立ち上がりに対する垂直同期信号Ａ2の立ち
下がりからの遅れ時間Ｔ1は０．７５Ｈとなり、一方、
第２フィールドにおける水平同期パルスＢの立ち上がり
に対する垂直同期信号Ａ2の立ち下がりからの遅れ時間
Ｔ2は０．２５Ｈとなる。
【００１４】インバータ１１は、複合同期信号Ａを反転
して正極性の複合同期信号Ｄを出力する。アンドゲート
１２は、この正極性の複合同期信号Ｄと水平同期パルス
Ｂのアンドをとることによってパルス信号Ｅ（図２、図
３参照）を形成し、出力する。ラッチ回路１３は、パル
ス信号Ｅの立ち上がり時点で端子Ｄの信号”Ｈ”を読み
込み、信号Ｆ（図２、図３参照）として出力する。そし
て、次に説明するカウンタ１４の出力するリセットパル
ス（図示略）により時刻ｔ5においてリセットされる。
して正極性の複合同期信号Ｄを出力する。アンドゲート
１２は、この正極性の複合同期信号Ｄと水平同期パルス
Ｂのアンドをとることによってパルス信号Ｅ（図２、図
３参照）を形成し、出力する。ラッチ回路１３は、パル
ス信号Ｅの立ち上がり時点で端子Ｄの信号”Ｈ”を読み
込み、信号Ｆ（図２、図３参照）として出力する。そし
て、次に説明するカウンタ１４の出力するリセットパル
ス（図示略）により時刻ｔ5においてリセットされる。
【００１５】カウンタ１４は、この信号Ｆとクロックパ
ルスＣを入力とし、信号Ｆが時刻ｔ1で立ち上がるとク
ロックパルスＣのカウントを開始する。そして、クロッ
クパルスＣを５つカウントすると、クロックパルスＣの
半周期分に相当するパルス幅のパルス信号Ｇを出力し、
次いでリセットされる。Ｄ−ＦＦ（ディレイ・フリップ
フロップ）１５は、上記パルス信号Ｇの立ち上がりタイ
ミングにおいて端子Ｄの複合同期信号Ａを読み込み、フ
ィールド検出信号ＦＤ（図２、図３参照）として出力す
る。
ルスＣを入力とし、信号Ｆが時刻ｔ1で立ち上がるとク
ロックパルスＣのカウントを開始する。そして、クロッ
クパルスＣを５つカウントすると、クロックパルスＣの
半周期分に相当するパルス幅のパルス信号Ｇを出力し、
次いでリセットされる。Ｄ−ＦＦ（ディレイ・フリップ
フロップ）１５は、上記パルス信号Ｇの立ち上がりタイ
ミングにおいて端子Ｄの複合同期信号Ａを読み込み、フ
ィールド検出信号ＦＤ（図２、図３参照）として出力す
る。
【００１６】以上の構成において、第１フィールドで
は、図２に示すように、垂直同期信号Ａ2の立ち下がり
時刻ｔ0より時間Ｔ1（０．７５Ｈ）遅れて信号Ｆが立ち
上がり、一方、第２フィールドでは、図３に示すよう
に、垂直同期信号Ａ2の立ち下がり時刻ｔ0より時間Ｔ2
（０．２５Ｈ）遅れて信号Ｆが立ち上がる。この結果、
第１フィールドでは、パルス信号Ｇが立ち上がった時点
で複合同期信号Ａが”Ｈ”レベルにあり、第２フィール
ドでは、パルス信号Ｇが立ち上がった時点で複合同期信
号Ａが”Ｌ”レベルにある。したがって、フィールド検
出信号ＦＤは、第１フィールドにおいて”Ｈ”、第２フ
ィールドにおいて”Ｌ”となり、フィールド検出が可能
となる。
は、図２に示すように、垂直同期信号Ａ2の立ち下がり
時刻ｔ0より時間Ｔ1（０．７５Ｈ）遅れて信号Ｆが立ち
上がり、一方、第２フィールドでは、図３に示すよう
に、垂直同期信号Ａ2の立ち下がり時刻ｔ0より時間Ｔ2
（０．２５Ｈ）遅れて信号Ｆが立ち上がる。この結果、
第１フィールドでは、パルス信号Ｇが立ち上がった時点
で複合同期信号Ａが”Ｈ”レベルにあり、第２フィール
ドでは、パルス信号Ｇが立ち上がった時点で複合同期信
号Ａが”Ｌ”レベルにある。したがって、フィールド検
出信号ＦＤは、第１フィールドにおいて”Ｈ”、第２フ
ィールドにおいて”Ｌ”となり、フィールド検出が可能
となる。
【００１７】上記構成のフィールド判別回路によれば、
抵抗あるいはコンデンサ等のディスクリート部品を使用
せずにデジタル回路のみでフィールド判別回路を構成す
ることができる。このことによって、以下のような効果
が得られる。 （１）１つのＡＳＩＣ（特定用途向け集積回路）として
回路を構成することができるので部品点数を減らし、プ
リント配線板上の実装面積を抑えることが可能であると
共に、低消費電力化が可能である。 （２）周囲温度の変化に対して回路動作が安定になる。 （３）回路動作が電源電圧の影響を受けにくい。
抵抗あるいはコンデンサ等のディスクリート部品を使用
せずにデジタル回路のみでフィールド判別回路を構成す
ることができる。このことによって、以下のような効果
が得られる。 （１）１つのＡＳＩＣ（特定用途向け集積回路）として
回路を構成することができるので部品点数を減らし、プ
リント配線板上の実装面積を抑えることが可能であると
共に、低消費電力化が可能である。 （２）周囲温度の変化に対して回路動作が安定になる。 （３）回路動作が電源電圧の影響を受けにくい。
【００１８】なお、上記フィールド判別回路の構成で
は、クロックパルスの周期を０．５Ｈとしたが、このク
ロックパルスの周期は、０．５Ｈ以下であれば他の周期
でも良い。ただし、この場合、クロックパルスの周期の
変更によりパルス信号Ｇを出力する計数値を変更する必
要がある。
は、クロックパルスの周期を０．５Ｈとしたが、このク
ロックパルスの周期は、０．５Ｈ以下であれば他の周期
でも良い。ただし、この場合、クロックパルスの周期の
変更によりパルス信号Ｇを出力する計数値を変更する必
要がある。
【００１９】また、本発明によるフィールド判別回路
は、ＰＡＬ方式のテレビ映像信号に応用することも可能
である。ただし、この場合、カウンタ１４の計数値の変
更が必要となる。
は、ＰＡＬ方式のテレビ映像信号に応用することも可能
である。ただし、この場合、カウンタ１４の計数値の変
更が必要となる。
【００２０】
【発明の効果】本発明に係わるフィールド判別回路は、
デジタル回路で構成されるためにプリント配線板上の実
装面積を抑え、これによって液晶小型テレビの小型化を
実現することができる。また、低消費電力化が可能であ
ると共に周囲温度あるいは電源電圧の変動に対して安定
な動作が得られるため、液晶小型テレビの動作性能を向
上することが可能である。
デジタル回路で構成されるためにプリント配線板上の実
装面積を抑え、これによって液晶小型テレビの小型化を
実現することができる。また、低消費電力化が可能であ
ると共に周囲温度あるいは電源電圧の変動に対して安定
な動作が得られるため、液晶小型テレビの動作性能を向
上することが可能である。
【図１】本発明によるフィールド判別回路の回路図であ
る。
る。
【図２】本発明によるフィールド判別回路の第１フィー
ルドの検出動作を説明するタイミングチャートである。
ルドの検出動作を説明するタイミングチャートである。
【図３】本発明によるフィールド判別回路の第１フィー
ルドの検出動作を説明するタイミングチャートである。
ルドの検出動作を説明するタイミングチャートである。
【図４】液晶小型テレビの外観の一例を示す図である。
１０ パルス発生器 １１ インバータ １２ アンドゲート １３ ラッチ回路 １４ カウンタ １５ Ｄ−ＦＦ
Claims (3)
- 【請求項１】 テレビ放送用複合映像信号の垂直同期信
号期間に含まれる最初の等価パルスの直前の水平同期パ
ルスより、６．５水平走査期間後から７．０水平走査期
間後までの間の複合同期信号のレベルによってフィール
ドを判別する、 ことを特徴とするフィールド判別回路。 - 【請求項２】 テレビ映像信号から得られる複合同期信
号が入力され、前記複合同期信号から水平同期パルスを
形成して出力すると共に、該水平同期パルスに同期し、
かつ、該水平同期パルスより高い周波数のパルス信号を
出力するパルス発生回路と、 前記複合同期信号に含まれる垂直同期信号の発生タイミ
ング以後最初に前記水平同期パルスが発生する時点を検
出する検出手段と、 該検出手段が検出信号を出力した時点以降前記水平同期
パルスより高い周波数の前記パルス信号を計数し、その
計数値が一定値に達した時点で信号を出力する計数手段
と、 該計数手段から信号が出力された時点で前記複合同期信
号のレベルをチェックし、そのチェック結果に基づいて
フィールド判別信号を出力するフィールド判別手段と、 を具備してなるフィールド判別回路。 - 【請求項３】 前記検出手段が、前記複合同期信号を反
転させるインバータと、該インバータの出力信号と前記
水平同期パルスとの論理積信号を出力するアンドゲート
と、該論理積信号を入力として前記複合同期信号に含ま
れる垂直同期信号の発生タイミング以後最初に前記水平
同期パルスが発生する時点を検出するラッチ回路と、 を具備してなることを特徴とする請求項２記載のフィー
ルド判別回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14057294A JP3322992B2 (ja) | 1994-06-22 | 1994-06-22 | フィールド判別回路 |
| KR1019950015975A KR0180617B1 (ko) | 1994-06-22 | 1995-06-16 | 필드판별회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14057294A JP3322992B2 (ja) | 1994-06-22 | 1994-06-22 | フィールド判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH089191A true JPH089191A (ja) | 1996-01-12 |
| JP3322992B2 JP3322992B2 (ja) | 2002-09-09 |
Family
ID=15271810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14057294A Expired - Fee Related JP3322992B2 (ja) | 1994-06-22 | 1994-06-22 | フィールド判別回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3322992B2 (ja) |
| KR (1) | KR0180617B1 (ja) |
-
1994
- 1994-06-22 JP JP14057294A patent/JP3322992B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-16 KR KR1019950015975A patent/KR0180617B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0180617B1 (ko) | 1999-05-01 |
| JP3322992B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252228B2 (ja) | フィールド形式表示信号発生装置 | |
| KR100825195B1 (ko) | 수평 수직 동기 신호 생성 회로 | |
| JP3322992B2 (ja) | フィールド判別回路 | |
| JP3684264B2 (ja) | ディジタル映像信号処理用の映像制御信号発生装置 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| JP2530387B2 (ja) | シンクロナイザ | |
| KR19990006211A (ko) | 동기 신호 검출 회로 및 방법 | |
| KR920010030B1 (ko) | 동기신호의 주파수에 대응하는 펄스폭을 가지는 클램프펄스 발생회로 | |
| KR900006305Y1 (ko) | 영상신호의 수평 수직동기신호 및 필드검출회로. | |
| KR0175969B1 (ko) | 수평동기 펄스 분리회로 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| KR100218271B1 (ko) | 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 | |
| KR100429999B1 (ko) | 텔레비젼수상기의 글리치 제거회로 | |
| JPH1169263A (ja) | 垂直ブランキング生成回路 | |
| JP2743041B2 (ja) | 画像表示装置 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JPH09294272A (ja) | 情報信号処理回路 | |
| JPH04259176A (ja) | アクティブマトリクスｌｃｄセルの駆動方式 | |
| JPH04290383A (ja) | 同期信号検出回路 | |
| JPS62110367A (ja) | テレビジヨン信号のフイ−ルド判定回路 | |
| JPH06165032A (ja) | 映像信号切り替え装置 | |
| JPH08149329A (ja) | ビデオ信号検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| LAPS | Cancellation because of no payment of annual fees |