JPH09294272A - 情報信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＣＨがずれた場合でも、カラーフレームの
開始タイミング（第１フィールド）を容易に、かつ確実
に検出できるようにする。 【解決手段】 第１フィールドを検出するために使用さ
れる検出パルスＣ１を発生するカウンタ１１と、検出パ
ルスＣ１に基づいてバースト信号ＢＰの位相０度を検出
するＤＦＦ回路１２と、ＤＦＦ回路１２の出力Ｓｃ１か
らＳＣＨのずれを検出するタイミングずれ検出回路１３
を有する第１の検出回路１と、第３フィールドを検出す
るために使用される検出パルスＣ２を発生するカウンタ
２１と、検出パルスＣ２に基づいてバースト信号ＢＰの
位相１８０度を検出するＤＦＦ回路２２と、ＤＦＦ回路
２２の出力Ｓｃ１からＳＣＨのずれを検出するタイミン
グずれ検出回路２３を有する第２の検出回路２と、第１
及び第２の検出回路１及び２での検出結果に応じて各カ
ウンタの初期値をサイクリックに更新出力する計数発生
回路３とを設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報信号処理回路
に関し、特にカラー映像信号からカラーフレームを検出
する場合に好適な情報信号処理回路に関する。

【０００２】

【従来の技術】一般に、ＮＴＳＣ方式での複合同期信号
は、２フィールド毎の繰り返しとなっているが、更に色
副搬送波の位相との関係を考えると、４フィールドで１
周期となる。これをいわゆる４フィールドシーケンスと
称し、水平同期信号（ＨＤ）と色搬送波との関係をＳＣ
Ｈ（Sub Carrier to Horizontal ）という。

【０００３】具体的には、例えば第１フィールドは、そ
の垂直帰線期間における１Ｈ（１水平走査期間）の信号
波形が、水平同期信号と基準レベル及びペデスタルレベ
ルを含む波形となっており、その開始時点から３水平走
査期間（３Ｈ）にかけてが等化パルスの前期間、４Ｈの
開始時点からから６Ｈの終了時点までが垂直同期パルス
期間、７Ｈの開始時点から９Ｈの終了時点までの等化パ
ルスの後期間とされている。そして、垂直帰線期間にお
ける１０Ｈからカラーバースト信号が重畳され、２１Ｈ
から実際の映像信号が重畳された信号となっている。

【０００４】また、第１フィールドと第３フィールドに
おける各カラーバースト信号の位相は互いに逆相の関係
となっている。なお、ＰＡＬ方式の映像信号は、垂直帰
線期間における６Ｈからカラーバースト信号が付加され
た信号波形とされ、第１フィールドと第５フィールドに
おける各カラーバースト信号の位相が互いに逆相となっ
ている。

【０００５】従って、ＮＴＳＣ方式の映像信号において
は第１フィールドと第３フィールド、ＰＡＬ方式の映像
信号においては第１フィールドと第５フィールドが判別
できれば第１フィールドの検出、即ちカラーフレームの
検出が容易に行えることとなる。

【０００６】つまり、ＮＴＳＣ方式では第１及び第３フ
ィールドの１０ライン目（１０Ｈ）のバースト信号の位
相が０度か１８０度かを調べればよく、ＰＡＬ方式では
第１及び第５フィールドの６ライン目（６Ｈ）のバース
ト信号の位相が０度か１８０度かを調べればよい。

【０００７】ここで、バースト信号の位相を検出する場
合について説明する。まず、アナログコンポジット映像
信号に重畳されているバースト信号をコンパレータを使
用してパルス状に切り出す。この場合、コンパレータの
基準レベルをペデスタルレベルに設定すれば、図４に示
すように、コンパレータによって切り出したパルス信号
のＤＵＴＹ比を５０％にすることができる。以下の説明
では、コンパレータにて切り出したパルス信号を便宜的
にバーストパルス信号と記す。

【０００８】そして、バースト信号の位相を検出する場
合は、例えば第１フィールドの１０ライン（１０Ｈ）目
におけるバーストパルス信号ＢＰ１の最初のパルスが到
来する時間において立ち上がる検出パルスＣによってバ
ーストパルス信号ＢＰ１のレベルを検出することにより
実現することができる。なお、図４において、ＢＰ３
（又はＢＰ５）はＮＴＳＣ方式の第３フィールド（又は
ＰＡＬ方式における第５フィールド）におけるバースト
パルス信号を示す。

【０００９】上記バーストパルス信号ＢＰからバースト
信号の位相を検出する回路としては、例えば図５に示す
ように、カウンタ１０１とＤ−フリップフロップ回路１
０２にて構成された回路を用いることができる。

【００１０】カウンタ１０１は、そのイネーブル端子
に、ＮＴＳＣ方式においては第１フィールド及び第３フ
ィールド、ＰＡＬ方式においては第１フィールド及び第
５フィールドにおける各１Ｈの水平同期信号ＳＹＮＣの
みが供給されるように配線接続され、クロック端子に例
えば２７ＭＨｚのクロックＰｃが入力されるように配線
接続されている。そして、上記水平同期信号ＳＹＮＣの
イネーブル端子への入力に基づいてクロック端子に入力
されるクロックＰｃを計数し、所定計数値Ａとなった段
階、即ち第１フィールドの１０ライン（１０Ｈ）目にお
けるバーストパルス信号ＢＰの最初のパルスが到来する
時間に相当する計数値となった段階でキャリー信号Ｃを
Ｄ−フリップフロップ回路１０２に出力すると同時に、
計数値を例えば０リセットするように構成されている。

【００１１】Ｄ−フリップフロップ回路１０２は、デー
タ入力端子Ｄにバーストパルス信号ＢＰが入力され、ク
ロック端子にカウンタ１０１からのキャリー信号Ｃが入
力されるように配線接続されている。

【００１２】この回路の動作を簡単に説明すると、ま
ず、カウンタ１０１において、１Ｈの水平同期信号ＳＹ
ＮＣのイネーブル端子への入力に基づいて、クロックＰ
ｃの計数が開始される。そして、計数値が所定計数値Ａ
となった段階でキャリー信号Ｃが出力され、該キャリー
信号ＣがＤ−フリップフロップ回路１０２のクロック端
子に入力される。

【００１３】そして、Ｄ−フリップフロップ回路１０２
のＱ端子からは、クロック端子へのキャリー信号Ｃの入
力時（立ち上がり時）におけるバーストパルス信号ＢＰ
のレベルが検出信号Ｓｃとしてそのまま出力されること
になる。この場合、キャリー信号Ｃの出力タイミングが
第１フィールドにおける１０Ｈのバーストパルス信号Ｂ
Ｐの最初のパルス出力期間に合わせてあるため、Ｄ−フ
リップフロップ回路１０２のＱ端子から出力される検出
信号Ｓｃの信号波形は、第１フィールドにおいては、そ
のキャリー信号Ｃの出力タイミングと同期して立ち上が
り、ＮＴＳＣの第３フィールド（又はＰＡＬの第５フィ
ールド）においては、そのキャリー信号Ｃの出力タイミ
ングと同期して立ち下がる波形となる。

【００１４】この検出信号Ｓｃの立ち上がりは、バース
ト信号ＢＰの位相０度を検出したことと等価であり、検
出信号Ｓｃの立ち下がりは、バースト信号ＢＰの位相１
８０度を検出したことと等価であるため、上記検出信号
Ｓｃの立ち上がりによって、４フィールドシーケンスの
カラーフレーム（第１フィールド）が検出されたことと
なる。

【００１５】

【発明が解決しようとする課題】ところで、カラーバー
スト信号をパルス状に切り出すコンパレータは、信号の
ノイズに影響されないように、コンパレータの基準レベ
ルにヒステリシスをもたせ、ノイズの影響を受けないよ
うにしている。

【００１６】このヒステリシスをもたせたコンパレータ
にてバースト信号をパルス状に切り出した場合、図６に
示すように、その切り出された後のバーストパルス信号
ＢＰのＤＵＴＹ比は５０％にならず、例えば高レベル期
間／低レベル期間＝１／３とされ、低レベル期間が高レ
ベル期間よりも長くなる。

【００１７】ＤＵＴＹ比が５０％でないバーストパルス
信号ＢＰをＤ−フリップフロップ回路１０２のデータ入
力端子Ｄに入力させ、カウンタ１０１からのキャリー信
号Ｃによってバースト信号の位相を検出する場合、以下
のような不都合が生じるおそれがある。

【００１８】即ち、水平同期信号と色搬送波との関係
（ＳＣＨ）がずれた場合、あるいは最初からずれていた
場合、図５の回路で、第１フィールドにおける１Ｈの水
平同期信号ＳＹＮＣから一定期間後にバースト信号の位
相を検出しようとすると、図６Ａに示すように、例えば
第１フィールドのバーストパルス信号ＢＰ１の低レベル
期間にキャリー信号Ｃが立ち上がり、ＮＴＳＣの第３フ
ィールド（又はＰＡＬの第５フィールド）のバーストパ
ルス信号ＢＰ３（又はＢＰ５）の高レベル期間にキャリ
ー信号Ｃが立ち上がることとなって、バースト信号の位
相検出が逆になってしまい、ＮＴＳＣの第３フィールド
（又はＰＡＬの第５フィールド）を第１フィールドとし
て認識してしまうという問題がある。

【００１９】特に、図６Ｂに示すように、第１フィール
ドのバーストパルス信号ＢＰ１が低レベル期間で、か
つ、ＮＴＳＣの第３フィールド（又はＰＡＬの第５フィ
ールド）のバーストパルス信号ＢＰ３（又はＢＰ５）が
低レベル期間である期間、即ち、図６Ｂにおいてｂで示
す期間に、キャリー信号Ｃが立ち上がった場合、バース
ト信号の位相が０度であるのか１８０度であるのかを判
別することが不可能となり、カラーフレームの検出がで
きなくなるという問題がある。

【００２０】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、簡単な回路構成で、基
準信号の位置がずれた場合でも、情報信号の開始タイミ
ング（上記例では第１フィールド）を容易に、かつ確実
に検出することができる情報信号処理回路を提供するこ
とにある。

【００２１】

【課題を解決するための手段】本発明に係る情報信号処
理回路は、情報信号に予め設定された所定のタイミング
関係をもって重畳された基準信号の交番属性を検出して
情報信号の開始タイミングを検出する情報信号処理回路
において、上記所定のタイミング関係に従って検出パル
スを発生する検出パルス発生回路と、上記検出パルスに
よる上記基準信号の検出結果に基づいて上記所定のタイ
ミング関係のずれを検出するタイミングずれ検出回路
と、上記タイミングずれ検出回路からの検出結果に基づ
いて上記検出パルスの発生時期を調整するパルス発生調
整回路を設けて構成する。

【００２２】これにより、まず、検出パルス発生回路か
ら上記所定のタイミング関係に従って検出パルスが出力
され、この検出パルスに基づいて基準信号が検出され
る。このとき、上記所定のタイミング関係がずれていた
場合、タイミングずれ検出回路において、上記検出パル
スによる基準信号の検出結果に基づいて、そのタイミン
グずれが検出される。

【００２３】このタイミングずれ回路での検出結果は、
後段のパルス発生調整回路に供給され、該パルス発生調
整回路において、上記検出結果に基づいて上記検出パル
ス発生回路での検出パルスの発生時期が調整される。こ
の調整によって、基準信号の交番属性は良好に検出され
ることとなり、情報信号の開始タイミングが容易に、か
つ確実に検出されることとなる。

【００２４】

【発明の実施の形態】以下、本発明に係る情報信号処理
回路をコンポジットカラー映像信号から４フィールドシ
ーケンスのカラーフレームを検出するカラーフレーム検
出回路に適用した実施の形態例（以下、単に実施の形態
に係るカラーフレーム検出回路と記す）を図１〜図３を
参照しながら説明する。なお、説明を簡単にするために
ＮＴＳＣ方式のカラー映像信号からカラーフレームを検
出する場合に言及して説明を行なう。

【００２５】この実施の形態に係るカラーフレーム検出
回路は、図１に示すように、バーストパルス信号ＢＰか
ら第１フィールドを検出する第１の検出回路１と、バー
ストパルス信号ＢＰから第３フィールドを検出する第２
の検出回路２と、第１及び第２の検出回路１及び２での
検出結果に応じて計数値をサイクリックに出力する計数
発生回路３とを有して構成されている。

【００２６】第１の検出回路１は、第１フィールドを検
出するために使用される検出パルスＣ１を発生する第１
のカウンタ１１と、該第１のカウンタ１１からの検出パ
ルスＣ１に基づいてバースト信号ＢＰの位相０度を検出
する第１のＤ−フリップフロップ回路１２（以下、単に
第１のＤＦＦ回路と記す）と、該第１のＤＦＦ回路１２
の出力Ｓｃ１からＳＣＨのずれを検出する第１のタイミ
ングずれ検出回路１３とを有して構成されている。

【００２７】第１のカウンタ１１は、その内部に初期値
が格納されるレジスタ１４を有し、計数リセット時にレ
ジスタ１４から初期値を読み出して、該初期値から計数
を開始するように構成されている。

【００２８】また、この第１のカウンタ１１は、そのイ
ネーブル端子に、第１フィールド及び第３フィールドに
おける各１Ｈの水平同期信号ＳＹＮＣのみが供給される
ように配線接続され、クロック端子に例えば２７ＭＨｚ
のクロックＰｃが入力されるように配線接続されてい
る。

【００２９】そして、上記水平同期信号ＳＹＮＣのイネ
ーブル端子への入力に基づいてクロック端子に入力され
るクロックＰｃを計数し、所定計数値Ａとなった段階、
即ち第１フィールドの１０ライン（１０Ｈ）目における
バーストパルス信号ＢＰ１の最初のパルスが到来する時
間に相当する計数値となった段階で検出パルス（キャリ
ー信号）Ｃ１を出力すると同時に、計数値のリセット
（初期値に設定する。）を行なうように構成されてい
る。

【００３０】第１のＤＦＦ回路１２は、データ入力端子
Ｄにバーストパルス信号ＢＰが入力され、クロック端子
に第１のカウンタ１１からのキャリー信号Ｃ１が入力さ
れるように配線接続されている。

【００３１】第１のタイミングずれ検出回路１３は、１
Ｈ遅延回路１５とＮＯＲ回路１６にて構成され、ＮＯＲ
回路１６の一方の入力端子に第１のＤＦＦ回路１２の出
力Ｓｃ１が直接入力され、他方の入力端子に第１のＤＦ
Ｆ回路１２の出力Ｓｃ１の１Ｈ遅延信号ｄＳｃ１が１Ｈ
遅延回路１５を介して入力されるように配線接続されて
いる。

【００３２】第２の検出回路２は、第３フィールドを検
出するために使用される検出パルスＣ２を発生する第２
のカウンタ２１と、該第２のカウンタ２１からの検出パ
ルスＣ２に基づいてバースト信号ＢＰの位相１８０度を
検出する第２のＤ−フリップフロップ回路２２（以下、
単に第２のＤＦＦ回路と記す）と、該第２のＤＦＦ回路
２２の出力Ｓｃ２からＳＣＨのずれを検出する第２のタ
イミングずれ検出回路２３とを有して構成されている。

【００３３】第２のカウンタ２１は、上記第１のカウン
タ１１と同様に、その内部に初期値が格納されるレジス
タ２４を有し、計数リセット時にレジスタ２４から初期
値を読み出して、該初期値から計数を開始するように構
成されている。

【００３４】また、この第２のカウンタ２１は、そのイ
ネーブル端子に、第１フィールド及び第３フィールドに
おける各１Ｈの水平同期信号ＳＹＮＣのみが供給される
ように配線接続され、クロック端子に例えば２７ＭＨｚ
のクロックＰｃが入力されるように配線接続されてい
る。

【００３５】そして、上記水平同期信号ＳＹＮＣのイネ
ーブル端子への入力に基づいてクロック端子に入力され
るクロックＰｃを計数し、所定計数値Ｂとなった段階、
即ち第３フィールドの１０ライン（１０Ｈ）目における
バーストパルス信号ＢＰ３の最初のパルスが到来する時
間に相当する計数値となった段階で検出パルス（キャリ
ー信号Ｃ２）を出力すると同時に、計数リセットするよ
うに構成されている。

【００３６】第２のＤＦＦ回路２２は、データ入力端子
Ｄにバーストパルス信号ＢＰが入力され、クロック端子
に第２のカウンタ２１からのキャリー信号Ｃ２が入力さ
れるように配線接続されている。

【００３７】第２のタイミングずれ検出回路２３は、１
Ｈ遅延回路２５とＮＯＲ回路２６にて構成され、ＮＯＲ
回路２６の一方の入力端子に第２のＤＦＦ回路２２の出
力Ｓｃ２が直接入力され、他方の入力端子に第２のＤＦ
Ｆ回路２２の出力Ｓｃ２の１Ｈ遅延信号ｄＳｃ２が１Ｈ
遅延回路２５を介して入力されるように配線接続されて
いる。

【００３８】計数発生回路３は、第１及び第２のタイミ
ングずれ検出回路１３及び２３における各ＮＯＲ回路１
６及び２６からの出力Ｓｐ１及びＳｐ２を否定入力し、
その否定入力の立ち下がりタイミング（各ＮＯＲ回路１
６及び２６の出力Ｓｐ１及びＳｐ２の立ち上がりタイミ
ング）で所定パルス幅の計数発生信号Ｓｇを出力する単
安定マルチバイブレータ３１（単にＭＭ回路と記す）
と、例えば３つの計数値（０，＋α及び−α）が格納さ
れ、かつＭＭ回路３１からの計数発生信号Ｓｇの入力毎
に順次計数値（０，＋α及び−α）をサイクリックに出
力するレジスタ３２とを有して構成されている。

【００３９】このレジスタ３２から出力される計数値
（０，＋α及び−α）は、それぞれ第１及び第２のカウ
ンタ１１及び２１におけるレジスタ１４及び２４に供給
されるようになっている。この実施の形態においては、
ＭＭ回路３１から計数発生信号Ｓｇが出力される毎に上
記レジスタ３２から０→＋α→−α→０→＋α・・・と
いうように計数値が出力されるように設定されている。

【００４０】なお、αの値は、例えば図３に示すよう
に、第１フィールドのバーストパルス信号ＢＰ１と第３
フィールドのバーストパルス信号ＢＰ３をそれぞれ開始
時点を同じにしたときに、第１フィールドのバーストパ
ルス信号ＢＰ１の立ち下がり時点から第３フィールドの
バーストパルス信号ＢＰ３の立ち上がり時点までの期間
の中心から第１フィールドのバーストパルス信号ＢＰ１
の高レベル期間の中心（又は第３フィールドのバースト
パルス信号ＢＰ３の低レベル期間の中心）までの期間に
相当する計数値とされている。

【００４１】次に、上記実施の形態に係るカラーフレー
ム検出回路の動作について図２及び図３のタイミングチ
ャートも参照しながら説明する。

【００４２】まず、第１の検出回路１における第１のカ
ウンタ１１において、１Ｈの水平同期信号ＳＹＮＣのイ
ネーブル端子への入力に基づいて、クロックＰｃの計数
が開始される。そして、計数値が所定計数値Ａとなった
段階でキャリー信号Ｃ１が出力され、該キャリー信号Ｃ
１が第１のＤＦＦ回路１２のクロック端子に入力され
る。

【００４３】そして、第１のＤＦＦ回路１２のＱ端子か
らは、クロック端子へのキャリー信号Ｃ１の入力時（立
ち上がり時）におけるバーストパルス信号ＢＰのレベル
がそのまま出力されることになる。この場合、キャリー
信号Ｃ１の出力タイミングが第１フィールドにおける１
０Ｈのバースト信号ＢＰ１の最初のパルス出力期間に合
わせてあるため、第１のＤＦＦ回路１２のＱ端子から出
力される検出信号Ｓｃ１の信号波形は、ＳＣＨがずれて
いなければ、第１フィールドにおいては、そのキャリー
信号Ｃ１の出力タイミングと同期して立ち上がり、第３
フィールドにおいては、そのキャリー信号Ｃ１の出力タ
イミングと同期して立ち下がる波形となる。

【００４４】この検出信号Ｓｃ１の立ち上がりは、バー
スト信号ＢＰの位相０度を検出したことと等価であり、
検出信号Ｓｃ１の立ち下がりは、バースト信号ＢＰの位
相１８０度を検出したことと等価であるため、上記検出
信号Ｓｃ１の立ち上がりによって、４フィールドシーケ
ンスのカラーフレーム（第１フィールド）が検出された
こととなる。この第１のＤＦＦ回路１２の出力Ｓｃ１
は、接点ａを通じて後段の処理回路系に供給される。

【００４５】一方、第２の検出回路２における第２のカ
ウンタ２１においては、１Ｈの水平同期信号ＳＹＮＣの
イネーブル端子への入力に基づいて、クロックＰｃの計
数が開始される。そして、計数値が所定計数値Ｂとなっ
た段階でキャリー信号Ｃ２が出力され、該キャリー信号
Ｃ２が第２のＤＦＦ回路２２のクロック端子に入力され
る。

【００４６】そして、第２のＤＦＦ回路２２のＱ端子か
らは、クロック端子へのキャリー信号Ｃ２の入力時（立
ち上がり時）におけるバーストパルス信号ＢＰのレベル
がそのまま出力されることになる。この場合、キャリー
信号Ｃ２の出力タイミングが第３フィールドにおける１
０Ｈのバースト信号ＢＰ３の最初のパルス出力期間に合
わせてあるため、第２のＤＦＦ回路２２のＱ端子から出
力される検出信号Ｓｃ２の信号波形は、ＳＣＨがずれて
いなければ、第１フィールドにおいては、そのキャリー
信号Ｃ２の出力タイミングと同期して立ち下がり、第３
フィールドにおいては、そのキャリー信号Ｃ２の出力タ
イミングと同期して立ち上がる波形となる。

【００４７】この検出信号Ｓｃ２の立ち上がりは、バー
スト信号ＢＰの位相１８０度を検出したことと等価であ
り、検出信号Ｓｃ２の立ち下がりは、バースト信号ＢＰ
の位相０度を検出したことと等価となる。

【００４８】次に、ＳＣＨがずれた場合について説明す
ると、まず、図２において、第１フィールドのバースト
パルス信号ＢＰ１が入力されているｔ０時においては、
図３に示すように、第１の検出回路１において、バース
トパルス信号ＢＰ１の高レベル期間においてキャリー信
号Ｃ１が立ち上がり、第２の検出回路２において、バー
ストパルス信号ＢＰ１の低レベル期間においてキャリー
信号Ｃ２が立ち上がっていることから、第１のＤＦＦ回
路１２の出力Ｓｃ１は高レベル、第２のＤＦＦ回路２２
の出力Ｓｃ２は低レベルとなり、上述のように、第１の
検出回路１にて第１フィールドが正常に検出されること
となる。

【００４９】図２において、次に第３フィールドのバー
ストパルス信号ＢＰ３が入力されるｔ１時においては、
図３に示すように、第１の検出回路１において、バース
トパルス信号ＢＰ３の低レベル期間においてキャリー信
号Ｃ１が立ち上がり、第２の検出回路２において、バー
ストパルス信号ＢＰ３の高レベル期間においてキャリー
信号Ｃ２が立ち上がっていることから、第１のＤＦＦ回
路１２の出力Ｓｃ１は低レベル、第２のＤＦＦ回路２２
の出力Ｓｃ２は高レベルとなり、今度は、第２の検出回
路２にて第３フィールドが正常に検出されることとな
る。

【００５０】上記第１の検出回路１にて第１フィールド
が正常に検出されている間は、第１のタイミングずれ検
出回路１３のＮＯＲ回路１６に、それぞれ高レベル信号
と低レベル信号が入力されることから、該ＮＯＲ回路１
６から低レベルの検出信号Ｓｐ１が出力し続ける。同様
に、上記第２の検出回路２にて第３フィールドが正常に
検出されている間は、第２のタイミングずれ検出回路２
３のＮＯＲ回路２６に、それぞれ低レベル信号と高レベ
ル信号が入力されることから、該ＮＯＲ回路２６から低
レベルの検出信号Ｓｐ２が出力し続ける。

【００５１】なお、このときの第１及び第２のカウンタ
１１及び２１における各レジスタ１４及び２４に格納さ
れている初期値を例えば０とする。

【００５２】上記ｔ１後においてＳＣＨがずれて、バー
スト信号ＢＰが水平同期信号ＳＹＮＣに対して例えば遅
れ位相となった場合、次に第１フィールドのバーストパ
ルス信号ＢＰ１が入力されるｔ２時においては、図３に
示すように、第１の検出回路１において、バーストパル
ス信号ＢＰ１の低レベル期間においてキャリー信号Ｃ１
が立ち上がり、第２の検出回路２において、バーストパ
ルス信号ＢＰ１の低レベル期間においてキャリー信号Ｃ
２が立ち上がっていることから、図２に示すように、第
１及び第２のＤＦＦ回路１２及び２２から共に低レベル
の検出信号Ｓｃ１及びＳｃ２が出力される。このとき、
第１のタイミングずれ検出回路１３においては、第１の
ＤＦＦ回路１２から低レベルの検出信号Ｓｃ１が出力さ
れると同時に１Ｈ遅延回路１５からも低レベルの遅延信
号ｄＳｃ１が出力されることとなるため、第１のＮＯＲ
回路１６からは高レベルの検出信号Ｓｐ１が出力され
る。

【００５３】第１のＮＯＲ回路１６の出力Ｓｐ１の立ち
上がりは、計数発生回路３のＭＭ回路３１に対するトリ
ガー信号となるため、該ＭＭ回路３１からは上記立ち上
がりと同時に所定パルス幅の計数発生信号Ｓｇが出力さ
れる。

【００５４】後段のレジスタ３２は、上記計数発生信号
Ｓｇの入力に基づいて、計数値０の次の計数値＋αを出
力する。この計数値＋αは、各カウンタ１１及び２１の
レジスタ１４及び２４に格納される。従って、各カウン
タ１１及び２１においては、計数リセットと同時にその
初期値が今度は＋αとされる。

【００５５】各カウンタ１１及び２１の初期値が＋αと
された後に、１Ｈの水平同期信号ＳＹＮＣの入力がある
と、各カウンタ１１及び２１は、＋αからクロックＰｃ
を計数し始め、所定計数値Ａ及びＢとなった段階でそれ
ぞれキャリー信号Ｃ１及びＣ２が出力される。この場
合、初期値が０のときよりも＋α分早い時期にキャリー
信号Ｃ１及びＣ２が出力されることになる。

【００５６】そして、次に第３フィールドのバーストパ
ルス信号ＢＰ３が入力されるｔ３時においては、図３に
示すように、第１の検出回路１において、バーストパル
ス信号ＢＰ３の高レベル期間においてキャリー信号Ｃ１
が立ち上がり、第２の検出回路２において、バーストパ
ルス信号ＢＰ３の低レベル期間においてキャリー信号Ｃ
２が立ち上がっていることから、第１及び第２のＤＦＦ
回路１２及び２２からそれぞれ高レベル及び低レベルの
検出信号Ｓｃ１及びＳｃ２が出力される。このとき、第
２のタイミングずれ検出回路２３においては、第２のＤ
ＦＦ回路２２から低レベルの検出信号Ｓｃ２が出力され
ると同時に１Ｈ遅延回路２５からも低レベルの遅延信号
ｄＳｃ２が出力されることとなるため、第２のＮＯＲ回
路２６からは高レベルの検出信号Ｓｐ２が出力される。

【００５７】第２のＮＯＲ回路２６の出力Ｓｐ２の立ち
上がりは、計数発生回路３のＭＭ回路３１に対するトリ
ガー信号となるため、該ＭＭ回路３１からは上記立ち上
がりと同時に所定パルス幅の計数発生信号Ｓｇが出力さ
れる。

【００５８】後段のレジスタ３２は、上記計数発生信号
Ｓｇの入力に基づいて、計数値＋αの次の計数値−αを
出力する。この計数値−αは、各カウンタ１１及び２１
のレジスタ１４及び２４に格納される。従って、各カウ
ンタ１１及び２１においては、計数リセットと同時にそ
の初期値が今度は−αとされる。

【００５９】各カウンタ１１及び２１の初期値が−αと
された後に、１Ｈの水平同期信号ＳＹＮＣの入力がある
と、各カウンタ１１及び２１は、−αからクロックＰｃ
を計数し始め、所定計数値Ａ及びＢとなった段階でそれ
ぞれキャリー信号Ｃ１及びＣ２が出力される。この場
合、初期値が０のときよりも＋α分遅い時期にキャリー
信号Ｃ１及びＣ２がそれぞれ出力されることになる。

【００６０】そして、次に第１フィールドのバーストパ
ルス信号ＢＰ１が入力されるｔ４時においては、図３に
示すように、第１の検出回路１において、バーストパル
ス信号ＢＰ１の高レベル期間においてキャリー信号Ｃ１
が立ち上がり、第２の検出回路２において、バーストパ
ルス信号ＢＰ１の低レベル期間においてキャリー信号Ｃ
２が立ち上がっていることから、図２に示すように、第
１及び第２のＤＦＦ回路１２及び２２からそれぞれ高レ
ベル及び低レベルの検出信号Ｓｃ１及びＳｃ２が出力さ
れ、ｔ０時と同様に第１の検出回路１にて第１フィール
ドが正常に検出されることとなる。

【００６１】次に第３フィールドのバーストパルス信号
ＢＰ３が入力されるｔ５時においては、図３に示すよう
に、第１の検出回路１において、バーストパルス信号Ｂ
Ｐ３の低レベル期間においてキャリー信号Ｃ１が立ち上
がり、第２の検出回路２において、バーストパルス信号
ＢＰ３の高レベル期間においてキャリー信号Ｃ２が立ち
上がっていることから、図２に示すように、第１のＤＦ
Ｆ回路１２から低レベルの検出信号Ｓｃ１が出力され、
第２のＤＦＦ回路２２から高レベルの検出信号Ｓｃ２が
出力され、今度は、ｔ１時と同様に第２の検出回路２に
て第３フィールドが正常に検出されることとなる。

【００６２】正常検出が続いた後に再びＳＣＨがずれ
て、バースト信号ＢＰが水平同期信号ＳＹＮＣに対して
今度は進み位相となった場合、次に第１フィールドのバ
ーストパルス信号ＢＰ１が入力されるｔ６時において
は、図３に示すように、第１の検出回路１において、バ
ーストパルス信号ＢＰ１の低レベル期間においてキャリ
ー信号Ｃ１が立ち上がり、第２の検出回路２において、
バーストパルス信号ＢＰ１の低レベル期間においてキャ
リー信号Ｃ２が立ち上がっていることから、図２に示す
ように、第１及び第２のＤＦＦ回路１２及び２２から共
に低レベルの検出信号Ｓｃ１及びＳｃ２が出力され、第
１のＮＯＲ回路１６からは高レベルの検出信号Ｓｐ１が
出力される。

【００６３】これによって、計数発生回路３におけるレ
ジスタ３２から計数値−αの次の計数値０が出力され
る。この計数値０は、各カウンタ１１及び２１のレジス
タ１４及び２４に格納され、各カウンタ１１及び２１に
おいては、計数リセットと同時にその初期値が今度は０
とされる。

【００６４】各カウンタ１１及び２１の初期値が０とさ
れた後に、１Ｈの水平同期信号ＳＹＮＣの入力がある
と、各カウンタ１１及び２１は、０からクロックＰｃを
計数し始め、所定計数値Ａ及びＢとなった段階でそれぞ
れキャリー信号Ｃ１及びＣ２が出力される。この場合、
初期値が−αのときよりも＋α分早い時期にキャリー信
号Ｃ１及びＣ２がそれぞれ出力されることになる。

【００６５】そして、次に第３フィールドのバーストパ
ルス信号ＢＰ３が入力されるｔ７時においては、図３に
示すように、第１の検出回路１において、バーストパル
ス信号ＢＰ３の低レベル期間においてキャリー信号Ｃ１
が立ち上がり、第２の検出回路２において、バーストパ
ルス信号ＢＰ３の高レベル期間においてキャリー信号Ｃ
２が立ち上がっていることから、図２に示すように、第
１及び第２のＤＦＦ回路１２及び２２からそれぞれ低レ
ベル及び高レベルの検出信号Ｓｃ１及びＳｃ２が出力さ
れ、ｔ１時と同様に第２の検出回路２にて第３フィール
ドが正常に検出されることとなる。

【００６６】次に第１フィールドのバーストパルス信号
ＢＰ１が入力されるｔ８時においては、図３に示すよう
に、第１の検出回路１において、バーストパルス信号Ｂ
Ｐ１の高レベル期間においてキャリー信号Ｃ１が立ち上
がり、第２の検出回路２において、バーストパルス信号
ＢＰ１の低レベル期間においてキャリー信号Ｃ２が立ち
上がっていることから、第１及び第２のＤＦＦ回路１２
及び２２からそれぞれ高レベル及び低レベルの検出信号
Ｓｃ１及びＳｃ２が出力され、ｔ０時と同様に第１の検
出回路１にて第１フィールドが正常に検出されることと
なる。

【００６７】このように、本実施の形態に係るカラーフ
レーム検出回路においては、ＳＣＨがずれて第１フィー
ルドにおけるバースト信号ＢＰの位相が検出できなくな
った場合、そのずれがタイミングずれ検出回路１３及び
２３にて検出され、その検出に基づいて計数発生回路３
から各カウンタ１１及び２１に対して所定の初期値が出
力されることとなる。これによって、各カウンタ１１及
び２１での所定計数値Ａ及びＢまでのクロック計数時間
が変更されて、バーストパルス信号ＢＰの高／低を検出
するためのキャリー信号Ｃ１及びＣ２の出力タイミング
がＳＣＨのずれに応じて変わり、その結果として第１フ
ィールドにおけるバースト信号ＢＰの位相が検出される
こととなる。

【００６８】上記例は、ＮＴＳＣ方式のカラー映像信号
からカラーフレームの先頭（第１フィールド）を検出す
る場合について説明したが、その他、ＰＡＬ方式のカラ
ー映像信号からカラーフレームの先頭（第１フィール
ド）を検出する場合にも適用させることが可能である。

【００６９】この場合、各カウンタ１１及び２１のイネ
ーブル端子に第１フィールド及び第５フィールドにおけ
る各１Ｈの水平同期信号ＳＹＮＣのみが供給されるよう
にし、第１のカウンタ１１での所定計数値Ａとして、第
１フィールドの６ライン（６Ｈ）目におけるバーストパ
ルス信号ＢＰ１の最初のパルスが到来する時間に相当す
る計数値とし、第２のカウンタ２１での所定計数値Ｂと
して、第５フィールドの６ライン（６Ｈ）目におけるバ
ーストパルス信号ＢＰ５の最初のパルスが到来する時間
に相当する計数値とすればよい。

【００７０】

【発明の効果】上述のように、本発明に係る情報信号処
理回路によれば、情報信号に予め設定された所定のタイ
ミング関係をもって重畳された基準信号の交番属性を検
出して情報信号の開始タイミングを検出する情報信号処
理回路において、上記所定のタイミング関係に従って検
出パルスを発生する検出パルス発生回路と、上記検出パ
ルスによる上記基準信号の検出結果に基づいて上記所定
のタイミング関係のずれを検出するタイミングずれ検出
回路と、上記タイミングずれ検出回路からの検出結果に
基づいて上記検出パルスの発生時期を調整するパルス発
生調整回路を設けるようにしたので、簡単な回路構成
で、基準信号の位置がずれた場合でも、情報信号の開始
タイミング（上記例では第１フィールド）を容易に、か
つ確実に検出することができる。

【図面の簡単な説明】

【図１】本発明に係る情報信号処理回路をコンポジット
カラー映像信号から４フィールドシーケンスのカラーフ
レームを検出するカラーフレーム検出回路に適用した実
施の形態例（以下、単に実施の形態に係るカラーフレー
ム検出回路と記す）の構成を示すブロック図である。

【図２】本実施の形態に係るカラーフレーム検出回路の
信号処理を示すタイミングチャート（その１）である。

【図３】本実施の形態に係るカラーフレーム検出回路の
信号処理を示すタイミングチャート（その２）である。

【図４】バースト信号の位相を検出する場合の検出原理
を示すタイミングチャートである。

【図５】従来のバースト信号の位相を検出する回路を示
すブロック図である。

【図６】従来の不都合点を示す説明図である。

【符号の説明】

１及び２ 第１及び第２の検出回路、３ 計数発生回
路、１１及び２１ 第１及び第２のカウンタ、１２及び
２２ 第１及び第２のＤＦＦ回路、１３及び２３第１及
び第２のタイミングずれ検出回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 情報信号に予め設定された所定のタイミ
   ング関係をもって重畳された基準信号の交番属性を検出
   して情報信号の開始タイミングを検出する情報信号処理
   回路において、 上記所定のタイミング関係に従って検出パルスを発生す
   る検出パルス発生回路と、 上記検出パルスによる上記基準信号の検出結果に基づい
   て上記所定のタイミング関係のずれを検出するタイミン
   グずれ検出回路と、 上記タイミングずれ検出回路からの検出結果に基づいて
   上記検出パルスの発生時期を調整するパルス発生調整回
   路とを有することを特徴とする情報信号処理回路。
2. 【請求項２】 上記検出パルス発生回路は、上記情報信
   号に含まれる同期信号の入力に基づいて基準クロックを
   計数し、上記所定のタイミング関係に応じた計数値とな
   った段階で上記検出パルスを出力するカウンタにて構成
   されていることを特徴とする請求項１記載の情報信号処
   理回路。
3. 【請求項３】 上記タイミングずれ検出回路は、今回の
   検出パルスによる上記基準信号の検出結果と、前回の検
   出パルスによる上記基準信号の検出結果に基づいて上記
   タイミングずれを検出することを特徴とする請求項１又
   は２記載の情報信号処理回路。
4. 【請求項４】 上記パルス発生調整回路は、上記タイミ
   ングずれ検出回路の検出結果に基づいて上記カウンタの
   初期値を可変にすることを特徴とする請求項１、２又は
   ３記載の情報信号処理回路。
5. 【請求項５】 上記情報信号が映像信号であり、上記基
   準信号がバースト信号であることを特徴とする請求項１
   〜４いずれか１記載の情報信号処理回路。