JPH089262A - Ｃｃｄ信号読出し回路 - Google Patents
Ｃｃｄ信号読出し回路Info
- Publication number
- JPH089262A JPH089262A JP6137296A JP13729694A JPH089262A JP H089262 A JPH089262 A JP H089262A JP 6137296 A JP6137296 A JP 6137296A JP 13729694 A JP13729694 A JP 13729694A JP H089262 A JPH089262 A JP H089262A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- circuit
- period
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 38
- 230000002596 correlated effect Effects 0.000 claims description 21
- 238000001914 filtration Methods 0.000 claims description 17
- 238000012935 Averaging Methods 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 6
- 230000001629 suppression Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 CCD ノイズを効果的に減少したCCD 信号読出
し回路を提供。 【構成】 固体撮像カメラのCCD 11の出力する信号100
は、１画素期間500にリセット期間502 、リセットノイ
ズｎを含むフィードスルー期間504 、および画素信号期
間506 を含む。パルス発生回路12は、フィードスルー信
号ｂ、画素信号ｃに対応するゲートパルス101 、102 を
発生し、ゲート13、14は、両ゲートパルスでフィードス
ルー信号201 と画素信号301 を抽出する。ローパスフィ
ルタ15、16は、高域ノイズを除去した信号202 、302 を
出力する。サンプルホールド回路18はサンプリングパル
ス103 で信号202 のピーク値を抽出した信号203 を、ま
たサンプルホールド回路20はサンプリングパルス104 に
より信号302 に対応する信号303 を、さらにサンプルホ
ールド回路19は信号203 のピークに対応する信号204 を
保持する。差動アンプ21は、信号204 と303 を減算し、
信号ｂ、ｃに相関するCCD のリセットノイズおよび1/f
ノイズが相殺された画像信号304 を出力する。
し回路を提供。 【構成】 固体撮像カメラのCCD 11の出力する信号100
は、１画素期間500にリセット期間502 、リセットノイ
ズｎを含むフィードスルー期間504 、および画素信号期
間506 を含む。パルス発生回路12は、フィードスルー信
号ｂ、画素信号ｃに対応するゲートパルス101 、102 を
発生し、ゲート13、14は、両ゲートパルスでフィードス
ルー信号201 と画素信号301 を抽出する。ローパスフィ
ルタ15、16は、高域ノイズを除去した信号202 、302 を
出力する。サンプルホールド回路18はサンプリングパル
ス103 で信号202 のピーク値を抽出した信号203 を、ま
たサンプルホールド回路20はサンプリングパルス104 に
より信号302 に対応する信号303 を、さらにサンプルホ
ールド回路19は信号203 のピークに対応する信号204 を
保持する。差動アンプ21は、信号204 と303 を減算し、
信号ｂ、ｃに相関するCCD のリセットノイズおよび1/f
ノイズが相殺された画像信号304 を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、CCD 信号読出し回路、
とくに固体撮像装置として用いられるCCD （電荷結合デ
バイス）の信号読出し回路に関するものである。
とくに固体撮像装置として用いられるCCD （電荷結合デ
バイス）の信号読出し回路に関するものである。
【０００２】
【従来の技術】CCD 固体撮像装置は、１次元またはマト
リツクス状に配置した光ダイオードに１ラインまたは１
フィールド分の画素の信号電荷を記憶し、水平走査によ
り画素の電荷を順次にCCD のフローティング・キャパシ
タに転送する。このキャパシタには、１画素毎にリセッ
トパルスが加えられて既存の電荷をクリアした後に、光
ダイオードからの転送電荷を保持し、この電荷はフロー
ティング・ディフュージョン・アンプ(FDA) を通してCC
D 信号すなわち映像信号として出力される。この信号に
は、フローティング・ディフュージョン・アンプのリセ
ットノイズ（kTCノイズ）、ならびにこのアンプに含ま
れる半導体デバイスが発生するゆらぎノイズ(1/fノイ
ズ) が含まれている。これらのノイズは、相関二重サン
プリング回路（CDS 回路）またはクランプ回路により除
去されていた。相関二重サンプリング回路には、たとえ
ば特開平3-229580、実公平3-36138 および実開平4-6688
0 に記載の信号読出し装置がある。
リツクス状に配置した光ダイオードに１ラインまたは１
フィールド分の画素の信号電荷を記憶し、水平走査によ
り画素の電荷を順次にCCD のフローティング・キャパシ
タに転送する。このキャパシタには、１画素毎にリセッ
トパルスが加えられて既存の電荷をクリアした後に、光
ダイオードからの転送電荷を保持し、この電荷はフロー
ティング・ディフュージョン・アンプ(FDA) を通してCC
D 信号すなわち映像信号として出力される。この信号に
は、フローティング・ディフュージョン・アンプのリセ
ットノイズ（kTCノイズ）、ならびにこのアンプに含ま
れる半導体デバイスが発生するゆらぎノイズ(1/fノイ
ズ) が含まれている。これらのノイズは、相関二重サン
プリング回路（CDS 回路）またはクランプ回路により除
去されていた。相関二重サンプリング回路には、たとえ
ば特開平3-229580、実公平3-36138 および実開平4-6688
0 に記載の信号読出し装置がある。
【０００３】
【発明が解決しようとする課題】相関二重サンプリング
回路では、１画素期間のうち、リセット期間に続くフィ
ードスルー期間の信号レベルをクランプパルスによりク
ランプし、さらにこれに続く画素信号期間の信号をサン
プリングパルスによりサンプルする。このように、信号
をクランプしたりサンプリングしたりすると、基本的に
は、高周波のノイズを含む信号はサンプリングのナイキ
スト周波数と不整合となり、サンプリング周波数の1/2
以上の帯域にあるノイズが信号に折り返される。相関二
重サンプリングを行なう前に帯域を低域に制限すると、
折返しノイズは少なくなる。しかし、信号波形がくず
れ、相関二重サンプリングによるノイズ抑制効果が低下
し、隣接画素の信号の混信、解像度の劣化、混色などの
原因となることがあつた。
回路では、１画素期間のうち、リセット期間に続くフィ
ードスルー期間の信号レベルをクランプパルスによりク
ランプし、さらにこれに続く画素信号期間の信号をサン
プリングパルスによりサンプルする。このように、信号
をクランプしたりサンプリングしたりすると、基本的に
は、高周波のノイズを含む信号はサンプリングのナイキ
スト周波数と不整合となり、サンプリング周波数の1/2
以上の帯域にあるノイズが信号に折り返される。相関二
重サンプリングを行なう前に帯域を低域に制限すると、
折返しノイズは少なくなる。しかし、信号波形がくず
れ、相関二重サンプリングによるノイズ抑制効果が低下
し、隣接画素の信号の混信、解像度の劣化、混色などの
原因となることがあつた。
【０００４】本発明はこのような従来技術の欠点を解消
し、折返しノイズの少ない、SN比の良い画像を得るCCD
信号読出し回路を提供することを目的とする。
し、折返しノイズの少ない、SN比の良い画像を得るCCD
信号読出し回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するために、CCD から出力される第１の信号を受け、
相関二重サンプリングによってリセットノイズの除去さ
れた第２の信号を出力し、第１の信号は、複数の画素期
間を含み、複数の画素期間のそれぞれは、リセット期
間、これに続くフィードスルー期間、およびさらにこれ
に続く画素信号期間を含むCCD 信号読出し回路は、第１
の信号を受け複数の画素期間のそれぞれにおいてフィー
ドスルー信号および画素信号を分離する信号抽出手段
と、フィードスルー信号および画素信号をそれぞれ低域
濾波する低域濾波手段と、濾波されたフィードスルー信
号をサンプルホールドする信号保持手段と、サンプルホ
ールドされた信号から前記濾波された画素信号を減算し
て第２の信号を出力する差動増幅器手段とを含む。
決するために、CCD から出力される第１の信号を受け、
相関二重サンプリングによってリセットノイズの除去さ
れた第２の信号を出力し、第１の信号は、複数の画素期
間を含み、複数の画素期間のそれぞれは、リセット期
間、これに続くフィードスルー期間、およびさらにこれ
に続く画素信号期間を含むCCD 信号読出し回路は、第１
の信号を受け複数の画素期間のそれぞれにおいてフィー
ドスルー信号および画素信号を分離する信号抽出手段
と、フィードスルー信号および画素信号をそれぞれ低域
濾波する低域濾波手段と、濾波されたフィードスルー信
号をサンプルホールドする信号保持手段と、サンプルホ
ールドされた信号から前記濾波された画素信号を減算し
て第２の信号を出力する差動増幅器手段とを含む。
【０００６】本発明によればまた、CCD 信号読出し回路
は、第１の信号を受け複数の画素期間のそれぞれにおい
てフィードスルー信号および画素信号を分離する信号抽
出手段と、フィードスルー信号および画素信号をそれぞ
れ低域濾波する低域濾波手段と、濾波されたフィードス
ルー信号を画素期間まで遅延させる遅延手段と、遅延さ
れた信号から前記濾波された画素信号を減算して第２の
信号を出力する差動増幅器手段とを含む。
は、第１の信号を受け複数の画素期間のそれぞれにおい
てフィードスルー信号および画素信号を分離する信号抽
出手段と、フィードスルー信号および画素信号をそれぞ
れ低域濾波する低域濾波手段と、濾波されたフィードス
ルー信号を画素期間まで遅延させる遅延手段と、遅延さ
れた信号から前記濾波された画素信号を減算して第２の
信号を出力する差動増幅器手段とを含む。
【０００７】さらに本発明によれば、CCD 信号読出し回
路は、第１の信号を画素期間まで遅延させる遅延手段
と、遅延された信号を受け、複数の画素期間のそれぞれ
においてフィードスルー信号を分離する第１の信号抽出
手段と、第１の信号を受け、複数の画素期間のそれぞれ
において画素信号を分離する第２の信号抽出手段と、分
離されたフィードスルー信号および画素信号をそれぞれ
低域濾波する低域濾波手段と、濾波されたフィードスル
ー信号から前記濾波された画素信号を減算して第２の信
号を出力する差動増幅器手段とを含む。
路は、第１の信号を画素期間まで遅延させる遅延手段
と、遅延された信号を受け、複数の画素期間のそれぞれ
においてフィードスルー信号を分離する第１の信号抽出
手段と、第１の信号を受け、複数の画素期間のそれぞれ
において画素信号を分離する第２の信号抽出手段と、分
離されたフィードスルー信号および画素信号をそれぞれ
低域濾波する低域濾波手段と、濾波されたフィードスル
ー信号から前記濾波された画素信号を減算して第２の信
号を出力する差動増幅器手段とを含む。
【０００８】さらに本発明によるCCD 信号読出し回路
は、第１の信号を受け、複数の画素期間のそれぞれにお
いてフィードスルー信号および画素信号を分離する信号
抽出手段と、フィードスルー信号および画素信号をそれ
ぞれ平均化し、同相化する平均化手段と、平均化手段の
出力する信号を減算して第２の信号を出力する差動増幅
器手段とを含む。
は、第１の信号を受け、複数の画素期間のそれぞれにお
いてフィードスルー信号および画素信号を分離する信号
抽出手段と、フィードスルー信号および画素信号をそれ
ぞれ平均化し、同相化する平均化手段と、平均化手段の
出力する信号を減算して第２の信号を出力する差動増幅
器手段とを含む。
【０００９】
【作用】本発明によれば、第１の信号からフィードスル
ー信号と画素信号を信号抽出手段でそれぞれ分離し、こ
れらを低域濾波手段に与えて高周波ノイズを除いた信号
とする。次に、信号保持手段、遅延手段または平均化手
段によりフィードスルー信号と画素信号を同相化し、両
者を差動増幅器手段で減算して第２の信号として出力す
る。これにより、ノイズが相殺した信号が出力される。
ー信号と画素信号を信号抽出手段でそれぞれ分離し、こ
れらを低域濾波手段に与えて高周波ノイズを除いた信号
とする。次に、信号保持手段、遅延手段または平均化手
段によりフィードスルー信号と画素信号を同相化し、両
者を差動増幅器手段で減算して第２の信号として出力す
る。これにより、ノイズが相殺した信号が出力される。
【００１０】
【実施例】次に添付図面を参照して本発明によるCCD 信
号読出し回路の実施例を詳細に説明する。図１は、本発
明の実施例のCCD 信号読出し回路10のブロック構成を示
し、図２には、その動作のタイミングチャートを示す。
たとえば固体撮像カメラに適用される２次元の光ダイオ
ードの配列の電荷結合デバイス(CCD) 11は、本実施例で
は7.16 MHzのクロックタイミングで画素信号100 を出力
する固体撮像デバイスである。以下の説明において、信
号はその現れる接続線の参照符号で指定する。画素信号
100 は、図２からわかるように本実施例では、140 nsの
長さの１画素期間500 を有し、これは、リセット期間 5
02、それに続くフィードスルー期間 504、およびさらに
これに続く画素信号期間506 からなる。リセット成分ａ
に続くフィードスルー信号ｂ、およびこれに続く画素信
号ｃには、50 MHz程度の帯域を有する高周波ノイズｎが
含まれている。このような画素信号 100は２つのゲート
13および14に入力され、両ゲート13および14は、後述の
パルス発生回路(PG)12により駆動され、それぞれゲート
パルス101 および102 に応動して信号100 よりフィード
スルー信号201 と画素信号301 を抽出する信号抽出回路
である。パルス発生回路(PG)12は、本装置の各部を動作
させるための様々なタイミングパルスを発生するタイミ
ング信号発生回路であり、たとえば、フィードスルー期
間 504の信号ｂおよび画素信号期間 506の信号ｃに対応
して本実施例では20nsの長さのゲートパルス101 および
102 をゲート13および14に発生する。
号読出し回路の実施例を詳細に説明する。図１は、本発
明の実施例のCCD 信号読出し回路10のブロック構成を示
し、図２には、その動作のタイミングチャートを示す。
たとえば固体撮像カメラに適用される２次元の光ダイオ
ードの配列の電荷結合デバイス(CCD) 11は、本実施例で
は7.16 MHzのクロックタイミングで画素信号100 を出力
する固体撮像デバイスである。以下の説明において、信
号はその現れる接続線の参照符号で指定する。画素信号
100 は、図２からわかるように本実施例では、140 nsの
長さの１画素期間500 を有し、これは、リセット期間 5
02、それに続くフィードスルー期間 504、およびさらに
これに続く画素信号期間506 からなる。リセット成分ａ
に続くフィードスルー信号ｂ、およびこれに続く画素信
号ｃには、50 MHz程度の帯域を有する高周波ノイズｎが
含まれている。このような画素信号 100は２つのゲート
13および14に入力され、両ゲート13および14は、後述の
パルス発生回路(PG)12により駆動され、それぞれゲート
パルス101 および102 に応動して信号100 よりフィード
スルー信号201 と画素信号301 を抽出する信号抽出回路
である。パルス発生回路(PG)12は、本装置の各部を動作
させるための様々なタイミングパルスを発生するタイミ
ング信号発生回路であり、たとえば、フィードスルー期
間 504の信号ｂおよび画素信号期間 506の信号ｃに対応
して本実施例では20nsの長さのゲートパルス101 および
102 をゲート13および14に発生する。
【００１１】ゲート13および14の各出力201 および301
は低域通過フィルタ(LPF) 15および16にそれぞれ接続さ
れ、低域通過フィルタ15および16は、例えば14MHz のカ
ットオフ周波数を有し、それぞれフィードスルー信号20
1 および画像信号301 より高域ノイズを除去した信号20
2 および302 を出力する低域通過フィルタである。それ
らの出力202 および302 は相関二重サンプリング(CDS)
回路17に接続されている。
は低域通過フィルタ(LPF) 15および16にそれぞれ接続さ
れ、低域通過フィルタ15および16は、例えば14MHz のカ
ットオフ周波数を有し、それぞれフィードスルー信号20
1 および画像信号301 より高域ノイズを除去した信号20
2 および302 を出力する低域通過フィルタである。それ
らの出力202 および302 は相関二重サンプリング(CDS)
回路17に接続されている。
【００１２】相関二重サンプリング回路17は、フィード
スルー信号ｂおよび画素信号ｃに相関して重畳されてい
る電荷結合デバイス11のリセットノイズおよび1/f ノイ
ズを相殺し、それらの最小化された画像信号304 を出力
する回路である。相関二重サンプリング回路17は３つの
サンプルホールド回路(SH)18、19および20を有し、サン
プルホールド回路18は、低域通過フィルタ15およびパル
ス発生回路12と接続され、パルス発生回路12からのサン
プリングパルス（クランプパルス）103 に応動して信号
202 のピーク値を抽出し、これを信号203 として保持す
る回路である。他のサンプルホールド回路20は、低域通
過フィルタ16およびパルス発生回路12と接続され、パル
ス発生回路12からのサンプリングパルス104 に応動して
信号302のピーク値を抽出し、このピーク値対応の信号3
03 を保持する回路である。さらに他のサンプルホール
ド回路19は、サンプルホールド回路18に接続され、パル
ス発生回路12からのサンプリングパルス 104に応動して
信号 203をサンプリングし、これに対応する信号204 を
保持する回路である。サンプルホールド回路19および20
の各出力 204および 303は差動アンプ21に接続され、差
動アンプ21は、信号204 から信号303 を減算し、画像信
号304 を出力する演算回路である。
スルー信号ｂおよび画素信号ｃに相関して重畳されてい
る電荷結合デバイス11のリセットノイズおよび1/f ノイ
ズを相殺し、それらの最小化された画像信号304 を出力
する回路である。相関二重サンプリング回路17は３つの
サンプルホールド回路(SH)18、19および20を有し、サン
プルホールド回路18は、低域通過フィルタ15およびパル
ス発生回路12と接続され、パルス発生回路12からのサン
プリングパルス（クランプパルス）103 に応動して信号
202 のピーク値を抽出し、これを信号203 として保持す
る回路である。他のサンプルホールド回路20は、低域通
過フィルタ16およびパルス発生回路12と接続され、パル
ス発生回路12からのサンプリングパルス104 に応動して
信号302のピーク値を抽出し、このピーク値対応の信号3
03 を保持する回路である。さらに他のサンプルホール
ド回路19は、サンプルホールド回路18に接続され、パル
ス発生回路12からのサンプリングパルス 104に応動して
信号 203をサンプリングし、これに対応する信号204 を
保持する回路である。サンプルホールド回路19および20
の各出力 204および 303は差動アンプ21に接続され、差
動アンプ21は、信号204 から信号303 を減算し、画像信
号304 を出力する演算回路である。
【００１３】動作状態において、電荷結合デバイス11
は、7.16MHz のクロックタイミングで画素信号100 を出
力する。画素信号100 はゲート13および14に入力され、
ゲート13および14は、それぞれパルス発生回路12からの
ゲートパルス101 および102 に応動して画素信号100 よ
りフィードスルー信号201 および画素信号301 を抽出す
る。抽出されたフィードスルー信号201 は、低域通過フ
ィルタ15に入力され、そのカットオフ周波数より高い帯
域の高域ノイズを除去されて信号202 としてサンプルホ
ールド回路18に入力される。サンプルホールド回路18
は、サンプリングパルス103 で信号202 のピーク値を抽
出し、信号203 として保持する。保持された信号 203
は、サンプルホールド回路19に入力され、サンプリング
パルス 104でサンプリングされてこれに対応する信号20
4 として保持される。
は、7.16MHz のクロックタイミングで画素信号100 を出
力する。画素信号100 はゲート13および14に入力され、
ゲート13および14は、それぞれパルス発生回路12からの
ゲートパルス101 および102 に応動して画素信号100 よ
りフィードスルー信号201 および画素信号301 を抽出す
る。抽出されたフィードスルー信号201 は、低域通過フ
ィルタ15に入力され、そのカットオフ周波数より高い帯
域の高域ノイズを除去されて信号202 としてサンプルホ
ールド回路18に入力される。サンプルホールド回路18
は、サンプリングパルス103 で信号202 のピーク値を抽
出し、信号203 として保持する。保持された信号 203
は、サンプルホールド回路19に入力され、サンプリング
パルス 104でサンプリングされてこれに対応する信号20
4 として保持される。
【００１４】本実施例によれば、入力の画素信号を低域
濾波して高周波ノイズを除き、その後、相関二重サンプ
リング回路17でサンプルホールドする構成をとってい
る。したがって、高周波ノイズの折り返しによるSN比の
低下が少ない。また、ゲート回路13および14によりフィ
ードスルー信号と画素信号を分離してから低域濾波して
いる。したがって、波形のなまりに起因する相関二重サ
ンプリング回路17のノイズ抑制効果の低減がなく、CCD
信号のリセットノイズおよび1/f ノイズが抑制され、SN
比のよい画像を得ることができる。
濾波して高周波ノイズを除き、その後、相関二重サンプ
リング回路17でサンプルホールドする構成をとってい
る。したがって、高周波ノイズの折り返しによるSN比の
低下が少ない。また、ゲート回路13および14によりフィ
ードスルー信号と画素信号を分離してから低域濾波して
いる。したがって、波形のなまりに起因する相関二重サ
ンプリング回路17のノイズ抑制効果の低減がなく、CCD
信号のリセットノイズおよび1/f ノイズが抑制され、SN
比のよい画像を得ることができる。
【００１５】一方、ゲート14で抽出された画素信号301
は低域通過フィルタ16に入力されて、そのカットオフ周
波数より高い高域ノイズが除去される。高域の除去され
た信号302 はサンプルホールド回路20に入力され、サン
プルホールド回路20は、サンプリングパルス104 により
信号302 のピーク値対応の信号303 を保持する。こうし
てサンプルホールド回路19および20にそれぞれ保持され
た信号 204および 303は差動アンプ21に入力され、差動
アンプ21は、前者の信号204 から後者の信号303 を減算
し、画像信号304 を出力する。これによって画像信号30
4 は、フィードスルー信号ｂおよび画素信号ｃに相関し
て重畳されている電荷結合デバイス11のリセットノイズ
および1/f ノイズが相殺された信号となる。とくに、サ
ンプルホールドの際、発生するサンプリングノイズ（ク
ロックノイズ）は、差動増幅器21の減算によって相殺さ
れる。
は低域通過フィルタ16に入力されて、そのカットオフ周
波数より高い高域ノイズが除去される。高域の除去され
た信号302 はサンプルホールド回路20に入力され、サン
プルホールド回路20は、サンプリングパルス104 により
信号302 のピーク値対応の信号303 を保持する。こうし
てサンプルホールド回路19および20にそれぞれ保持され
た信号 204および 303は差動アンプ21に入力され、差動
アンプ21は、前者の信号204 から後者の信号303 を減算
し、画像信号304 を出力する。これによって画像信号30
4 は、フィードスルー信号ｂおよび画素信号ｃに相関し
て重畳されている電荷結合デバイス11のリセットノイズ
および1/f ノイズが相殺された信号となる。とくに、サ
ンプルホールドの際、発生するサンプリングノイズ（ク
ロックノイズ）は、差動増幅器21の減算によって相殺さ
れる。
【００１６】本発明によるCCD 信号読出し回路の他の実
施例を図３に示す。同図の実施例によるCCD 信号読出し
回路23は、図１に示す実施例の回路10に対して、サンプ
ルホールド回路18に代って遅延(DL)回路24を設けた点が
相違する。以降の図において、同様の構成要素は同じ参
照番号で示す。また、図４には、本発明によるCCD 信号
読出し回路のさらに他の実施例を示す。この実施例の回
路26は、図３の実施例の回路23における遅延回路24が電
荷結合デバイス11の出力 100とゲート13との間に設けら
れている点が図３の回路23と相違する。両図の実施例に
おいて、遅延回路24および27は、図５からわかるよう
に、CCD 信号100 のフィードスルー信号ｂを遅延し、こ
れを画素信号ｃと同相にして差動アンプ21に送り、これ
によって相関ノイズを相殺するものである。
施例を図３に示す。同図の実施例によるCCD 信号読出し
回路23は、図１に示す実施例の回路10に対して、サンプ
ルホールド回路18に代って遅延(DL)回路24を設けた点が
相違する。以降の図において、同様の構成要素は同じ参
照番号で示す。また、図４には、本発明によるCCD 信号
読出し回路のさらに他の実施例を示す。この実施例の回
路26は、図３の実施例の回路23における遅延回路24が電
荷結合デバイス11の出力 100とゲート13との間に設けら
れている点が図３の回路23と相違する。両図の実施例に
おいて、遅延回路24および27は、図５からわかるよう
に、CCD 信号100 のフィードスルー信号ｂを遅延し、こ
れを画素信号ｃと同相にして差動アンプ21に送り、これ
によって相関ノイズを相殺するものである。
【００１７】これらの実施例によれば、入力の画素信号
を低域濾波して高周波ノイズを除き、その後、サンプリ
ング回路19および20でサンプルホールドする構成をとっ
ている。したがって、高周波ノイズの折り返しによるSN
比の低下が少ない。また、ゲート回路13および14により
フィードスルー信号と画素信号を分離してから低域濾波
している。したがって、波形のなまりに起因する相関二
重サンプリング回路17のノイズ抑制効果の低減がなく、
CCD 信号のリセットノイズおよび1/f ノイズが抑制さ
れ、SN比のよい画像を得ることができる。
を低域濾波して高周波ノイズを除き、その後、サンプリ
ング回路19および20でサンプルホールドする構成をとっ
ている。したがって、高周波ノイズの折り返しによるSN
比の低下が少ない。また、ゲート回路13および14により
フィードスルー信号と画素信号を分離してから低域濾波
している。したがって、波形のなまりに起因する相関二
重サンプリング回路17のノイズ抑制効果の低減がなく、
CCD 信号のリセットノイズおよび1/f ノイズが抑制さ
れ、SN比のよい画像を得ることができる。
【００１８】本発明によるCCD 信号読出し回路のさらに
他の実施例を図６に示す。同図に示すCCD 信号読出し回
路29は、前述の実施例の回路10におけるサンプルホール
ド回路18に代わり、ピーク検出回路(PD)30を低域フィル
タ15の出力 202に、また他のピーク検出回路31を低域フ
ィルタ16の出力 302に、それぞれ設けたのものである。
一方のピーク検出回路30は、図７のタイムチャートに示
すように、低域フィルタ15から出力されるフィードスル
ー信号ｂを掃引波形206 に変換する回路である。他方の
ピーク検出回路31は、低域フィルタ16から出力される画
素信号ｃを掃引波形306 （図７）に変換する回路であ
る。これらの掃引波形 206および 306は、図７からわか
るように、それぞれ入力信号 202および 302のピークに
追随し、その後、緩やかに減衰する波形である。これに
よって、低域フィルタ16から出力される画素信号ｃの実
質的なピーク値またはそれに対応した信号を得ることが
できる。このような波形操作を本明細書では、「平均
化」と称し、またそのような波形を「掃引波形」と称す
る。両回路30および31の後段にそれぞれある２つのサン
プルホールド回路19および20は、それぞれ掃引波形 206
および 306をパルス104に応動して同時にサンプリング
し、それらに保持する。
他の実施例を図６に示す。同図に示すCCD 信号読出し回
路29は、前述の実施例の回路10におけるサンプルホール
ド回路18に代わり、ピーク検出回路(PD)30を低域フィル
タ15の出力 202に、また他のピーク検出回路31を低域フ
ィルタ16の出力 302に、それぞれ設けたのものである。
一方のピーク検出回路30は、図７のタイムチャートに示
すように、低域フィルタ15から出力されるフィードスル
ー信号ｂを掃引波形206 に変換する回路である。他方の
ピーク検出回路31は、低域フィルタ16から出力される画
素信号ｃを掃引波形306 （図７）に変換する回路であ
る。これらの掃引波形 206および 306は、図７からわか
るように、それぞれ入力信号 202および 302のピークに
追随し、その後、緩やかに減衰する波形である。これに
よって、低域フィルタ16から出力される画素信号ｃの実
質的なピーク値またはそれに対応した信号を得ることが
できる。このような波形操作を本明細書では、「平均
化」と称し、またそのような波形を「掃引波形」と称す
る。両回路30および31の後段にそれぞれある２つのサン
プルホールド回路19および20は、それぞれ掃引波形 206
および 306をパルス104に応動して同時にサンプリング
し、それらに保持する。
【００１９】図９および図10に、ピーク検出回路30およ
び31に適用される回路の一例を示す。図９に示す回路
は、入力(IN)信号202 または302 が入力されてこれを増
幅するトランジスタQ1を有し、そのエミッタ 520が出力
(OUT) 端子 206または 306に接続される。エミッタ 520
にはまた、定電流回路ＩおよびコンデンサＣが接続され
ている。また図10に示す回路は、入力信号202 または30
2 が入力されてこれを差動増幅する差動増幅器 530を有
し、その出力 532がダイオードＤを介して出力(O端子 2
06または 306に接続される。差動増幅器 530の出力 532
はまた、ダイオードＤを介して定電流回路Ｉおよびコン
デンサＣに接続されるとともに、差動増幅器 530の反転
入力(-) にも接続されている。図９に示すピーク検出回
路30または31は、入力信号INをトランジスタQ1で増幅
し、これによってコンデンサＣが急速に充電される。入
力信号INの波高値が減少するにつれコンデンサＣが徐々
に放電し、一定の傾斜の掃引波形206 または306 を出力
OUT に出力する。図10に示すピーク検出回路30または31
は、増幅器 530で入力信号INを増幅してコンデンサＣを
急速に充電する。その他の点は、図９に示す回路と同じ
である。
び31に適用される回路の一例を示す。図９に示す回路
は、入力(IN)信号202 または302 が入力されてこれを増
幅するトランジスタQ1を有し、そのエミッタ 520が出力
(OUT) 端子 206または 306に接続される。エミッタ 520
にはまた、定電流回路ＩおよびコンデンサＣが接続され
ている。また図10に示す回路は、入力信号202 または30
2 が入力されてこれを差動増幅する差動増幅器 530を有
し、その出力 532がダイオードＤを介して出力(O端子 2
06または 306に接続される。差動増幅器 530の出力 532
はまた、ダイオードＤを介して定電流回路Ｉおよびコン
デンサＣに接続されるとともに、差動増幅器 530の反転
入力(-) にも接続されている。図９に示すピーク検出回
路30または31は、入力信号INをトランジスタQ1で増幅
し、これによってコンデンサＣが急速に充電される。入
力信号INの波高値が減少するにつれコンデンサＣが徐々
に放電し、一定の傾斜の掃引波形206 または306 を出力
OUT に出力する。図10に示すピーク検出回路30または31
は、増幅器 530で入力信号INを増幅してコンデンサＣを
急速に充電する。その他の点は、図９に示す回路と同じ
である。
【００２０】これらの動作の詳細を図８のタイムチャー
トに示す。同図において、図７に示した入力信号201 お
よび301 のパルス幅TWが互いに同じなら、それらの各ピ
ーク値VFP およびVSP は、式(1) に示すように入力信号
INの波高値VFおよびVSの平均値（〜で示す）に比例する
から、それぞれ電荷結合デバイス11の出力信号ｂおよび
ｃと等価である。実際にサンプルホールドされる時点で
は、ピーク値よりそれぞれΔVFおよびΔVSだけ低下す
る。
トに示す。同図において、図７に示した入力信号201 お
よび301 のパルス幅TWが互いに同じなら、それらの各ピ
ーク値VFP およびVSP は、式(1) に示すように入力信号
INの波高値VFおよびVSの平均値（〜で示す）に比例する
から、それぞれ電荷結合デバイス11の出力信号ｂおよび
ｃと等価である。実際にサンプルホールドされる時点で
は、ピーク値よりそれぞれΔVFおよびΔVSだけ低下す
る。
【００２１】
【数１】 式(1) より差動アンプ21の出力308 における電圧Vout
は、式(2) のようになる。
は、式(2) のようになる。
【００２２】
【数２】 式(2) における (ΔVF -ΔVS) は一定値であるから、出
力電圧Voutは、入力信号INの波高値VFおよびVSの平均値
の差に比例することになる。したがって、図６に示す実
施例の回路29は、図１の実施例回路10と同様に、フィー
ドスルー信号ｂと画素信号ｃの差分を出力 308に出力す
る。
力電圧Voutは、入力信号INの波高値VFおよびVSの平均値
の差に比例することになる。したがって、図６に示す実
施例の回路29は、図１の実施例回路10と同様に、フィー
ドスルー信号ｂと画素信号ｃの差分を出力 308に出力す
る。
【００２３】図11には、本発明によるCCD 信号読出し回
路のさらに他の実施例回路33を示す。この回路33は、図
６の回路29における低域フィルタ15および16、ならびに
ピーク検出回路30および31に代わり、平均値検出回路(M
D)34および35が配設されている。平均値検出回路34およ
び35は、図12に機能ブロックで示す回路例のように、入
力電圧201 または301 を電流に変換する変換器 540、リ
ミッタ40およびコンデンサC1を有し、これにより入力電
圧201 または301 を積分し、一定傾斜の掃引信号に変換
する回路である。図15および図17に、このようなリミッ
タ付き積分回路の具体例を示す。
路のさらに他の実施例回路33を示す。この回路33は、図
６の回路29における低域フィルタ15および16、ならびに
ピーク検出回路30および31に代わり、平均値検出回路(M
D)34および35が配設されている。平均値検出回路34およ
び35は、図12に機能ブロックで示す回路例のように、入
力電圧201 または301 を電流に変換する変換器 540、リ
ミッタ40およびコンデンサC1を有し、これにより入力電
圧201 または301 を積分し、一定傾斜の掃引信号に変換
する回路である。図15および図17に、このようなリミッ
タ付き積分回路の具体例を示す。
【００２４】図15に示す回路では、トランジスタQ2およ
びQ3を含む回路が電圧電流変換回路540 を構成し、その
出力側にリミッタ40が配設されている。リミッタ40は、
コンデンサC1の充電開始電圧を所定の値にする回路であ
る。この具体的回路において、定電流回路37、38および
39の電流をそれぞれI1、I1およびI2とする。また、定電
流回路39の電流I2はI2=I1+I0とする。図16のタイムチャ
ートを参照すると、期間t1において入力電圧VSはコンデ
ンサC1を電流IC1=VS/R-I0 で充電する。コンデンサC1
は、期間t2で放電し、その放電電流はIC1=-I0 となる。
期間t3で、リミッタ40がオンして一定電圧V0を保持す
る。
びQ3を含む回路が電圧電流変換回路540 を構成し、その
出力側にリミッタ40が配設されている。リミッタ40は、
コンデンサC1の充電開始電圧を所定の値にする回路であ
る。この具体的回路において、定電流回路37、38および
39の電流をそれぞれI1、I1およびI2とする。また、定電
流回路39の電流I2はI2=I1+I0とする。図16のタイムチャ
ートを参照すると、期間t1において入力電圧VSはコンデ
ンサC1を電流IC1=VS/R-I0 で充電する。コンデンサC1
は、期間t2で放電し、その放電電流はIC1=-I0 となる。
期間t3で、リミッタ40がオンして一定電圧V0を保持す
る。
【００２５】図11に示すCCD 信号読出し回路33のタイム
チャートを図13に示す。これからわかるように、フィー
ドスルー信号ｂおよび画素信号ｃは、それぞれ平均値検
出回路34および35により掃引信号210 および310 に変換
され、サンプリングパルス 104に応動してサンプルホー
ルド回路19および20にて同時にサンプルホールドされ
る。サンプルホールド回路19および20の出力 207および
307の間の差分が差動アンプ21の出力 308から出力され
る。図14の詳細なタイムチャートを参照すると、式(3)
のようになる。
チャートを図13に示す。これからわかるように、フィー
ドスルー信号ｂおよび画素信号ｃは、それぞれ平均値検
出回路34および35により掃引信号210 および310 に変換
され、サンプリングパルス 104に応動してサンプルホー
ルド回路19および20にて同時にサンプルホールドされ
る。サンプルホールド回路19および20の出力 207および
307の間の差分が差動アンプ21の出力 308から出力され
る。図14の詳細なタイムチャートを参照すると、式(3)
のようになる。
【００２６】
【数３】 ただしk およびK は定数である。
【００２７】サンプリング時点での各電位VFS およびVS
S は、 VFS=VF0+VFP-ΔVa ΔVa=I0Ta/c VSS=VS0+VSP-ΔVb ΔVb=I0Tb/c ただしΔVaおよびΔVbは一定値である。そこで、差動ア
ンプ21の出力308 の出力電圧Voutは、式(4) のようにな
る。
S は、 VFS=VF0+VFP-ΔVa ΔVa=I0Ta/c VSS=VS0+VSP-ΔVb ΔVb=I0Tb/c ただしΔVaおよびΔVbは一定値である。そこで、差動ア
ンプ21の出力308 の出力電圧Voutは、式(4) のようにな
る。
【００２８】
【数４】 ただし、A=VF0-VS0-ΔVa+ ΔVbは一定値である。図６に
示す実施例の回路29と同様に、図11に示すCCD 信号読出
し回路33の差動アンプ21の出力308 の出力電圧は式(5)
に示すようになる。
示す実施例の回路29と同様に、図11に示すCCD 信号読出
し回路33の差動アンプ21の出力308 の出力電圧は式(5)
に示すようになる。
【００２９】
【数５】 図17に示す平均値検出回路34および35の具体例も同様で
ある。
ある。
【００３０】本発明によるCCD 信号読出し回路のさらに
他の実施例の回路40を部分的に図18に示す。同図に示さ
れていない部分は、前述した他の実施例と同じ構成でよ
い。この回路40は、図11に示す回路33において、平均値
検出回路34の出力 210にサンプルホールド回路18を設
け、その出力 211をサンプルホールド回路19に接続した
ものである。サンプルホールド回路19には、パルス発生
回路12からクランプパルス 103が供給される。この場
合、平均値検出回路34および35は、低域フィルタおよび
ピーク値検出回路を含む構成でもよい。
他の実施例の回路40を部分的に図18に示す。同図に示さ
れていない部分は、前述した他の実施例と同じ構成でよ
い。この回路40は、図11に示す回路33において、平均値
検出回路34の出力 210にサンプルホールド回路18を設
け、その出力 211をサンプルホールド回路19に接続した
ものである。サンプルホールド回路19には、パルス発生
回路12からクランプパルス 103が供給される。この場
合、平均値検出回路34および35は、低域フィルタおよび
ピーク値検出回路を含む構成でもよい。
【００３１】電荷結合デバイス11は、カラー撮像デバイ
スの場合、３原色フィルタを有するが、この３原色信号
Ｒ、ＧおよびＢに対応して図11のCCD 信号読出し回路33
を３組設けてもよい。その構成例を図19に示す。この構
成例では、各読出し回路33にあるゲート12および14が電
荷結合デバイス11からの３原色信号Ｒ、ＧおよびＢの読
出しタイミングに同期して付勢され、それぞれの出力 3
08にリセットノイズおよび1/f ノイズの抑制された原色
信号が出力される。
スの場合、３原色フィルタを有するが、この３原色信号
Ｒ、ＧおよびＢに対応して図11のCCD 信号読出し回路33
を３組設けてもよい。その構成例を図19に示す。この構
成例では、各読出し回路33にあるゲート12および14が電
荷結合デバイス11からの３原色信号Ｒ、ＧおよびＢの読
出しタイミングに同期して付勢され、それぞれの出力 3
08にリセットノイズおよび1/f ノイズの抑制された原色
信号が出力される。
【００３２】図20は、同じく電荷結合デバイス11がカラ
ー撮像デバイスの場合、ゲート13および14と低域フィル
タ15および16とが３原色信号、たとえばＲ、Ｇおよび
Ｂ、に共通に設けられ、３組のサンプルホールド回路50
が３原色信号Ｒ、ＧおよびＢのそれぞれに専用に設けら
れている回路構成例である。この回路例では、各サンプ
ルホールド回路50に含まれているサンプルホールド回路
19および20が対応する３原色信号Ｒ、ＧおよびＢのタイ
ミングで駆動されることによって、それぞれの出力 308
にリセットノイズおよび1/f ノイズの抑制された原色信
号が出力される。
ー撮像デバイスの場合、ゲート13および14と低域フィル
タ15および16とが３原色信号、たとえばＲ、Ｇおよび
Ｂ、に共通に設けられ、３組のサンプルホールド回路50
が３原色信号Ｒ、ＧおよびＢのそれぞれに専用に設けら
れている回路構成例である。この回路例では、各サンプ
ルホールド回路50に含まれているサンプルホールド回路
19および20が対応する３原色信号Ｒ、ＧおよびＢのタイ
ミングで駆動されることによって、それぞれの出力 308
にリセットノイズおよび1/f ノイズの抑制された原色信
号が出力される。
【００３３】これらの実施例によれば、入力の画素信号
を低域濾波または積分して後、サンプルホールドする構
成をとっている。したがって、高周波ノイズの折り返し
によるSN比の低下が少ない。また、ゲート回路13および
14によりフィードスルー信号と画素信号を分離してから
低域濾波または積分している。したがって、波形のなま
りに起因する相関二重サンプリングのノイズ抑制効果の
低減がない。さらに、ピーク検出または積分を用いる場
合は、サンプリングのタイミング精度が大幅に緩和され
る。また、ピーク検出または積分されたフィードスルー
信号および画素信号は、同じタイミングでサンプルホー
ルドすることも可能であり、これにより回路構成が簡略
になる。
を低域濾波または積分して後、サンプルホールドする構
成をとっている。したがって、高周波ノイズの折り返し
によるSN比の低下が少ない。また、ゲート回路13および
14によりフィードスルー信号と画素信号を分離してから
低域濾波または積分している。したがって、波形のなま
りに起因する相関二重サンプリングのノイズ抑制効果の
低減がない。さらに、ピーク検出または積分を用いる場
合は、サンプリングのタイミング精度が大幅に緩和され
る。また、ピーク検出または積分されたフィードスルー
信号および画素信号は、同じタイミングでサンプルホー
ルドすることも可能であり、これにより回路構成が簡略
になる。
【００３４】
【発明の効果】このように本発明によれば、フィードス
ルー信号と画素信号を分離し、低域濾波して高周波ノイ
ズを除き、相関二重サンプリング回路でサンプリングす
る構成をとっている。したがって、折り返しノイズがな
く、しかも相関二重サンプリング回路のノイズ抑制効果
を低減することなく、CCD 信号のリセットノイズおよび
1/f ノイズを抑制し、SN比のよい画像を得ることができ
る。
ルー信号と画素信号を分離し、低域濾波して高周波ノイ
ズを除き、相関二重サンプリング回路でサンプリングす
る構成をとっている。したがって、折り返しノイズがな
く、しかも相関二重サンプリング回路のノイズ抑制効果
を低減することなく、CCD 信号のリセットノイズおよび
1/f ノイズを抑制し、SN比のよい画像を得ることができ
る。
【図１】本発明によるCCD 信号読出し回路の実施例を示
すブロック図である。
すブロック図である。
【図２】図１に示す実施例の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図３】本発明によるCCD 信号読出し回路の他の実施例
を示すブロック図である。
を示すブロック図である。
【図４】本発明によるCCD 信号読出し回路のさらに他の
実施例を示すブロック図である。
実施例を示すブロック図である。
【図５】図３および図４に示す実施例の動作を説明する
ための波形図である。
ための波形図である。
【図６】本発明によるCCD 信号読出し回路のさらに他の
実施例を示すブロック図である。
実施例を示すブロック図である。
【図７】図６に示す実施例の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図８】図６に示す実施例の動作を説明するための波形
図である。
図である。
【図９】図６に示す実施例におけるピーク検出回路の例
を示す機能回路図である。
を示す機能回路図である。
【図１０】図６に示す実施例におけるピーク検出回路の
他の例を示す機能回路図である。
他の例を示す機能回路図である。
【図１１】本発明によるCCD 信号読出し回路のさらに他
の実施例を示すブロック図である。
の実施例を示すブロック図である。
【図１２】図11に示す実施例における平均値検出回路の
機能構成を示す説明図である。
機能構成を示す説明図である。
【図１３】図11に示す実施例の動作を説明するためのタ
イムチャートである。
イムチャートである。
【図１４】図11に示す実施例の動作を説明するための波
形図である。
形図である。
【図１５】図12に示すリミッタ付き積分回路の例を示す
回路図である。
回路図である。
【図１６】図15に示す回路の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図１７】図12に示すリミッタ付き積分回路の他の例を
示す回路図である。
示す回路図である。
【図１８】本発明によるCCD 信号読出し回路のさらに他
の実施例を部分的に示すブロック図である。
の実施例を部分的に示すブロック図である。
【図１９】本発明によるCCD 信号読出し回路をカラー撮
像デバイスの回路に適用した例を示すブロック図であ
る。
像デバイスの回路に適用した例を示すブロック図であ
る。
【図２０】本発明によるCCD 信号読出し回路をカラー撮
像デバイスの回路に適用した他の例を示すブロック図で
ある。
像デバイスの回路に適用した他の例を示すブロック図で
ある。
10、23、26、33、40 CCD 信号読出し回路 11 電荷結合デバイス 12 パルス発生回路 13、14 ゲート 15、16 低域通過フィルタ 17 相関二重サンプリング回路 18〜20、50 サンプルホールド回路 21 差動アンプ 24、27 遅延回路 30、31 ピーク検出回路 34、35 平均値検出回路 37、38、39 定電流回路 40 リミッタ
Claims (7)
- 【請求項１】 電荷結合デバイス(CCD) から出力される
第１の信号を受け、相関二重サンプリングによってリセ
ットノイズの除去された第２の信号を出力し、第１の信
号は、複数の画素期間を含み、該複数の画素期間のそれ
ぞれは、リセット期間、該リセット期間に続くフィード
スルー期間、および該フィードスルー期間に続く画素信
号期間を含むCCD 信号読出し回路において、該回路は、 第１の信号を受け、前記複数の画素期間のそれぞれにお
いてフィードスルー信号および画素信号を分離する信号
抽出手段と、 該フィードスルー信号および画素信号をそれぞれ低域濾
波する低域濾波手段と、 該濾波されたフィードスルー信号をサンプルホールドす
る信号保持手段と、 該サンプルホールドされた信号から前記濾波された画素
信号を減算して第２の信号を出力する差動増幅器手段と
を含むことを特徴とするCCD 信号読出し回路。 - 【請求項２】 CCD から出力される第１の信号を受け、
相関二重サンプリングによってリセットノイズの除去さ
れた第２の信号を出力し、第１の信号は、複数の画素期
間を含み、該複数の画素期間のそれぞれは、リセット期
間、該リセット期間に続くフィードスルー期間、および
該フィードスルー期間に続く画素信号期間を含むCCD 信
号読出し回路において、該回路は、 第１の信号を受け、前記複数の画素期間のそれぞれにお
いてフィードスルー信号および画素信号を分離する信号
抽出手段と、 該フィードスルー信号および画素信号をそれぞれ低域濾
波する低域濾波手段と、 該濾波されたフィードスルー信号を前記画素期間まで遅
延させる遅延手段と、 該遅延された信号から前記濾波された画素信号を減算し
て第２の信号を出力する差動増幅器手段とを含むことを
特徴とするCCD 信号読出し回路。 - 【請求項３】 CCD から出力される第１の信号を受け、
相関二重サンプリングによってリセットノイズの除去さ
れた第２の信号を出力し、第１の信号は、複数の画素期
間を含み、該複数の画素期間のそれぞれは、リセット期
間、該リセット期間に続くフィードスルー期間、および
該フィードスルー期間に続く画素信号期間を含むCCD 信
号読出し回路において、該回路は、 第１の信号を前記画素期間まで遅延させる遅延手段と、 該遅延された信号を受け、前記複数の画素期間のそれぞ
れにおいてフィードスルー信号を分離する第１の信号抽
出手段と、 第１の信号を受け、前記複数の画素期間のそれぞれにお
いて画素信号を分離する第２の信号抽出手段と、 前記分離されたフィードスルー信号および画素信号をそ
れぞれ低域濾波する低域濾波手段と、 該濾波されたフィードスルー信号から該濾波された画素
信号を減算して第２の信号を出力する差動増幅器手段と
を含むことを特徴とするCCD 信号読出し回路。 - 【請求項４】 CCD から出力される第１の信号を受け、
相関二重サンプリングによってリセットノイズの除去さ
れた第２の信号を出力し、第１の信号は、複数の画素期
間を含み、該複数の画素期間のそれぞれは、リセット期
間、該リセット期間に続くフィードスルー期間、および
該フィードスルー期間に続く画素信号期間を含むCCD 信
号読出し回路において、該回路は、 第１の信号を受け、前記複数の画素期間のそれぞれにお
いてフィードスルー信号および画素信号を分離する信号
抽出手段と、 該フィードスルー信号および画素信号をそれぞれ平均化
し、同相化する平均化手段と、 該平均化手段の出力する信号を減算して第２の信号を出
力する差動増幅器手段とを含むことを特徴とするCCD 信
号読出し回路。 - 【請求項５】 請求項４に記載の回路において、前記平
均化手段は、 前記抽出されたフィードスルー信号および画素信号をそ
れぞれ低域濾波する低域濾波手段と、 該濾波されたフィードスルー信号および画素信号の実質
的なピーク値を検出するピーク検出手段とを含むことを
特徴とするCCD 信号読出し回路。 - 【請求項６】 請求項４に記載の回路において、前記平
均化手段は、前記抽出されたフィードスルー信号および
画素信号を積分する積分手段を含むことを特徴とするCC
D 信号読出し回路。 - 【請求項７】 請求項１ないし４のいずれかに記載の回
路において、前記CCD は、複数の色信号を生成するカラ
ー撮像デバイスであり、該CCD 信号読出し回路が前記複
数の色信号のそれぞれについて配設されていることを特
徴とするCCD信号読出し回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13729694A JP3542636B2 (ja) | 1994-06-20 | 1994-06-20 | Ｃｃｄ信号読出し回路 |
| US08/474,670 US5572155A (en) | 1994-06-20 | 1995-06-07 | CCD signal read-out circuit free from ailiasing of high-frequency noises |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13729694A JP3542636B2 (ja) | 1994-06-20 | 1994-06-20 | Ｃｃｄ信号読出し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH089262A true JPH089262A (ja) | 1996-01-12 |
| JP3542636B2 JP3542636B2 (ja) | 2004-07-14 |
Family
ID=15195374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13729694A Expired - Fee Related JP3542636B2 (ja) | 1994-06-20 | 1994-06-20 | Ｃｃｄ信号読出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3542636B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253789A (ja) * | 2005-03-08 | 2006-09-21 | Fuji Photo Film Co Ltd | 信号検出装置 |
| JP2016082391A (ja) * | 2014-10-16 | 2016-05-16 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
| CN115684128A (zh) * | 2022-10-28 | 2023-02-03 | 嘉庚创新实验室 | 一种拉曼光谱信号降噪处理方法、装置及拉曼光谱仪 |
-
1994
- 1994-06-20 JP JP13729694A patent/JP3542636B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253789A (ja) * | 2005-03-08 | 2006-09-21 | Fuji Photo Film Co Ltd | 信号検出装置 |
| JP2016082391A (ja) * | 2014-10-16 | 2016-05-16 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
| CN115684128A (zh) * | 2022-10-28 | 2023-02-03 | 嘉庚创新实验室 | 一种拉曼光谱信号降噪处理方法、装置及拉曼光谱仪 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3542636B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004260828A (ja) | リセットドレイン電流及びソースフォロワ出力を組み合わすｃｍｏｓ型ａｐｓ読み出し方式 | |
| US5572155A (en) | CCD signal read-out circuit free from ailiasing of high-frequency noises | |
| JPH01106677A (ja) | 電荷転送素子の出力回路 | |
| JP2564272B2 (ja) | 固体撮像装置の信号読み出し装置 | |
| JPS62185471A (ja) | 固体撮像素子 | |
| JP3542636B2 (ja) | Ｃｃｄ信号読出し回路 | |
| JP2000299817A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JPH0746844B2 (ja) | 固体撮像装置の信号読み出し装置 | |
| JPH0342750B2 (ja) | ||
| US5467130A (en) | Ground driven delay line correlator | |
| US4857996A (en) | Image pickup device with reduced fixed pattern noise | |
| US6055016A (en) | L-C low pass filter correlator | |
| JPH04246976A (ja) | カメラ装置 | |
| JP3433518B2 (ja) | 読出回路 | |
| JP3993251B2 (ja) | Ｃｃｄ信号読出し回路 | |
| JP2510501B2 (ja) | 固体撮像装置 | |
| JPH03135177A (ja) | 信号読み出し装置 | |
| JP3435211B2 (ja) | 電子内視鏡の映像信号処理装置 | |
| JPS6332315B2 (ja) | ||
| JPH09282898A (ja) | サンプルホールド回路および信号読出回路 | |
| JP2002152597A (ja) | 固体撮像デバイスおよび固体撮像装置 | |
| JPH0779447B2 (ja) | 撮像装置 | |
| JPH05207378A (ja) | Ｃｃｄ固体撮像装置の駆動方法 | |
| JPH06292065A (ja) | アナログ−ディジタル変換用クロック信号発生装置 | |
| JPH0473913B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |