JPH0894686A - 模擬インダクタ - Google Patents
模擬インダクタInfo
- Publication number
- JPH0894686A JPH0894686A JP23392594A JP23392594A JPH0894686A JP H0894686 A JPH0894686 A JP H0894686A JP 23392594 A JP23392594 A JP 23392594A JP 23392594 A JP23392594 A JP 23392594A JP H0894686 A JPH0894686 A JP H0894686A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- resistor
- simulated inductor
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【目的】 電力系統モデルを小形化するため、電力系統
モデルの任意の場所に挿入でき、送電線の距離に応じ
て、そのインダクタンスの値を任意に可変できる模擬イ
ンダクタを提供する。 【構成】 演算増幅器、電流検出抵抗、コンデンサ及び
演算抵抗から構成される模擬インダクタにおいて、演算
増幅器出力の電流検出抵抗の電圧降下分を可変抵抗で分
圧して演算増幅器のマイナス入力端子に帰還する分圧回
路を備え、任意のインダクタンス値を模擬する。
モデルの任意の場所に挿入でき、送電線の距離に応じ
て、そのインダクタンスの値を任意に可変できる模擬イ
ンダクタを提供する。 【構成】 演算増幅器、電流検出抵抗、コンデンサ及び
演算抵抗から構成される模擬インダクタにおいて、演算
増幅器出力の電流検出抵抗の電圧降下分を可変抵抗で分
圧して演算増幅器のマイナス入力端子に帰還する分圧回
路を備え、任意のインダクタンス値を模擬する。
Description
【０００１】
【産業上の利用分野】本発明は、電力系統モデルを電子
回路を構成する際、送電線のインダクタンスを模擬する
模擬インダクタを関する。
回路を構成する際、送電線のインダクタンスを模擬する
模擬インダクタを関する。
【０００２】
【従来の技術】保護継電装置を各種の模擬条件下で試験
するために、電力系統を忠実に模擬した模擬送電線装置
等の電力系統モデルを使用することが一般的である。こ
れらの電力系統モデルの構成要素である送電線はインダ
クタ、抵抗器、コンデンサからなるＬＣＲ回路で構成す
ることが必要であるが、従来の鉄心にコイルを巻いたイ
ンダクタを使用したのでは形状が大きく、重量も重く、
かつインダクタンスの値を可変するためには、インダク
タに中間タップを設け、そのタップを切り換える方法を
とらざるを得ないため、電力系統モデルの小型化を阻害
する要因となっている。
するために、電力系統を忠実に模擬した模擬送電線装置
等の電力系統モデルを使用することが一般的である。こ
れらの電力系統モデルの構成要素である送電線はインダ
クタ、抵抗器、コンデンサからなるＬＣＲ回路で構成す
ることが必要であるが、従来の鉄心にコイルを巻いたイ
ンダクタを使用したのでは形状が大きく、重量も重く、
かつインダクタンスの値を可変するためには、インダク
タに中間タップを設け、そのタップを切り換える方法を
とらざるを得ないため、電力系統モデルの小型化を阻害
する要因となっている。
【０００３】インダクタを小形、軽量化し、かつ、その
特性を向上させる方法として、図５に示す模擬インダク
タが知られている。図５において、２は演算増幅器、Ｒ
0 は電流検出抵抗、Ｒ1 ，Ｒ2 は演算抵抗、Ｃはコンデ
ンサである。この回路のインピーダンスＺは、（１）式
の通りとなり、インダクタンスとして機能する。
特性を向上させる方法として、図５に示す模擬インダク
タが知られている。図５において、２は演算増幅器、Ｒ
0 は電流検出抵抗、Ｒ1 ，Ｒ2 は演算抵抗、Ｃはコンデ
ンサである。この回路のインピーダンスＺは、（１）式
の通りとなり、インダクタンスとして機能する。
【０００４】
【数１】 Ｚ＝Ｒ0 ＋ｊωＣＲ1 Ｒ0 …（１） ここで、Ｒ0 ：電流検出抵抗Ｒ0 の抵抗値（Ω） ω ：角周波数 Ｃ ：コンデンサＣの静電容量（Ｆ） Ｒ1 ：演算抵抗Ｒ1 の抵抗値（Ω）
【０００５】
【発明が解決しようとする課題】電力系統モデルを小形
化するためには、電力系統モデルの任意の場所に挿入で
き、送電線の距離に応じて、そのインダクタンスの値を
任意に可変できる模擬インダクタが必要であるが、その
ような模擬インダクタは存在しなかった。
化するためには、電力系統モデルの任意の場所に挿入で
き、送電線の距離に応じて、そのインダクタンスの値を
任意に可変できる模擬インダクタが必要であるが、その
ような模擬インダクタは存在しなかった。
【０００６】
【課題を解決するための手段】図１に示すように、本発
明による模擬インダクタ１は、演算増幅器２と、電流検
出抵抗Ｒ0 と、演算抵抗Ｒ1 ，Ｒ2 とコンデンサＣと、
電流検出抵抗Ｒ0 の電圧降下分を分圧して、前記演算増
幅器に負帰還をかける分圧比可変の分圧回路３と、模擬
インダクタに正負の電圧を供給する制御電源４と、端子
Ａ−Ｂとを備えている。
明による模擬インダクタ１は、演算増幅器２と、電流検
出抵抗Ｒ0 と、演算抵抗Ｒ1 ，Ｒ2 とコンデンサＣと、
電流検出抵抗Ｒ0 の電圧降下分を分圧して、前記演算増
幅器に負帰還をかける分圧比可変の分圧回路３と、模擬
インダクタに正負の電圧を供給する制御電源４と、端子
Ａ−Ｂとを備えている。
【０００７】
【作用】このように構成された本発明による模擬インダ
クタによれば、模擬インダクタに加えられる電圧ｖと電
流検出抵抗Ｒ0 を流れる電流ｉとの比、すなわち、模擬
インダクタのインピーダンスＺは、式（２）の通りとな
り、インダクタとして機能する。
クタによれば、模擬インダクタに加えられる電圧ｖと電
流検出抵抗Ｒ0 を流れる電流ｉとの比、すなわち、模擬
インダクタのインピーダンスＺは、式（２）の通りとな
り、インダクタとして機能する。
【０００８】
【数２】 Ｚ＝ｋ（Ｒ0 ＋ｊωＣＲ1 Ｒ0 ） …（２） ここで、ｋ ：分圧回路の分圧比 Ｒ0 ：電流検出抵抗Ｒ0 の抵抗値（Ω） ω ：角周波数 Ｃ ：コンデンサＣの静電容量（Ｆ） Ｒ1 ：演算抵抗Ｒ1 の抵抗値（Ω）
【０００９】
【実施例】図２に本発明による第１の実施例の模擬イン
ダクタを示す。この第１の実施例の模擬インダクタ１ａ
は、差動増幅器構成の演算増幅器２と、電流検出抵抗Ｒ
0 と演算抵抗Ｒ1 ，Ｒ2 とコンデンサＣと、電流検出抵
抗Ｒ0の電圧降下分を分圧して、演算増幅器２のマイナ
ス端子に帰還をかけるために可変抵抗を使用した分圧回
路３と、模擬インダクタに正負の電圧を供給する制御電
源４と、端子Ａ−Ｂとを備えている。演を抵抗Ｒ2 は演
算増幅器の入力バイアス電流を補償するための抵抗で、
演算抵抗Ｒ1 と同じ抵抗値としている。
ダクタを示す。この第１の実施例の模擬インダクタ１ａ
は、差動増幅器構成の演算増幅器２と、電流検出抵抗Ｒ
0 と演算抵抗Ｒ1 ，Ｒ2 とコンデンサＣと、電流検出抵
抗Ｒ0の電圧降下分を分圧して、演算増幅器２のマイナ
ス端子に帰還をかけるために可変抵抗を使用した分圧回
路３と、模擬インダクタに正負の電圧を供給する制御電
源４と、端子Ａ−Ｂとを備えている。演を抵抗Ｒ2 は演
算増幅器の入力バイアス電流を補償するための抵抗で、
演算抵抗Ｒ1 と同じ抵抗値としている。
【００１０】次に、上記実施例の動作を説明する。端子
Ａ−Ｂ間に電圧ｖが加えられると、電流検出抵抗Ｒ0 に
電流ｉが流れる。演算増幅器２のプラス入力端子の電圧
をｅ（＋）、マイナス入力端子の電圧をｅ（−）とする
と、ｅ（＋）はコンデンサＣと演算抵抗Ｒ1 で入力電圧
ｖを分圧した電圧、ｅ（−）は入力電圧ｖと電流検出抵
抗Ｒ0 の電圧降下（ｉＲ0 ）を分圧回路３の分圧比ｋで
分圧した電圧との差電圧となるが、２は演算増幅器であ
るため、その入力インピーダンスは極めて大きく、プラ
ス入力端子の電圧ｅ（＋）とマイナス入力端子の電圧ｅ
（−）が等しくなるように動作する。このため、入力電
圧ｖの角周波数をω、電流検出抵抗Ｒ0 の抵抗値をＲ0
、演算抵抗Ｒ1 の抵抗値をＲ1 、コンデンサＣの静電
容量をＣ、分圧回路３の可変抵抗器の抵抗値をＲK とす
ると、入力電圧ｖと入力電流ｉとの間には（３）式の関
係が成立する。
Ａ−Ｂ間に電圧ｖが加えられると、電流検出抵抗Ｒ0 に
電流ｉが流れる。演算増幅器２のプラス入力端子の電圧
をｅ（＋）、マイナス入力端子の電圧をｅ（−）とする
と、ｅ（＋）はコンデンサＣと演算抵抗Ｒ1 で入力電圧
ｖを分圧した電圧、ｅ（−）は入力電圧ｖと電流検出抵
抗Ｒ0 の電圧降下（ｉＲ0 ）を分圧回路３の分圧比ｋで
分圧した電圧との差電圧となるが、２は演算増幅器であ
るため、その入力インピーダンスは極めて大きく、プラ
ス入力端子の電圧ｅ（＋）とマイナス入力端子の電圧ｅ
（−）が等しくなるように動作する。このため、入力電
圧ｖの角周波数をω、電流検出抵抗Ｒ0 の抵抗値をＲ0
、演算抵抗Ｒ1 の抵抗値をＲ1 、コンデンサＣの静電
容量をＣ、分圧回路３の可変抵抗器の抵抗値をＲK とす
ると、入力電圧ｖと入力電流ｉとの間には（３）式の関
係が成立する。
【００１１】
【数３】 ｖＲ1 ／（Ｒ1 ＋１／ｊωＣ）＝ｖ−ｋｉ（Ｒ0 Ｒk ／（Ｒ0 ＋ＲK ）） …（３） （３）式において、Ｒk ＞＞Ｒ0 となるようにＲk ，Ｒ
0 を選定すれば、（４）式が成立する。
0 を選定すれば、（４）式が成立する。
【００１２】
【数４】 ｖＲ１／（Ｒ1 ＋１／ｊωＣ）＝ｖ−ｋｉＲ0 …（４） 模擬インダクタ１ａのインピーダンスＺは、ｖ／ｉとな
るため、（４）式からｖ／ｉを求めると、インピーダン
スＺは（５）式の通りとなる。
るため、（４）式からｖ／ｉを求めると、インピーダン
スＺは（５）式の通りとなる。
【００１３】
【数５】 Ｚ＝ｖ／ｉ＝ｋ（Ｒ0 ＋ｊωＣＲ1 Ｒ0 ） …（５） すなわち、本実施例による模擬インダクタは、インダク
タンス（Ｌ）分ｋωＣＲ1 Ｒ0 、抵抗（Ｒ）分ｋＲ0 の
インダクタとして機能することになるため、分圧回路３
の分圧比ｋを可変することにより、任意のインダクタン
ス値を模擬できるばかりか、この模擬インダクタ１ａの
Ｑ（ωＬ／Ｒ）は、ωＣＲ1 となる。ここで、例えばω
＝ 100π、Ｃ＝１μＦ、Ｒ1 ＝１ＭΩとすれば、Ｑ＝31
9 となり、極めて良質のインダクタが得られる。また、
この模擬インダクタ１は端子Ａ−Ｂから入力される入力
電圧ｖとは絶縁された制御電源４で動作するため、任意
の回路の任意の場所に挿入することができる。
タンス（Ｌ）分ｋωＣＲ1 Ｒ0 、抵抗（Ｒ）分ｋＲ0 の
インダクタとして機能することになるため、分圧回路３
の分圧比ｋを可変することにより、任意のインダクタン
ス値を模擬できるばかりか、この模擬インダクタ１ａの
Ｑ（ωＬ／Ｒ）は、ωＣＲ1 となる。ここで、例えばω
＝ 100π、Ｃ＝１μＦ、Ｒ1 ＝１ＭΩとすれば、Ｑ＝31
9 となり、極めて良質のインダクタが得られる。また、
この模擬インダクタ１は端子Ａ−Ｂから入力される入力
電圧ｖとは絶縁された制御電源４で動作するため、任意
の回路の任意の場所に挿入することができる。
【００１４】（その他の実施例） （１）図２の第１の実施例に示す模擬インダクタのＱ
は、極めて高く、良質ではあるが、送電線のような自然
界に存在するインダクタのＱはかなり低く、Ｑが低い方
が便利な場合がある。図３はこのような場合に便利な模
擬インダクタを示す第２の実施例である。
は、極めて高く、良質ではあるが、送電線のような自然
界に存在するインダクタのＱはかなり低く、Ｑが低い方
が便利な場合がある。図３はこのような場合に便利な模
擬インダクタを示す第２の実施例である。
【００１５】この第２の実施例の模擬インダクタ１ｂ
は、図２に示す第１の実施例と同様に演算増幅器２と、
電流検出抵抗Ｒ0 と、演算抵抗Ｒ1 ，Ｒ2 と、コンデン
サＣと、分圧比が可変できる分圧回路３と、模擬インダ
クタに正負の電圧を供給する電源４と、端子Ａ−Ｂを備
え、更にコンデンサＣに抵抗Ｒ3 が並列に接続されてい
る。この第２の実施例も第１の実施例と同様な動作を行
い、模擬インダクタ１ｂのインピーダンスＺは（６）式
の通りとなる。
は、図２に示す第１の実施例と同様に演算増幅器２と、
電流検出抵抗Ｒ0 と、演算抵抗Ｒ1 ，Ｒ2 と、コンデン
サＣと、分圧比が可変できる分圧回路３と、模擬インダ
クタに正負の電圧を供給する電源４と、端子Ａ−Ｂを備
え、更にコンデンサＣに抵抗Ｒ3 が並列に接続されてい
る。この第２の実施例も第１の実施例と同様な動作を行
い、模擬インダクタ１ｂのインピーダンスＺは（６）式
の通りとなる。
【００１６】
【数６】 Ｚ＝ｖ／ｉ＝ｋ（Ｒ0 （Ｒ1 ＋Ｒ3 ）／Ｒ3 ＋ｊωＣＲ1 Ｒ0 ）…（６） すなわち、第１の実施例とインダクタンスＬの値は変わ
らないが、抵抗分が（Ｒ1 ＋Ｒ3 ）／Ｒ3 倍に増加し、
ＱはＲ3 ／（Ｒ1 ＋Ｒ3 ）倍に低下し、より、実際に近
いインダクタの模擬が可能である。また、Ｒ3 を可変抵
抗に置き換えればＱの値を可変することも可能である。
らないが、抵抗分が（Ｒ1 ＋Ｒ3 ）／Ｒ3 倍に増加し、
ＱはＲ3 ／（Ｒ1 ＋Ｒ3 ）倍に低下し、より、実際に近
いインダクタの模擬が可能である。また、Ｒ3 を可変抵
抗に置き換えればＱの値を可変することも可能である。
【００１７】（２）図４に本発明による模擬インダクタ
の第３の実施例を示す。この第３の実施例の模擬インダ
クタ１ｃは図１および図２の実施例の分圧回路３の分圧
比を外部からディジタル量の形で整定できる分圧回路３
−１で置き換えている。分圧回路３−１は電流検出抵抗
Ｒ0 の電圧降下分を反転増幅する差動増幅回路３ａと、
差動増幅回路３ａの出力に外部からディジタル量の形で
可変可能な分圧比ｋを乗じた出力を発生する乗算形Ｄ／
Ａ変換器３ｂと、入力乗算形Ｄ／Ａ変換器３ｂに入力電
圧ｖを加算し、演算増幅器２に負帰還をかける加算回路
３ｃとを備えている。
の第３の実施例を示す。この第３の実施例の模擬インダ
クタ１ｃは図１および図２の実施例の分圧回路３の分圧
比を外部からディジタル量の形で整定できる分圧回路３
−１で置き換えている。分圧回路３−１は電流検出抵抗
Ｒ0 の電圧降下分を反転増幅する差動増幅回路３ａと、
差動増幅回路３ａの出力に外部からディジタル量の形で
可変可能な分圧比ｋを乗じた出力を発生する乗算形Ｄ／
Ａ変換器３ｂと、入力乗算形Ｄ／Ａ変換器３ｂに入力電
圧ｖを加算し、演算増幅器２に負帰還をかける加算回路
３ｃとを備えている。
【００１８】入力電圧ｖによって電流検出抵抗Ｒ0 に流
れる電流ｉによる電圧降下［ｉＲ0］を反転増幅した差
動増幅回路３ｂの出力［−ｉＲ0 ］は、次のＤ／Ａ変換
回路３ｂで、分圧比ｋが乗じられ、［−ｋｉＲ0 ］とな
る。ここで、外部から導入したディジタル量をｄ、Ｄ／
Ａ変換器のビット数をｎとすれば、ｋ＝ｄ／２n とな
る。このＤ／Ａ変換回路３ｂの出力［−ｋｉＲ0 ］は次
段の加算回路３ｃで入力電圧ｖが加算され、［ｖ−ｋｉ
Ｒ0 ］の大きさで演算増幅器２のマイナス入力端子に帰
還する。演算増幅器２のプラス入力端子の電圧は図１の
実施例と同じであるため、前記（４）、（５）式の関係
が成立し、外部からインダクタンスの値をディジタル量
の形で任意に可変可能な模擬インダクタが得られる。
れる電流ｉによる電圧降下［ｉＲ0］を反転増幅した差
動増幅回路３ｂの出力［−ｉＲ0 ］は、次のＤ／Ａ変換
回路３ｂで、分圧比ｋが乗じられ、［−ｋｉＲ0 ］とな
る。ここで、外部から導入したディジタル量をｄ、Ｄ／
Ａ変換器のビット数をｎとすれば、ｋ＝ｄ／２n とな
る。このＤ／Ａ変換回路３ｂの出力［−ｋｉＲ0 ］は次
段の加算回路３ｃで入力電圧ｖが加算され、［ｖ−ｋｉ
Ｒ0 ］の大きさで演算増幅器２のマイナス入力端子に帰
還する。演算増幅器２のプラス入力端子の電圧は図１の
実施例と同じであるため、前記（４）、（５）式の関係
が成立し、外部からインダクタンスの値をディジタル量
の形で任意に可変可能な模擬インダクタが得られる。
【００１９】
【発明の効果】本発明による模擬インダクタは、インダ
クタンス（Ｌ）分［ｋωＣＲ1 Ｒ0 ］、抵抗（Ｒ）分
［ｋＲ0 ］のインダクタとして機能することになるた
め、分圧回路３の分圧比ｋを可変することにより、任意
のインダクタンス値を模擬できる良質のインダクタが得
られる。また、入力電圧ｖとは絶縁された制御電源４で
動作させることにより、任意の回路の任意の場所に挿入
することができる。このため、電力系統モデルの使用し
た際、電力系統モデルを小形、軽量化することができ
る。
クタンス（Ｌ）分［ｋωＣＲ1 Ｒ0 ］、抵抗（Ｒ）分
［ｋＲ0 ］のインダクタとして機能することになるた
め、分圧回路３の分圧比ｋを可変することにより、任意
のインダクタンス値を模擬できる良質のインダクタが得
られる。また、入力電圧ｖとは絶縁された制御電源４で
動作させることにより、任意の回路の任意の場所に挿入
することができる。このため、電力系統モデルの使用し
た際、電力系統モデルを小形、軽量化することができ
る。
【図１】本発明による模擬インダクタを示すブロック
図。
図。
【図２】本発明による模擬インダクタを示す第１の実施
例のブロック図。
例のブロック図。
【図３】本発明の模擬インダクタを示す第２の他の実施
例のブロック図。
例のブロック図。
【図４】本発明の模擬インダクタを示す第３の実施例の
ブロック図。
ブロック図。
【図５】従来の模擬インダクタを示すブロック図であ
る。
る。
【符号の説明】 １，１ａ，１ｂ，１ｃ…模擬インダクタ、 ２…演算増幅器、 ３，３−１…分圧回路、 ３ａ…差動増幅回路、 ３ｂ…Ｄ／Ａ変換回路、 ３ｃ…加算回路 ４…制御電源 Ｃ…コンデンサ Ｒ0 …電流検出抵抗 Ｒ1 ，Ｒ2 ，Ｒ3 …演算抵抗。
Claims (4)
- 【請求項１】 演算増幅器と、前記演算増幅器の出力端
子と外部から電圧を導入する入力端子間に挿入した電流
検出抵抗Ｒ0 と、前記外部入力端子と前記演算増幅器の
プラス入力端子間に挿入したコンデンサＣと、前記演算
増幅器のプラス入力端子と共通電位間に挿入した演算抵
抗Ｒ1 と、前記演算増幅器出力の、前記電流検出抵抗Ｒ
0 の電圧降下分を可変抵抗で分圧して前記演算増幅器の
マイナス入力端子に帰還する分圧回路とを備えたことを
特徴とする模擬インダクタ。 - 【請求項２】 請求項第１項の模擬インダクタにおい
て、コンデンサＣに並列に抵抗を接続したことを特徴と
する模擬インダクタ。 - 【請求項３】 請求項第１項の模擬インダクタにおい
て、前記分圧回路を差動増幅回路と、分圧比を整定でき
るディジタルアナログ変換回路と、加算回路を構成した
ことを特徴とする模擬インダクタ。 - 【請求項４】 請求項第１項の模擬インダクタにおい
て、前記演算増幅器に電圧を供給する入力電圧と絶縁さ
れた制御電源を備えたことを特徴とする模擬インダク
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23392594A JPH0894686A (ja) | 1994-09-29 | 1994-09-29 | 模擬インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23392594A JPH0894686A (ja) | 1994-09-29 | 1994-09-29 | 模擬インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0894686A true JPH0894686A (ja) | 1996-04-12 |
Family
ID=16962758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23392594A Pending JPH0894686A (ja) | 1994-09-29 | 1994-09-29 | 模擬インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0894686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114253249A (zh) * | 2021-12-13 | 2022-03-29 | 潍柴动力股份有限公司 | 一种电感型位置传感器模拟装置 |
-
1994
- 1994-09-29 JP JP23392594A patent/JPH0894686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114253249A (zh) * | 2021-12-13 | 2022-03-29 | 潍柴动力股份有限公司 | 一种电感型位置传感器模拟装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW421908B (en) | Function generation circuit, crystal oscillation device, and method of adjusting the crystal oscillation device | |
| JPS6076900A (ja) | 拡声装置 | |
| GB2122831A (en) | Voltage to current converting amplifiers | |
| US3993968A (en) | Single amplifier network for simulating an inductor | |
| JPS58131811A (ja) | 電気素子シュミレータを有する積分器／フィルタ回路 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| US4963845A (en) | Synthesis of electrical impedances | |
| CN107592087A (zh) | 合成电感电路 | |
| US4896093A (en) | Electronic inductor | |
| US4878009A (en) | Voltage source having preset values for source voltage and internal resistance | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JPH0122262Y2 (ja) | ||
| JP3130625B2 (ja) | 電圧昇圧回路を内蔵したロードセル | |
| JPH05268728A (ja) | 送電線模擬装置 | |
| JP2007122605A (ja) | インピーダンス回路、電源装置 | |
| JP3533725B2 (ja) | 電圧変成回路 | |
| JPH0610409Y2 (ja) | 電源回路 | |
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JP3124868B2 (ja) | ズームレンズ等の速度制御装置 | |
| JPS6336567B2 (ja) | ||
| JPH08307207A (ja) | 複数入力フィルタ回路 | |
| JPH05126873A (ja) | 電力量計の位相調整回路 | |
| JPS62186Y2 (ja) | ||
| SU981897A1 (ru) | Индуктивный делитель напр жени | |
| JP2004328867A (ja) | インダクタンス疑似回路 |