JPH0895783A - 可変語長型マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】命令コードに依らず、ハードウェア的に命令語
長を可変とするマイクロコンピュータを提供する。 【構成】レジスタ等の記憶手段、もしくはアドレス比較
手段からなる命令語長指定手段と、命令語長指定手段か
らの語長指定信号を入力とする命令デコード手段とを備
え、語長指定信号の値に応じて命令語長を可変させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置に関し、
特に、32ビット等の多ビットのマイクロコンピュータに
関する。

【０００２】

【従来の技術】近年、マイクロコンピュータの多ビット
化が進み、32ビット以上のマイクロプロセッサやシング
ルチップ・マイクロコンピュータが一般的に使われるよ
うになってきている。

【０００３】例えば、32ビットのマイクロコンピュータ
は、一般的に、内部のレジスタやデータ・バスのビット
幅が32ビットである場合が多いが、命令語長すなわち、
１命令当たりのビット長も32ビットである場合が多い。

【０００４】図３に、従来のマイクロコンピュータの典
型的構成のブロック図を示す。

【０００５】図３を参照して、命令バス101より供給さ
れた命令は命令デコーダ303で解読され、実行部105に対
して制御信号線群106を出力する。

【０００６】そして、図４に示すように、32ビットのフ
ォーマットをもつ命令は、例えば命令コード、第２のレ
ジスタを指定するレジスタ指定フィールド（reg2）、第
１のレジスタを指定するレジスタ指定フィールド（reg
1）、イミーディエット値が格納されるフィールド（im
m）から構成され、reg1で指定される第１のレジスタの
内容とイミーディエット値（imm）のサイン拡張データ
との間で演算が行われ、演算結果をreg2で指定されるタ
ーゲットレジスタ（書込みレジスタ）である第２のレジ
スタに格納する。

【０００７】このとき、命令デコーダ303は、実行部105
に対して演算指定、読出しレジスタ指定、書込みレジス
タ指定、およびイミーディエットデータ（imm）等の制
御信号線群106を出力する。

【０００８】

【発明が解決しようとする課題】ところで、１命令当た
りのビット数が増えると、プログラム全体のオブジェク
トサイズも大きくなる。

【０００９】仮に、１つのプログラムで使用される命令
の数が同じであると想定した場合、32ビットのマイクロ
コンピュータでは、プログラムのオブジェクトサイズ
は、単純計算では、16ビットのマイクロコンピュータの
２倍になる。

【００１０】このため、キャッシュを搭載するマイクロ
コンピュータでは、キャッシュメモリのサイズが同じ場
合、32ビットのマイクロコンピュータでは16ビットのマ
イクロコンピュータと比べてヒット率が低下してしま
う。

【００１１】また、命令を格納した命令ROMを内蔵する3
2ビット・シングルチップ・マイクロコンピュータで
は、16ビットの場合と比較して内蔵するROM容量を２倍
にしなくてはならない。

【００１２】ところで、近時、32ビットのマイクロコン
ピュータ等において、命令語長を16ビット固定にした
り、16ビットと32ビットの混合の命令セットを可能とす
るマイクロコンピュータも開発され、オブジェクトサイ
ズの縮小化が図られている。

【００１３】マイクロコンピュータにおいて、命令語長
を可変にする従来の方法の１つとして、図４に示すよう
に、命令コード中に命令語長を指定するビット（16ｂ）
を設ける方法がある。例えば、文献１（「16ビットＶシ
リーズ（命令編）」、NEC社刊、1992年12月、第15頁）
には、命令コード中に命令語長を指定するビット（Ｗビ
ット）を設けたマイクロコンピュータが開示されてお
り、同様な構成として、文献２（「CYRIX Cx486SLC MIC
ROPROCESSOR Data Sheet」、CYRIX社刊、1992年2月、6-
2、6-4、6-23頁等）にも命令コード中に命令語長を指定
するＷフィールドを設けたマイクロコンピュータが開示
されている。

【００１４】しかしながら、この方法では命令の種類に
制約を加えることになる。

【００１５】すなわち、例えば図４において、命令コー
ドが６ビットの場合の命令の種類は２⁶＝64種類である
が、命令コードのうち１ビット（16b）を命令語長の指
定ビットに使用すると、実際に使用可能な命令コードは
５ビットとなり、命令の種類は２⁵＝32種類と半減して
しまう。

【００１６】上述したように、最近の32ビットのマイク
ロコンピュータの中には、命令語長を16ビット固定にし
たり、あるいは、16ビットと32ビットの混合にした命令
セットをもつものがある。

【００１７】しかしながら、このようなマイクロコンピ
ュータは、オブジェクトサイズを最優先にするアプリケ
ーションには有効であるが、性能を最優先にするマイク
ロコンピュータでは命令語長は32ビットが望ましい場合
が多い。

【００１８】また、オペコード中に命令語長指定ビット
をもつと、使用できる命令の種類が大幅に減少するとい
う問題点を有している。

【００１９】従って、本発明は前記問題点を解消し、命
令コードに依らずに、すなわち、命令の種類を減少させ
ることなく命令語長を可変とするマイクロコンピュータ
を提供することを目的とする。

【００２０】

【課題を解決するための手段】前記目的は、本発明によ
れば、命令語長を指定する命令語長指定手段と、前記命
令語長指定手段からの語長指定信号を入力として、該語
長指定信号の値に応じて命令語長を可変して命令をデコ
ードする命令デコード手段と、を有することを特徴とす
る可変語長型マイクロコンピュータによって達成され
る。

【００２１】また、本発明の可変語長型マイクロコンピ
ュータにおいては、前記命令語長指定手段が、記憶手段
から構成されることを特徴とする。

【００２２】本発明の可変語長型マイクロコンピュータ
においては、好ましくは、前記記憶手段が、所定の命令
の実行により値が設定されることを特徴とする。

【００２３】さらに、本発明の可変語長型マイクロコン
ピュータにおいては、前記命令語長指定手段が、アドレ
ス比較手段を含むことを特徴とする。

【００２４】本発明の可変語長型マイクロコンピュータ
においては、好ましくは、命令と該命令に対応するアド
レスの所定の上位ビットとが対形式で格納される命令バ
ッファと、命令語長を可変させる範囲を画定するアドレ
スの所定の上位ビットを格納するアドレス情報記憶部を
備え、前記アドレス比較手段が、前記命令バッファのア
ドレスと前記アドレス情報記憶部のアドレスを比較し
て、アドレスが所定の範囲にある場合に、命令コードの
語長を可変させるように制御することを特徴とするもの
である。

【００２５】

【作用】本発明に係る可変語長型マイクロコンピュータ
は命令語長の指定を、命令コードによらず、マイクロコ
ンピュータ内部で行う点が前記従来例と相違している。

【００２６】本発明によれば、命令語長の指定のために
命令コードのビットフィールドを用いることを不要と
し、このため、命令の種類を削減することなく、命令コ
ードの語長をダイナミックに可変とすることができ、性
能とオブジェクトサイズの最適化を図ることを可能とす
るものである。

【００２７】また、本発明によれば、命令語長を指定す
る記憶手段が、所定の命令の実行によりその値が設定さ
れるように構成したことにより、予め所定の命令を実行
することにより、命令語長を動的に制御することが可能
とされ制御が容易化する。

【００２８】さらに、本発明によれば、特に、内臓ROM
等、プログラム容量に対する制約が多い場合、アドレス
領域に応じて命令語長を可変させることにより、オブジ
ェクトサイズの削減が可能とされる。すなわち、内臓RO
M領域の命令を16ビット長とし、それ以外のアドレス領
域の命令は32ビット長とすることにより、内臓ROMのプ
ログラムサイズを削減すると同時に、内蔵ROM以外の例
えば外部メモリ等のアドレス領域に格納される応用ブロ
グラム等の命令語長は32ビットとされ、処理スピード等
性能の向上が図れる。

【００２９】

【実施例】図面を参照して、本発明の実施例を以下に説
明する。

【００３０】

【実施例１】図１を参照して、本発明の第１の実施例を
説明する。

【００３１】図１において、101は32ビットの命令バ
ス、102は命令を一時保持する命令バッファ、103は命令
の解読を行う命令デコーダ、104は命令バッファ102から
命令デコーダ103へ命令を転送する命令バス、105は命令
を実行する実行部、106は命令デコーダ103から実行部10
5へ制御信号を出力する制御信号線群、107は命令語長を
指定する語長指定レジスタである。

【００３２】語長指定レジスタ107から命令デコーダ103
へは語長指定信号108が出力されている。

【００３３】語長指定レジスタ107へは、予め所定の命
令の実行によりデータを設定する。例えば、語長指定レ
ジスタ107に設定されるデータが“０”の場合には32ビ
ット命令モード、“１”の場合には16ビット命令モード
とされる。

【００３４】語長指定レジスタ107に“０”が書込ま
れ、32ビット命令モードが選択されると、語長指定信号
108により命令デコーダ103へ伝達され、命令デコーダ10
3は、命令バッファ102から32ビット分の命令コードを受
け取り、命令の解読を行う。命令デコーダ103は、解読
された32ビット命令に基づき制御信号線群106により、
実行部105に対して、演算指定、転送指定、レジスタの
選択指定等を行う。

【００３５】一方、語長指定レジスタ107に“１”が書
込まれ、16ビット命令モードが選択されると、語長指定
信号108により命令デコーダ103へ伝達され、命令デコー
ダ103は、命令バッファ102から16ビット分の命令コード
を受け取り、命令の解読を行う。命令デコーダ103は、
解読された16ビット命令に基づき制御信号線群106によ
り、実行部105に対して、演算指定、転送指定、レジス
タの選択指定等を行う。

【００３６】

【実施例２】次に、図２を参照して、本発明の第２の実
施例を説明する。図２において、図１と同一の機能を有
する要素には、同一の参照番号が付されている。

【００３７】図２を参照して、本実施例と前記第１実施
例との相違点は、命令語長の指定をアドレス比較で行う
点である。以下では、前記第１の実施例との相違点のみ
を説明する。

【００３８】図２において、207はアドレス比較器であ
り、209は比較するアドレスの上位ｎビット（ｎは所定
の整数）を保持するレジスタである。

【００３９】また、命令バッファ202は、命令コードと
ともにその命令コードに対応するアドレスの上位ｎビッ
トを対（pair）形式で保持している。

【００４０】アドレス比較器207は、レジスタ209の内容
と命令バッファ202のアドレスの上位ビット（ｎビッ
ト）とを比較し、一致した場合には語長指定信号208を
“１”として命令デコーダ103へ16ビット命令モードで
あることを伝達する。一方、アドレス比較器207は、レ
ジスタ209の内容と命令バッファ202のアドレスの上位ビ
ット（ｎビット）が不一致の場合には、語長指定信号20
8を“０”として命令デコーダ103へ32ビット命令モード
であることを伝達する。

【００４１】すなわち、本実施例では、命令のアドレス
がある一定の範囲内にある場合に16ビット命令モードと
されている。これは、ROMを内蔵したシングルチップ・
マイクロコンピュータなどにおいて、限られた内臓ROM
領域により、多くの命令コードを埋め込みたい場合に有
効となる。

【００４２】なお、アドレス比較器207において、16ビ
ット命令モードとされるアドレスの上限と下限を指定す
るレジスタ209を、例えば２つ備え、命令バッファ202の
アドレスの上位ｎビットが該上限と下限の範囲内にある
ときに、語長指定信号208を“１”として命令デコーダ1
03へ16ビット命令モードであることを伝達するようにし
てもよいことは勿論である。

【００４３】前記した通り、１命令あたりのビット数が
増えると、プログラム全体のオブジェクトサイズも大き
くなるため、１つのプログラムが使用する命令の数が同
じだとすると、32ビットのマイクロコンピュータでは16
ビットのマイクロコンピュータと比較してプログラムの
オブジェクトサイズは単純計算で２倍になる。このた
め、キャッシュを搭載するマイクロコンピュータではキ
ャッシュサイズが同じ場合、ヒット率が低下してしま
う。また、命令ROMを内蔵するシングルチップ・マイク
ロコンピュータでは内蔵するROM容量を２倍にしなくて
はならない。

【００４４】そして、32ビット命令モードと16ビット命
令モードを指定するビットをオペコード内のビットフィ
ールド内に備えた場合、命令の種類を半分に減少してし
まう。

【００４５】これに対して、上記実施例に係るマイクロ
コンピュータによれば、命令の種類を削減することな
く、命令コードの語長をダイナミックに可変とすること
ができるため、性能とオブジェクトサイズの最適化を図
ることができる。特に、内臓ROMなど、プログラム容量
に対する制約の多い場合に、アドレス領域による語長変
更を行うことによりオブジェクトサイズの削減が可能と
なり、より効果が期待できる。

【００４６】以上本発明を上記実施例に即して説明した
が、本発明は上記態様にのみ限定されるものでなく、本
発明の原理に準ずる各種態様を含む。例えば、上記実施
例では、32ビットマイクロコンピュータに即して説明し
たが、本発明は、64ビットのマイクロコンピュータ（デ
ータ、アドレスバスが64ビット幅である他、命令が64ビ
ットのものを含む）のマイクロコンピュータについても
同様にして適用される。この場合、64ビット命令モード
と32ビット命令モードの語長が選択されるが、更に16ビ
ット語長の選択を行なうようにしてもよい。

【００４７】

【発明の効果】以上説明したように、本発明のマイクロ
コンピュータによれば、命令の種類を削減することな
く、命令の語長をダイナミックに可変とすることがで
き、性能とオブジェクトサイズの最適化を図ることがで
きる。

【００４８】また、本発明によれば、命令語長は記憶手
段に保持された値により設定され、予め所定の命令を実
行して適宜その値を設定することにより命令語長が可変
されるため、命令語長の指定を動的に行なうことができ
ると共に命令語長の制御を容易化している。

【００４９】さらに、本発明によれば、特に、内臓ROM
等プログラム容量に対する制約が多い場合に、アドレス
領域に基づき語長変更を行う構成を具備したことによ
り、内臓ROMに格納されるオブジェクトサイズの削減が
可能とされ、本発明の効果がより一層期待できるもので
ある。すなわち、本発明によれば、所定のアドレス領域
に割り当てられた内蔵ROMに格納された命令は、アドレ
ス比較により自動的に16ビット命令モードで実行され、
それ以外のアドレス領域に対応するメモリに格納された
命令は32ビット命令モードで実行されるため、内蔵ROM
のオブジェクトサイズの削減を達成しつつ、32ビット命
令モードによる高速処理との最適化を達成することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示すブロック図
である。

【図２】本発明の第２の実施例の構成を示すブロック図
である。

【図３】従来のマイクロコンピュータの典型的構成を示
すブロック図である。

【図４】従来の32ビット命令のフォーマットの一例を示
す図である。

【符号の説明】

101 32ビット命令バス 102 命令バッファ 103、303 命令デコーダ 104 命令バス 105 実行部 106 制御信号線群 107 語長指定レジスタ 207 比較器 108、208 語長指定信号 209 レジスタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】命令語長を指定する命令語長指定手段と、
   前記命令語長指定手段からの語長指定信号を入力とし
   て、該語長指定信号の値に応じて命令語長を可変して命
   令をデコードする命令デコード手段と、を有することを
   特徴とする可変語長型マイクロコンピュータ。
2. 【請求項２】前記命令語長指定手段が、記憶手段から構
   成されることを特徴とする請求項１記載の可変語長型マ
   イクロコンピュータ。
3. 【請求項３】前記命令語長指定手段が、アドレス比較手
   段を含むことを特徴とする請求項１記載の可変語長型マ
   イクロコンピュータ。
4. 【請求項４】前記記憶手段が、所定の命令の実行により
   その値が設定されることを特徴とする請求項２記載の可
   変語長型マイクロコンピュータ。
5. 【請求項５】命令と該命令に対応するアドレスの所定の
   上位ビットとが対形式で格納される命令バッファと、命
   令語長を可変させる範囲を画定するアドレスの所定の上
   位ビットを格納するアドレス情報記憶部を備え、前記ア
   ドレス比較手段が、前記命令バッファのアドレスと前記
   アドレス情報記憶部のアドレスを比較して、アドレスが
   所定の範囲にある場合に、命令コードの語長を可変させ
   るように制御することを特徴とする請求項１記載の可変
   語長型マイクロコンピュータ。