JPH0895797A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0895797A JPH0895797A JP6259178A JP25917894A JPH0895797A JP H0895797 A JPH0895797 A JP H0895797A JP 6259178 A JP6259178 A JP 6259178A JP 25917894 A JP25917894 A JP 25917894A JP H0895797 A JPH0895797 A JP H0895797A
- Authority
- JP
- Japan
- Prior art keywords
- macro service
- processing
- microservice
- mode
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microcomputers (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 マクロサービス処理中に予め指定された処理
を指定回数繰り返すことを可能とし、マクロサービス処
理の利用範囲を拡大する。 【構成】 周辺装置からの周辺要求信号９に応じてＩＮ
ＴＣ１０が割込み要求信号１２を出力すると、シーケン
サ１３はモード指定信号１１がマクロサービス処理モー
ドを示していれば、マクロサービス用マイクロプログラ
ム４０を起動する。マクロサービス用マイクロプログラ
ム４０は、マクロサービス制御ワード２０を読み出し、
マクロサービスコマンド２３を解釈して、対応するマイ
クロプログラム処理に分岐し、分岐先で予め指定された
処理をチャネルポインタ２２が指すマクロサービスチャ
ネル２１の転送サイズ２７の回数だけ繰り返した後に処
理を終了する。このとき、マクロサービスカウンタ２６
が０になれば、マクロサービス処理モードをベクタ割込
み処理モードに変更する。
を指定回数繰り返すことを可能とし、マクロサービス処
理の利用範囲を拡大する。 【構成】 周辺装置からの周辺要求信号９に応じてＩＮ
ＴＣ１０が割込み要求信号１２を出力すると、シーケン
サ１３はモード指定信号１１がマクロサービス処理モー
ドを示していれば、マクロサービス用マイクロプログラ
ム４０を起動する。マクロサービス用マイクロプログラ
ム４０は、マクロサービス制御ワード２０を読み出し、
マクロサービスコマンド２３を解釈して、対応するマイ
クロプログラム処理に分岐し、分岐先で予め指定された
処理をチャネルポインタ２２が指すマクロサービスチャ
ネル２１の転送サイズ２７の回数だけ繰り返した後に処
理を終了する。このとき、マクロサービスカウンタ２６
が０になれば、マクロサービス処理モードをベクタ割込
み処理モードに変更する。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置に関し、
特に周辺装置を具備するシングルチップマイクロコンピ
ュータでなるデータ処理装置において周辺装置からの割
込み要求をベクタ割込み処理あるいはマクロサービス処
理（ベクタ割込み処理と異なり、割込み処理に伴うプロ
グラムカウンタやステータス情報を表すフラグ等のプロ
グラム実行状態をスタックにセーブせずにそれらの情報
を保持したまま割込み処理を実行する）で実行するデー
タ処理装置に関する。
特に周辺装置を具備するシングルチップマイクロコンピ
ュータでなるデータ処理装置において周辺装置からの割
込み要求をベクタ割込み処理あるいはマクロサービス処
理（ベクタ割込み処理と異なり、割込み処理に伴うプロ
グラムカウンタやステータス情報を表すフラグ等のプロ
グラム実行状態をスタックにセーブせずにそれらの情報
を保持したまま割込み処理を実行する）で実行するデー
タ処理装置に関する。
【０００２】
【従来の技術】周辺装置，読出し専用メモリ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ；以下、ＲＯＭと略記する）
およびランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓＭｅｍｏｒｙ；以下、ＲＡＭと略記する）を内蔵
するシングルチップマイクロコンピュータでなるデータ
処理装置の構造は、一般的に図５（ａ）に示すようにな
っている。すなわち、従来のデータ処理装置は、演算器
（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ Ｕｎｉ
ｔ；以下、ＡＬＵと略記する）１と、演算する際に暫定
的に利用するテンポラリレジスタ２と、汎用レジスタ３
と、マクロサービス制御ワード２０およびマクロサービ
スチャネル２１’を含む各種データを格納するＲＡＭ４
と、命令の実行アドレスを保持するプログラムカウンタ
（Ｐｒｏｇｒａｍ Ｃｏｕｎｔｅｒ；以下、ＰＣと略記
する）５と、プログラムの実行状態を保持するプログラ
ムステータスワード（Ｐｒｏｇｒａｍ Ｓｔａｔｕｓ
Ｗｏｒｄ；以下、ＰＳＷと略記する）６と、アナログ／
ディジタル（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ；以下、Ａ
／Ｄと略記する）コンバータ７と、その他の周辺装置８
と、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉ
ｎｇ Ｕｎｉｔ；以下、ＣＰＵと略記する）１００に非
同期に処理要求を発生する割込み要求発生回路（ＩＮＴ
ｅｒｒｕｐｔ Ｃｉｒｃｕｔ；以下、ＩＮＴＣと略記す
る）１０と、ＣＰＵ１００の順序制御およびマイクロプ
ログラムＲＯＭ１４へのアドレス生成を行うシーケンサ
１３と、マクロサービス用マイクロプログラム４０’を
含む各種マイクロプログラムを格納するマイクロプログ
ラムＲＯＭ１４と、これらのユニットを相互に接続する
内部バス１５とから、その主要部が構成されていた。な
お、破線によって囲まれた部分が、ＣＰＵ１００に相当
する。
Ｏｎｌｙ Ｍｅｍｏｒｙ；以下、ＲＯＭと略記する）
およびランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓＭｅｍｏｒｙ；以下、ＲＡＭと略記する）を内蔵
するシングルチップマイクロコンピュータでなるデータ
処理装置の構造は、一般的に図５（ａ）に示すようにな
っている。すなわち、従来のデータ処理装置は、演算器
（Ａｒｉｔｈｍｅｔｉｃ ａｎｄ Ｌｏｇｉｃ Ｕｎｉ
ｔ；以下、ＡＬＵと略記する）１と、演算する際に暫定
的に利用するテンポラリレジスタ２と、汎用レジスタ３
と、マクロサービス制御ワード２０およびマクロサービ
スチャネル２１’を含む各種データを格納するＲＡＭ４
と、命令の実行アドレスを保持するプログラムカウンタ
（Ｐｒｏｇｒａｍ Ｃｏｕｎｔｅｒ；以下、ＰＣと略記
する）５と、プログラムの実行状態を保持するプログラ
ムステータスワード（Ｐｒｏｇｒａｍ Ｓｔａｔｕｓ
Ｗｏｒｄ；以下、ＰＳＷと略記する）６と、アナログ／
ディジタル（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ；以下、Ａ
／Ｄと略記する）コンバータ７と、その他の周辺装置８
と、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉ
ｎｇ Ｕｎｉｔ；以下、ＣＰＵと略記する）１００に非
同期に処理要求を発生する割込み要求発生回路（ＩＮＴ
ｅｒｒｕｐｔ Ｃｉｒｃｕｔ；以下、ＩＮＴＣと略記す
る）１０と、ＣＰＵ１００の順序制御およびマイクロプ
ログラムＲＯＭ１４へのアドレス生成を行うシーケンサ
１３と、マクロサービス用マイクロプログラム４０’を
含む各種マイクロプログラムを格納するマイクロプログ
ラムＲＯＭ１４と、これらのユニットを相互に接続する
内部バス１５とから、その主要部が構成されていた。な
お、破線によって囲まれた部分が、ＣＰＵ１００に相当
する。
【０００３】Ａ／Ｄコンバータ７およびその他の周辺装
置８からＩＮＴＣ１０に入力される周辺要求信号９は、
Ａ／Ｄコンバータ７およびその他の周辺装置８からＩＮ
ＴＣ１０に割込み要求を発生するための信号である。周
辺要求信号９が複数存在する場合には、ＩＮＴＣ１０
は、優先順位やマスク状態などを判定した後に１つだけ
選択して、シーケンサ１３に対して割込み要求信号１２
を発生する。また、ＩＮＴＣ１０には、ベクタ割込み処
理モードかマクロサービス処理モードかを示すモード指
定情報があり、モード指定信号１１としてシーケンサ１
３が検知または指定することができる。モード指定信号
１１は、ハイレベルであればマクロサービス処理モード
を、ローレベルであればベクタ割込みモードであること
を示すと仮に決めておく。
置８からＩＮＴＣ１０に入力される周辺要求信号９は、
Ａ／Ｄコンバータ７およびその他の周辺装置８からＩＮ
ＴＣ１０に割込み要求を発生するための信号である。周
辺要求信号９が複数存在する場合には、ＩＮＴＣ１０
は、優先順位やマスク状態などを判定した後に１つだけ
選択して、シーケンサ１３に対して割込み要求信号１２
を発生する。また、ＩＮＴＣ１０には、ベクタ割込み処
理モードかマクロサービス処理モードかを示すモード指
定情報があり、モード指定信号１１としてシーケンサ１
３が検知または指定することができる。モード指定信号
１１は、ハイレベルであればマクロサービス処理モード
を、ローレベルであればベクタ割込みモードであること
を示すと仮に決めておく。
【０００４】図５（ｂ）を参照すると、マクロサービス
制御ワード２０には、マクロサービスチャネル２１’へ
のポインタ（チャネルポインタ）２２と、どのような処
理をするかを指定するマクロサービスコマンド２３とが
格納されている。マクロサービスチャネル２１’には、
メモリアドレス２４と、周辺装置へのアドレス（周辺ア
ドレス）２５と、マクロサービスカウンタ２６とが格納
されている。
制御ワード２０には、マクロサービスチャネル２１’へ
のポインタ（チャネルポインタ）２２と、どのような処
理をするかを指定するマクロサービスコマンド２３とが
格納されている。マクロサービスチャネル２１’には、
メモリアドレス２４と、周辺装置へのアドレス（周辺ア
ドレス）２５と、マクロサービスカウンタ２６とが格納
されている。
【０００５】図６を参照すると、マクロサービス用マイ
クロプログラム４０’の処理は、マクロサービスコマン
ド解釈および処理分岐ステップＳ３０１と、周辺アドレ
ス読出しステップＳ３０２と、周辺データ読出しおよび
周辺アドレス修飾ステップＳ３０３と、周辺データ転送
およびメモリアドレス修飾ステップＳ３０４と、マクロ
サービスカウンタデクリメントステップＳ３０５と、マ
クロサービスカウンタ判定ステップＳ３０６と、モード
指定信号変更ステップＳ３０７とからなる。
クロプログラム４０’の処理は、マクロサービスコマン
ド解釈および処理分岐ステップＳ３０１と、周辺アドレ
ス読出しステップＳ３０２と、周辺データ読出しおよび
周辺アドレス修飾ステップＳ３０３と、周辺データ転送
およびメモリアドレス修飾ステップＳ３０４と、マクロ
サービスカウンタデクリメントステップＳ３０５と、マ
クロサービスカウンタ判定ステップＳ３０６と、モード
指定信号変更ステップＳ３０７とからなる。
【０００６】ここで、マクロサービス処理の動作を説明
するために、周辺装置としてＡ／Ｄコンバータ７を例に
とる。Ａ／Ｄコンバータ７の内部構造の一例を図４に示
す。本例のＡ／Ｄコンバータ７は、内部バス１５に接続
され、ＣＰＵ１００から制御の指定や変換結果の読出し
などができる構造になっている。本例のＡ／Ｄコンバー
タ７は、８つのチャネル＃１〜＃８の入力端子が備えら
れており、変換すべきチャネル＃１〜＃８の中の１つを
選択するマルチプレクサ３０と、中間電位を保持するた
めのサンプルホールド回路（Ｓａｍｐｌｅ ａｎｄ Ｈ
ｏｌｄ ｃｉｒｃｕｔ；ＳＨ）３１と、保持された中間
電位がどのディジタル値に近いかを比較する抵抗列３２
と、変換したディジタル値を一旦記憶する結果レジスタ
３４と、結果レジスタ３４の内容が指定されたチャネル
＃１〜＃８に対応したバッファ＃１〜＃８に格納される
バッファ群３５と、チャネル＃１〜＃８の選択や変換モ
ードなどのＡ／Ｄコンバータ７の全体を制御するＡ／Ｄ
コンバータ制御部３３とから構成されている。Ａ／Ｄコ
ンバータ制御部３３は、周辺要求信号９を出力する。
するために、周辺装置としてＡ／Ｄコンバータ７を例に
とる。Ａ／Ｄコンバータ７の内部構造の一例を図４に示
す。本例のＡ／Ｄコンバータ７は、内部バス１５に接続
され、ＣＰＵ１００から制御の指定や変換結果の読出し
などができる構造になっている。本例のＡ／Ｄコンバー
タ７は、８つのチャネル＃１〜＃８の入力端子が備えら
れており、変換すべきチャネル＃１〜＃８の中の１つを
選択するマルチプレクサ３０と、中間電位を保持するた
めのサンプルホールド回路（Ｓａｍｐｌｅ ａｎｄ Ｈ
ｏｌｄ ｃｉｒｃｕｔ；ＳＨ）３１と、保持された中間
電位がどのディジタル値に近いかを比較する抵抗列３２
と、変換したディジタル値を一旦記憶する結果レジスタ
３４と、結果レジスタ３４の内容が指定されたチャネル
＃１〜＃８に対応したバッファ＃１〜＃８に格納される
バッファ群３５と、チャネル＃１〜＃８の選択や変換モ
ードなどのＡ／Ｄコンバータ７の全体を制御するＡ／Ｄ
コンバータ制御部３３とから構成されている。Ａ／Ｄコ
ンバータ制御部３３は、周辺要求信号９を出力する。
【０００７】このような従来のデータ処理装置の動作に
ついて説明する。ここでは、モード指定信号１１がマク
ロサービス処理モードを示しているものとする。また、
Ａ／Ｄコンバータ７において、仮にチャネル＃１が選択
されており、マクロサービスチャネル２１’の周辺アド
レス２５がバッファ＃１を指しているものとする。
ついて説明する。ここでは、モード指定信号１１がマク
ロサービス処理モードを示しているものとする。また、
Ａ／Ｄコンバータ７において、仮にチャネル＃１が選択
されており、マクロサービスチャネル２１’の周辺アド
レス２５がバッファ＃１を指しているものとする。
【０００８】Ａ／Ｄコンバータ７において、Ａ／Ｄコン
バータ制御部３３の指令で、マルチプレクサ３０で選択
されたチャネル＃１のアナログ電圧がＳＨ３１にホール
ドされ、Ａ／Ｄ変換が開始される。抵抗列３２で変換さ
れたディジタルデータは、結果レジスタ３４に一旦格納
された後に、Ａ／Ｄコンバータ制御部３３が指定するバ
ッファ＃１に格納される。Ａ／Ｄコンバータ制御部３３
は、Ａ／Ｄ変換が終了したところで、周辺要求信号９を
発生する。
バータ制御部３３の指令で、マルチプレクサ３０で選択
されたチャネル＃１のアナログ電圧がＳＨ３１にホール
ドされ、Ａ／Ｄ変換が開始される。抵抗列３２で変換さ
れたディジタルデータは、結果レジスタ３４に一旦格納
された後に、Ａ／Ｄコンバータ制御部３３が指定するバ
ッファ＃１に格納される。Ａ／Ｄコンバータ制御部３３
は、Ａ／Ｄ変換が終了したところで、周辺要求信号９を
発生する。
【０００９】ＩＮＴＣ１０は、Ａ／Ｄコンバータ７から
の周辺要求信号９を受け付け、シーケンサ１３に対して
割込み要求信号１２を発生する。
の周辺要求信号９を受け付け、シーケンサ１３に対して
割込み要求信号１２を発生する。
【００１０】シーケンサ１３は、割込み要求信号１２を
受け付けて、モード指定信号１１がマクロサービス処理
モードを示しているので、マイクロプログラムＲＯＭ１
４に格納されているマクロサービス用マイクロプログラ
ム４０’を起動する。
受け付けて、モード指定信号１１がマクロサービス処理
モードを示しているので、マイクロプログラムＲＯＭ１
４に格納されているマクロサービス用マイクロプログラ
ム４０’を起動する。
【００１１】マクロサービス用マイクロプログラム４
０’が起動されると、まずマクロサービス制御ワード２
０を読み出し、マクロサービスコマンド２３を解釈し
て、それぞれのマクロサービスコマンド２３に対応する
マイクロプログラム処理に分岐する（ステップＳ３０
１）。
０’が起動されると、まずマクロサービス制御ワード２
０を読み出し、マクロサービスコマンド２３を解釈し
て、それぞれのマクロサービスコマンド２３に対応する
マイクロプログラム処理に分岐する（ステップＳ３０
１）。
【００１２】分岐先では、マクロサービス制御ワード２
０内のチャネルポインタ２２が指し示すマクロサービス
チャネル２１’内からＡ／Ｄコンバータ７内のバッファ
＃１を指し示す周辺アドレス２５を読み出す（ステップ
Ｓ３０２）。
０内のチャネルポインタ２２が指し示すマクロサービス
チャネル２１’内からＡ／Ｄコンバータ７内のバッファ
＃１を指し示す周辺アドレス２５を読み出す（ステップ
Ｓ３０２）。
【００１３】バッファ＃１のディジタルデータを読み出
した後、マクロサービスコマンド２３の指定に従い周辺
アドレス２５の修飾を実行する（ステップＳ３０３）。
詳しくは、次回のマクロサービス用マイクロプログラム
４０’の起動に備えて、再度同一のチャネル＃１に対応
するバッファ＃１からのデータ読出しであれば周辺アド
レス２５を変更しない。次回、チャネル＃２に対応する
バッファ＃２からのデータ読出しであれば、バッファ＃
１の周辺アドレス２５に所定の定数を加算することでバ
ッファ＃２の周辺アドレス２５を生成する。
した後、マクロサービスコマンド２３の指定に従い周辺
アドレス２５の修飾を実行する（ステップＳ３０３）。
詳しくは、次回のマクロサービス用マイクロプログラム
４０’の起動に備えて、再度同一のチャネル＃１に対応
するバッファ＃１からのデータ読出しであれば周辺アド
レス２５を変更しない。次回、チャネル＃２に対応する
バッファ＃２からのデータ読出しであれば、バッファ＃
１の周辺アドレス２５に所定の定数を加算することでバ
ッファ＃２の周辺アドレス２５を生成する。
【００１４】次に、バッファ＃１から読み出されたディ
ジタルデータをメモリアドレス２４で指し示されるメモ
リ位置に転送し、しかる後に次回のマクロサービス用マ
イクロプログラム４０’の起動に備えてメモリアドレス
２４を変更する（ステップＳ３０４）。
ジタルデータをメモリアドレス２４で指し示されるメモ
リ位置に転送し、しかる後に次回のマクロサービス用マ
イクロプログラム４０’の起動に備えてメモリアドレス
２４を変更する（ステップＳ３０４）。
【００１５】続いて、マクロサービスカウンタ２６を１
デクリメントし（ステップＳ３０５）、マクロサービス
カウンタ２６が０になったか否かを判定する（ステップ
Ｓ３０６）。マクロサービスカウンタ２６が０でなけれ
ば、次回の割込み要求信号１２の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
１１の変更はせずに処理を終了する。マクロサービスカ
ウンタ２６が０であれば、次回の割込み要求信号１２の
発生時にベクタ割込み処理をすることを意味するため、
モード指定信号１１をローレベルに変更し（ステップＳ
３０７）、処理を終了する。
デクリメントし（ステップＳ３０５）、マクロサービス
カウンタ２６が０になったか否かを判定する（ステップ
Ｓ３０６）。マクロサービスカウンタ２６が０でなけれ
ば、次回の割込み要求信号１２の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
１１の変更はせずに処理を終了する。マクロサービスカ
ウンタ２６が０であれば、次回の割込み要求信号１２の
発生時にベクタ割込み処理をすることを意味するため、
モード指定信号１１をローレベルに変更し（ステップＳ
３０７）、処理を終了する。
【００１６】
【発明が解決しようとする課題】上述した従来のデータ
処理装置におけるマクロサービスの基本的な処理は、す
でに公知であり、例えば特開昭６３−１１８９４９号公
報の「情報処理装置」に同様な説明が記載されている。
また、Ａ／Ｄコンバータの変換結果をマクロサービスで
転送する処理に関しても、特開平１−２３０１１８号公
報の「データ処理装置」に記載がある。
処理装置におけるマクロサービスの基本的な処理は、す
でに公知であり、例えば特開昭６３−１１８９４９号公
報の「情報処理装置」に同様な説明が記載されている。
また、Ａ／Ｄコンバータの変換結果をマクロサービスで
転送する処理に関しても、特開平１−２３０１１８号公
報の「データ処理装置」に記載がある。
【００１７】特開平１−２３０１１８号公報の「データ
処理装置」は、複数チャネルをもつＡ／Ｄコンバータが
１個のバッファしか持たない場合、マクロサービスのア
ルゴリズムで見掛け上複数チャネルに対応した処理をす
る手法を提言している。しかし、昨今のＡ／Ｄコンバー
タはチャネル数分のバッファを内蔵するものが大半であ
り、特開平１−２３０１１８号公報の「データ処理装
置」での提言のように複雑な処理をする必要がない。
処理装置」は、複数チャネルをもつＡ／Ｄコンバータが
１個のバッファしか持たない場合、マクロサービスのア
ルゴリズムで見掛け上複数チャネルに対応した処理をす
る手法を提言している。しかし、昨今のＡ／Ｄコンバー
タはチャネル数分のバッファを内蔵するものが大半であ
り、特開平１−２３０１１８号公報の「データ処理装
置」での提言のように複雑な処理をする必要がない。
【００１８】また、特開昭６３−１１８９４９号公報の
「情報処理装置」や特開平１−２３０１１８号公報の
「データ処理装置」を含む、過去に公開されたマクロサ
ービスに関する出願公開公報，出願公告公報や、マイク
ロコンピュータのユーザマニュアル記載のマクロサービ
スに関する公知文献には、マクロサービス処理を何回起
動した後にベクタ割込み処理モードに変更するかを示す
マクロサービスカウンタのみしか開示されていないた
め、ある種の周辺装置の処理に対して不都合が生じるこ
とがある。
「情報処理装置」や特開平１−２３０１１８号公報の
「データ処理装置」を含む、過去に公開されたマクロサ
ービスに関する出願公開公報，出願公告公報や、マイク
ロコンピュータのユーザマニュアル記載のマクロサービ
スに関する公知文献には、マクロサービス処理を何回起
動した後にベクタ割込み処理モードに変更するかを示す
マクロサービスカウンタのみしか開示されていないた
め、ある種の周辺装置の処理に対して不都合が生じるこ
とがある。
【００１９】例えば、Ａ／Ｄコンバータは、複数のチャ
ネルと同数のバッファを備えていることが通常であり、
いくつかの変換モードが存在する。変換モードの中に
は、１回のＡ／Ｄ変換が終了したときではなく、複数
回、例えば４回のＡ／Ｄ変換が終了した後に周辺要求信
号９を発生させるモード（このようなモードの例とし
て、日本電気株式会社製の１６ビットシングルチップマ
イクロコンピュータμＰＤ７８６０２のユーザマニュア
ルに詳細な記載がある）がある。このようなモードの場
合、従来のマクロサービス処理では、１回のデータ転送
または１回の予め指定された処理だけで終了してしまう
ため、残り３回分のバッファに格納されたＡ／Ｄ変換結
果をデータ転送または処理することができない。このた
め、従来は、このようなモードの際にはマクロサービス
処理を利用することができず、通常のベクタ割込み処理
で対処していた。
ネルと同数のバッファを備えていることが通常であり、
いくつかの変換モードが存在する。変換モードの中に
は、１回のＡ／Ｄ変換が終了したときではなく、複数
回、例えば４回のＡ／Ｄ変換が終了した後に周辺要求信
号９を発生させるモード（このようなモードの例とし
て、日本電気株式会社製の１６ビットシングルチップマ
イクロコンピュータμＰＤ７８６０２のユーザマニュア
ルに詳細な記載がある）がある。このようなモードの場
合、従来のマクロサービス処理では、１回のデータ転送
または１回の予め指定された処理だけで終了してしまう
ため、残り３回分のバッファに格納されたＡ／Ｄ変換結
果をデータ転送または処理することができない。このた
め、従来は、このようなモードの際にはマクロサービス
処理を利用することができず、通常のベクタ割込み処理
で対処していた。
【００２０】いま、チャネル＃１のＡ／Ｄ変換結果をバ
ッファ＃１に格納するたびに周辺要求信号９を発生する
モードを考えると、このモードでは、周辺要求信号９を
発生した時点でＡ／Ｄ変換を停止するため、再度Ａ／Ｄ
変換を開始するためには命令でＡ／Ｄコンバータ制御部
３３に対して開始要求を設定する必要がある。したがっ
て、これに対するマクロサービス処理は、バッファ＃１
のデータ転送の１転送で終了してベクタ割込み処理に移
行し、ベクタ割込み処理の中で再度ベクタ割込み処理モ
ードからマクロサービス処理モードに設定し直した後
に、チャネル＃１に対する変換開始を指定する。この処
理を４回繰り返すことで、相当する処理を実現すること
ができる。しかし、通常のベクタ割込み処理では、デー
タ転送処理に移行する、または復帰するだけで、数１０
クロックのオーバヘッドを要し、上記のようにマクロサ
ービス処理とベクタ割込み処理とを交互に繰り返す煩雑
な処理を行った場合には、ＣＰＵ１００のオーバヘッド
が増加するという問題点と、Ａ／Ｄ変換の処理が間欠的
になってしまうため、短時間で複数回連続した変換処理
を実行することができず、応用によっては利用できなく
なるという問題点があった。
ッファ＃１に格納するたびに周辺要求信号９を発生する
モードを考えると、このモードでは、周辺要求信号９を
発生した時点でＡ／Ｄ変換を停止するため、再度Ａ／Ｄ
変換を開始するためには命令でＡ／Ｄコンバータ制御部
３３に対して開始要求を設定する必要がある。したがっ
て、これに対するマクロサービス処理は、バッファ＃１
のデータ転送の１転送で終了してベクタ割込み処理に移
行し、ベクタ割込み処理の中で再度ベクタ割込み処理モ
ードからマクロサービス処理モードに設定し直した後
に、チャネル＃１に対する変換開始を指定する。この処
理を４回繰り返すことで、相当する処理を実現すること
ができる。しかし、通常のベクタ割込み処理では、デー
タ転送処理に移行する、または復帰するだけで、数１０
クロックのオーバヘッドを要し、上記のようにマクロサ
ービス処理とベクタ割込み処理とを交互に繰り返す煩雑
な処理を行った場合には、ＣＰＵ１００のオーバヘッド
が増加するという問題点と、Ａ／Ｄ変換の処理が間欠的
になってしまうため、短時間で複数回連続した変換処理
を実行することができず、応用によっては利用できなく
なるという問題点があった。
【００２１】本発明の目的は、上述の点に鑑み、マクロ
サービス処理中で予め指定された処理を指定回数繰り返
すことを可能とすることで、処理の切換えに伴うオーバ
ヘッドを少なくし、マクロサービス処理の利用範囲を拡
大するようにしたデータ処理装置を提供することにあ
る。
サービス処理中で予め指定された処理を指定回数繰り返
すことを可能とすることで、処理の切換えに伴うオーバ
ヘッドを少なくし、マクロサービス処理の利用範囲を拡
大するようにしたデータ処理装置を提供することにあ
る。
【００２２】
【課題を解決するための手段】本発明のデータ処理装置
は、割込み要求に応じて少なくともプログラムカウンタ
とプログラム実行状態とをスタックへ待避するベクタ割
込み処理モードと、割込み要求に応じてプログラムカウ
ンタとプログラム実行状態とを保持したまま割込み処理
を実行するマクロサービス処理モードとを有するデータ
処理装置において、回数指定手段を有し、マクロサービ
ス処理中に予め指定された処理を前記回数指定手段の回
数繰り返すことを特徴とする。
は、割込み要求に応じて少なくともプログラムカウンタ
とプログラム実行状態とをスタックへ待避するベクタ割
込み処理モードと、割込み要求に応じてプログラムカウ
ンタとプログラム実行状態とを保持したまま割込み処理
を実行するマクロサービス処理モードとを有するデータ
処理装置において、回数指定手段を有し、マクロサービ
ス処理中に予め指定された処理を前記回数指定手段の回
数繰り返すことを特徴とする。
【００２３】また、本発明のデータ処理装置は、割込み
要求に応じて少なくともプログラムカウンタとプログラ
ム実行状態とをスタックへ待避するベクタ割込み処理モ
ードと、割込み要求に応じてプログラムカウンタとプロ
グラム実行状態とを保持したまま割込み処理を実行する
マクロサービス処理モードとを有するデータ処理装置に
おいて、第１の回数指定手段と、第２の回数指定手段と
を有し、前記マクロサービス処理が起動されたときには
前記第２の回数指定手段によって予め定められた回数だ
け予め指定された処理を実行した後に前記第１の回数指
定手段を計数し、前記第１の回数指定手段によって予め
定められた回数だけ前記マクロサービス処理を実行した
後に前記マクロサービス処理モードを前記ベクタ割込み
処理モードに変更することを特徴とする。
要求に応じて少なくともプログラムカウンタとプログラ
ム実行状態とをスタックへ待避するベクタ割込み処理モ
ードと、割込み要求に応じてプログラムカウンタとプロ
グラム実行状態とを保持したまま割込み処理を実行する
マクロサービス処理モードとを有するデータ処理装置に
おいて、第１の回数指定手段と、第２の回数指定手段と
を有し、前記マクロサービス処理が起動されたときには
前記第２の回数指定手段によって予め定められた回数だ
け予め指定された処理を実行した後に前記第１の回数指
定手段を計数し、前記第１の回数指定手段によって予め
定められた回数だけ前記マクロサービス処理を実行した
後に前記マクロサービス処理モードを前記ベクタ割込み
処理モードに変更することを特徴とする。
【００２４】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００２５】図１（ａ）は、本発明の第１実施例に係る
データ処理装置の構成を示すブロック図である。本実施
例のデータ処理装置は、図５（ａ）に示した従来のデー
タ処理装置と同様に、ＡＬＵ１と、テンポラリレジスタ
２と、汎用レジスタ３と、ＲＡＭ４と、ＰＣ５と、ＰＳ
Ｗ６と、Ａ／Ｄコンバータ７と、その他の周辺装置８
と、ＩＮＴＣ１０と、シーケンサ１３と、マイクロプロ
グラムＲＯＭ１４と、内部バス１５とから、その主要部
が構成されている。また、これらユニット間の接続関係
に関しても、図５（ａ）に示した従来のデータ処理装置
と同様である。よって、対応するユニットおよび信号に
は同一の符号を付して、それらの詳しい説明を省略す
る。ただし、ＲＡＭ４上に設けられるマクロサービスチ
ャネル２１およびマイクロプログラムＲＯＭ１４に格納
されるマクロサービス用マイクロプログラム４０は、図
５（ａ）に示した従来のデータ処理装置のものと異なっ
ている。
データ処理装置の構成を示すブロック図である。本実施
例のデータ処理装置は、図５（ａ）に示した従来のデー
タ処理装置と同様に、ＡＬＵ１と、テンポラリレジスタ
２と、汎用レジスタ３と、ＲＡＭ４と、ＰＣ５と、ＰＳ
Ｗ６と、Ａ／Ｄコンバータ７と、その他の周辺装置８
と、ＩＮＴＣ１０と、シーケンサ１３と、マイクロプロ
グラムＲＯＭ１４と、内部バス１５とから、その主要部
が構成されている。また、これらユニット間の接続関係
に関しても、図５（ａ）に示した従来のデータ処理装置
と同様である。よって、対応するユニットおよび信号に
は同一の符号を付して、それらの詳しい説明を省略す
る。ただし、ＲＡＭ４上に設けられるマクロサービスチ
ャネル２１およびマイクロプログラムＲＯＭ１４に格納
されるマクロサービス用マイクロプログラム４０は、図
５（ａ）に示した従来のデータ処理装置のものと異なっ
ている。
【００２６】詳しくは、図１（ｂ）に示すように、マク
ロサービス制御ワード２０には、図５（ｂ）に示した従
来のデータ処理装置の場合と同様に、マクロサービスチ
ャネル２１へのポインタ（チャネルポインタ）２２と、
どのような処理をするかを指定するマクロサービスコマ
ンド２３とが格納されているが、マクロサービスチャネ
ル２１には、メモリアドレス２４，周辺装置へのアドレ
ス（周辺アドレス）２５およびマクロサービスカウンタ
２６の他に、１回のマクロサービス処理中で予め指定さ
れた処理を実行する回数を示す転送サイズ２７が格納さ
れている。なお、本実施例の場合、Ａ／Ｄコンバータ７
のモード設定に対応して転送サイズ２７には、４が事前
に設定されているものと仮定する。
ロサービス制御ワード２０には、図５（ｂ）に示した従
来のデータ処理装置の場合と同様に、マクロサービスチ
ャネル２１へのポインタ（チャネルポインタ）２２と、
どのような処理をするかを指定するマクロサービスコマ
ンド２３とが格納されているが、マクロサービスチャネ
ル２１には、メモリアドレス２４，周辺装置へのアドレ
ス（周辺アドレス）２５およびマクロサービスカウンタ
２６の他に、１回のマクロサービス処理中で予め指定さ
れた処理を実行する回数を示す転送サイズ２７が格納さ
れている。なお、本実施例の場合、Ａ／Ｄコンバータ７
のモード設定に対応して転送サイズ２７には、４が事前
に設定されているものと仮定する。
【００２７】また、図２を参照すると、マクロサービス
用マイクロプログラム４０の処理は、マクロサービスコ
マンド解釈および処理分岐ステップＳ１０１と、周辺ア
ドレス読出しステップＳ１０２と、周辺データ読出しお
よび周辺アドレス修飾ステップＳ１０３と、周辺データ
転送およびメモリアドレス修飾ステップＳ１０４と、転
送サイズデクリメントステップＳ１０５と、転送サイズ
判定ステップＳ１０６と、マクロサービスカウンタデク
リメントステップＳ１０７と、マクロサービスカウンタ
判定ステップＳ１０８と、モード指定信号変更ステップ
Ｓ１０９とからなる。
用マイクロプログラム４０の処理は、マクロサービスコ
マンド解釈および処理分岐ステップＳ１０１と、周辺ア
ドレス読出しステップＳ１０２と、周辺データ読出しお
よび周辺アドレス修飾ステップＳ１０３と、周辺データ
転送およびメモリアドレス修飾ステップＳ１０４と、転
送サイズデクリメントステップＳ１０５と、転送サイズ
判定ステップＳ１０６と、マクロサービスカウンタデク
リメントステップＳ１０７と、マクロサービスカウンタ
判定ステップＳ１０８と、モード指定信号変更ステップ
Ｓ１０９とからなる。
【００２８】さらに、周辺装置としてのＡ／Ｄコンバー
タ７の構成も図４で説明した構成と同様であるが、本実
施例の場合、Ａ／Ｄコンバータ７は、チャネル＃１に対
する変換を４回行い、その変換結果をバッファ＃１〜＃
４に格納した後に周辺要求信号９をＩＮＴＣ１０に対し
て発生させるモードに設定されているものとする。
タ７の構成も図４で説明した構成と同様であるが、本実
施例の場合、Ａ／Ｄコンバータ７は、チャネル＃１に対
する変換を４回行い、その変換結果をバッファ＃１〜＃
４に格納した後に周辺要求信号９をＩＮＴＣ１０に対し
て発生させるモードに設定されているものとする。
【００２９】次に、このように構成された第１実施例の
データ処理装置の動作について説明する。ここでは、モ
ード指定信号１１がマクロサービス処理モードを示して
いるものとする。
データ処理装置の動作について説明する。ここでは、モ
ード指定信号１１がマクロサービス処理モードを示して
いるものとする。
【００３０】Ａ／Ｄコンバータ７において、Ａ／Ｄコン
バータ制御部３３の指令で、マルチプレクサ３０で選択
されたチャネル＃１のアナログ電圧がＳＨ３１にホール
ドされ、Ａ／Ｄ変換が開始される。抵抗列３２で変換さ
れたディジタルデータは、結果レジスタ３４に一旦格納
された後に、Ａ／Ｄコンバータ制御部３３が指定するバ
ッファ＃１に格納される。次に、Ａ／Ｄコンバータ制御
部３３は、バッファ＃２を指定し、チャネル＃１を選択
して同様のＡ／Ｄ変換を繰り返す。４回のＡ／Ｄ変換が
終了したところで、バッファ＃１〜＃４にはチャネル＃
１のＡ／Ｄ変換結果が時系列で格納される。Ａ／Ｄコン
バータ制御部３３は、４回のＡ／Ｄ変換が終了したとこ
ろで、周辺要求信号９を発生させる。
バータ制御部３３の指令で、マルチプレクサ３０で選択
されたチャネル＃１のアナログ電圧がＳＨ３１にホール
ドされ、Ａ／Ｄ変換が開始される。抵抗列３２で変換さ
れたディジタルデータは、結果レジスタ３４に一旦格納
された後に、Ａ／Ｄコンバータ制御部３３が指定するバ
ッファ＃１に格納される。次に、Ａ／Ｄコンバータ制御
部３３は、バッファ＃２を指定し、チャネル＃１を選択
して同様のＡ／Ｄ変換を繰り返す。４回のＡ／Ｄ変換が
終了したところで、バッファ＃１〜＃４にはチャネル＃
１のＡ／Ｄ変換結果が時系列で格納される。Ａ／Ｄコン
バータ制御部３３は、４回のＡ／Ｄ変換が終了したとこ
ろで、周辺要求信号９を発生させる。
【００３１】周辺要求信号９がＩＮＴＣ１０に対して出
力されると、ＩＮＴＣ１０はシーケンサ１３に対して割
込み要求信号１２を発生する。
力されると、ＩＮＴＣ１０はシーケンサ１３に対して割
込み要求信号１２を発生する。
【００３２】シーケンサ１３は、割込み要求信号１２を
受け付けて、モード指定信号１１がマクロサービス処理
モードを示しているので、マイクロプログラムＲＯＭ１
４に格納されているマクロサービス用マイクロプログラ
ム４０を起動する。
受け付けて、モード指定信号１１がマクロサービス処理
モードを示しているので、マイクロプログラムＲＯＭ１
４に格納されているマクロサービス用マイクロプログラ
ム４０を起動する。
【００３３】マクロサービス用マイクロプログラム４０
が起動されると、まずマクロサービス制御ワード２０を
読み出し、マクロサービスコマンド２３を解釈して、そ
れぞれのマクロサービスコマンド２３に対応したマイク
ロプログラム処理に分岐する（ステップＳ１０１）。
が起動されると、まずマクロサービス制御ワード２０を
読み出し、マクロサービスコマンド２３を解釈して、そ
れぞれのマクロサービスコマンド２３に対応したマイク
ロプログラム処理に分岐する（ステップＳ１０１）。
【００３４】分岐先では、チャネルポインタ２２が指し
示すマクロサービスチャネル２１内から周辺アドレス２
５を読み出す（ステップＳ１０２）。この場合、周辺ア
ドレス２５は、Ａ／Ｄコンバータ７内のバッファ群３５
のバッファ＃１を指し示しているものとする。
示すマクロサービスチャネル２１内から周辺アドレス２
５を読み出す（ステップＳ１０２）。この場合、周辺ア
ドレス２５は、Ａ／Ｄコンバータ７内のバッファ群３５
のバッファ＃１を指し示しているものとする。
【００３５】周辺アドレス２５が指し示すバッファ＃１
のディジタルデータを読み出し、しかる後にマクロサー
ビスコマンド２３の指定に従い、次のバッファ＃２を指
し示すようにバッファ＃１の周辺アドレス２５に１を加
算した周辺アドレス２５を生成する（ステップＳ１０
３）。
のディジタルデータを読み出し、しかる後にマクロサー
ビスコマンド２３の指定に従い、次のバッファ＃２を指
し示すようにバッファ＃１の周辺アドレス２５に１を加
算した周辺アドレス２５を生成する（ステップＳ１０
３）。
【００３６】次に、バッファ＃１から読み出したディジ
タルデータをメモリアドレス２４が指し示すメモリ位置
に転送する。その後、バッファ＃２のディジタルデータ
の転送に備えてメモリアドレス２４を変更しておく（ス
テップＳ１０４）。
タルデータをメモリアドレス２４が指し示すメモリ位置
に転送する。その後、バッファ＃２のディジタルデータ
の転送に備えてメモリアドレス２４を変更しておく（ス
テップＳ１０４）。
【００３７】続いて、転送サイズ２７を１デクリメント
し（ステップＳ１０５）、その後に転送サイズ２７が０
であるかどうかを判定する（ステップＳ１０６）。転送
サイズ２７は、初期値に４が設定されているため、１デ
クリメントすることで３となるので、制御がステップＳ
１０３に戻り、今度はバッファ＃２に対してステップＳ
１０３〜Ｓ１０６を同様に繰り返す。
し（ステップＳ１０５）、その後に転送サイズ２７が０
であるかどうかを判定する（ステップＳ１０６）。転送
サイズ２７は、初期値に４が設定されているため、１デ
クリメントすることで３となるので、制御がステップＳ
１０３に戻り、今度はバッファ＃２に対してステップＳ
１０３〜Ｓ１０６を同様に繰り返す。
【００３８】転送サイズ２７が０になるまでバッファ＃
１，＃２，＃３および＃４のディジタルデータをメモリ
位置に順次転送し、４回実行したところでデータ転送処
理を終了する。
１，＃２，＃３および＃４のディジタルデータをメモリ
位置に順次転送し、４回実行したところでデータ転送処
理を終了する。
【００３９】続いて、マクロサービスカウンタ２６を１
デクリメントし（ステップＳ１０７）、マクロサービス
カウンタ２６が０になったか否かを判定する（ステップ
Ｓ１０８）。マクロサービスカウンタ２６が０でなけれ
ば、次回の割込み要求信号１２の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
１１を変更せずに処理を終了する。マクロサービスカウ
ンタ２６が０であれば、次回の割込み要求信号１２の発
生時にベクタ割込み処理をすることを意味するため、モ
ード指定信号１１をベクタ割込み処理モードを示すロー
レベルに変更し（ステップＳ１０９）、処理を終了す
る。
デクリメントし（ステップＳ１０７）、マクロサービス
カウンタ２６が０になったか否かを判定する（ステップ
Ｓ１０８）。マクロサービスカウンタ２６が０でなけれ
ば、次回の割込み要求信号１２の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
１１を変更せずに処理を終了する。マクロサービスカウ
ンタ２６が０であれば、次回の割込み要求信号１２の発
生時にベクタ割込み処理をすることを意味するため、モ
ード指定信号１１をベクタ割込み処理モードを示すロー
レベルに変更し（ステップＳ１０９）、処理を終了す
る。
【００４０】図３は、本発明の第２実施例に係るデータ
処理装置におけるマクロサービス用マイクロプログラム
４０の処理を示す流れ図である。図３を参照すると、マ
クロサービス用マイクロプログラム４０の処理は、マク
ロサービスコマンド解釈および処理分岐ステップＳ２０
１と、周辺アドレス読出しおよびテンポラリレジスタク
リアステップＳ２０２と、周辺データ読出しおよび周辺
アドレス修飾ステップＳ２０３と、周辺データ加算ステ
ップＳ２０４と、転送サイズデクリメントステップＳ２
０５と、転送サイズ判定ステップＳ２０６と、平均値算
出および転送ならびにメモリアドレス修飾ステップＳ２
０７と、マクロサービスカウンタデクリメントステップ
Ｓ２０８と、マクロサービスカウンタ判定ステップＳ２
０９と、モード指定信号変更ステップＳ２１０とからな
る。
処理装置におけるマクロサービス用マイクロプログラム
４０の処理を示す流れ図である。図３を参照すると、マ
クロサービス用マイクロプログラム４０の処理は、マク
ロサービスコマンド解釈および処理分岐ステップＳ２０
１と、周辺アドレス読出しおよびテンポラリレジスタク
リアステップＳ２０２と、周辺データ読出しおよび周辺
アドレス修飾ステップＳ２０３と、周辺データ加算ステ
ップＳ２０４と、転送サイズデクリメントステップＳ２
０５と、転送サイズ判定ステップＳ２０６と、平均値算
出および転送ならびにメモリアドレス修飾ステップＳ２
０７と、マクロサービスカウンタデクリメントステップ
Ｓ２０８と、マクロサービスカウンタ判定ステップＳ２
０９と、モード指定信号変更ステップＳ２１０とからな
る。
【００４１】なお、第２実施例のデータ処理装置の内部
構造は、図１（ａ）に示した第１実施例のデータ処理装
置の内部構造と同様である。また、ＲＡＭ４に配置され
るマクロサービス制御ワード２０およびマクロサービス
チャネル２１に関しても、図１（ｂ）に示した第１実施
例のデータ処理装置の場合と同様で、転送サイズ２７に
は４が事前に設定されているものと仮定する。さらに、
図４に示したＡ／Ｄコンバータ７の構成、ならびにチャ
ネル＃１に対応する変換を４回行い、その変換結果をバ
ッファ＃１〜＃４に格納した後に周辺要求信号９をＩＮ
ＴＣ１０に対して発生させるモードに設定されているこ
となども、第１実施例のデータ処理装置の場合と同様で
ある。
構造は、図１（ａ）に示した第１実施例のデータ処理装
置の内部構造と同様である。また、ＲＡＭ４に配置され
るマクロサービス制御ワード２０およびマクロサービス
チャネル２１に関しても、図１（ｂ）に示した第１実施
例のデータ処理装置の場合と同様で、転送サイズ２７に
は４が事前に設定されているものと仮定する。さらに、
図４に示したＡ／Ｄコンバータ７の構成、ならびにチャ
ネル＃１に対応する変換を４回行い、その変換結果をバ
ッファ＃１〜＃４に格納した後に周辺要求信号９をＩＮ
ＴＣ１０に対して発生させるモードに設定されているこ
となども、第１実施例のデータ処理装置の場合と同様で
ある。
【００４２】次に、このように構成された第２実施例の
データ処理装置の動作について説明する。ここでは、モ
ード指定信号１１がマクロサービス処理モードを示して
いるものとする。
データ処理装置の動作について説明する。ここでは、モ
ード指定信号１１がマクロサービス処理モードを示して
いるものとする。
【００４３】Ａ／Ｄコンバータ７において、Ａ／Ｄコン
バータ制御部３３の指令で、マルチプレクサ３０で選択
されたチャネル＃１のアナログ電圧がＳＨ３１にホール
ドされ、Ａ／Ｄ変換が開始される。抵抗列３２で変換さ
れたディジタルデータは、結果レジスタ３４に一旦格納
された後に、Ａ／Ｄコンバータ制御部３３が指定するバ
ッファ＃１に格納される。次に、Ａ／Ｄコンバータ制御
部３３は、バッファ＃２を指定し、チャネル＃１を選択
して同様のＡ／Ｄ変換を繰り返す。４回のＡ／Ｄ変換が
終了したところで、バッファ＃１〜＃４にはチャネル＃
１のＡ／Ｄ変換結果が時系列で格納される。Ａ／Ｄコン
バータ制御部３３は、４回のＡ／Ｄ変換が終了したとこ
ろで、周辺要求信号９を発生させる。
バータ制御部３３の指令で、マルチプレクサ３０で選択
されたチャネル＃１のアナログ電圧がＳＨ３１にホール
ドされ、Ａ／Ｄ変換が開始される。抵抗列３２で変換さ
れたディジタルデータは、結果レジスタ３４に一旦格納
された後に、Ａ／Ｄコンバータ制御部３３が指定するバ
ッファ＃１に格納される。次に、Ａ／Ｄコンバータ制御
部３３は、バッファ＃２を指定し、チャネル＃１を選択
して同様のＡ／Ｄ変換を繰り返す。４回のＡ／Ｄ変換が
終了したところで、バッファ＃１〜＃４にはチャネル＃
１のＡ／Ｄ変換結果が時系列で格納される。Ａ／Ｄコン
バータ制御部３３は、４回のＡ／Ｄ変換が終了したとこ
ろで、周辺要求信号９を発生させる。
【００４４】周辺要求信号９がＩＮＴＣ１０に対して出
力されると、ＩＮＴＣ１０はシーケンサ１３に対して割
込み要求信号１２を発生する。
力されると、ＩＮＴＣ１０はシーケンサ１３に対して割
込み要求信号１２を発生する。
【００４５】シーケンサ１３は、割込み要求信号１２を
受け付けて、モード指定信号１１がマクロサービス処理
モードを示す場合には、マイクロプログラムＲＯＭ１４
に格納されているマクロサービス用マイクロプログラム
４０を起動する。
受け付けて、モード指定信号１１がマクロサービス処理
モードを示す場合には、マイクロプログラムＲＯＭ１４
に格納されているマクロサービス用マイクロプログラム
４０を起動する。
【００４６】マクロサービス用マイクロプログラム４０
が起動されると、まずマクロサービス制御ワード２０を
読み出し、マクロサービスコマンド２３を解釈して、そ
れぞれのマクロサービスコマンド２３に対応したマイク
ロプログラム処理に分岐する（ステップＳ２０１）。
が起動されると、まずマクロサービス制御ワード２０を
読み出し、マクロサービスコマンド２３を解釈して、そ
れぞれのマクロサービスコマンド２３に対応したマイク
ロプログラム処理に分岐する（ステップＳ２０１）。
【００４７】分岐先では、チャネルポインタ２２が指し
示すマクロサービスチャネル２１内から周辺アドレス２
５を読み出す。この場合、周辺アドレス２５は、Ａ／Ｄ
コンバータ７内のバッファ群３５のバッファ＃１を指し
示しているものとする。同時に、テンポラリレジスタ２
の内容を０クリアする（ステップＳ２０２）。
示すマクロサービスチャネル２１内から周辺アドレス２
５を読み出す。この場合、周辺アドレス２５は、Ａ／Ｄ
コンバータ７内のバッファ群３５のバッファ＃１を指し
示しているものとする。同時に、テンポラリレジスタ２
の内容を０クリアする（ステップＳ２０２）。
【００４８】周辺アドレス２５が指し示すバッファ＃１
のディジタルデータを読み出し、しかる後にマクロサー
ビスコマンド２３の指定に従い、次のバッファ＃２を指
し示すようにバッファ＃１の周辺アドレス２５に１を加
算した周辺アドレス２５を生成する（ステップＳ２０
３）。
のディジタルデータを読み出し、しかる後にマクロサー
ビスコマンド２３の指定に従い、次のバッファ＃２を指
し示すようにバッファ＃１の周辺アドレス２５に１を加
算した周辺アドレス２５を生成する（ステップＳ２０
３）。
【００４９】次に、バッファ＃１から読み出したディジ
タルデータとテンポラリレジスタ２の内容とをＡＬＵ１
を利用して加算し、その結果をテンポラリレジスタ２に
書き戻しておく（ステップＳ２０４）。
タルデータとテンポラリレジスタ２の内容とをＡＬＵ１
を利用して加算し、その結果をテンポラリレジスタ２に
書き戻しておく（ステップＳ２０４）。
【００５０】続いて、転送サイズ２７を１デクリメント
し（ステップＳ２０５）、その後に転送サイズ２７が０
であるかどうかを判定する（ステップＳ２０６）。転送
サイズ２７は、初期値に４が設定されているため、１デ
クリメントすることで３となるので、制御がステップＳ
２０３に戻り、今度はバッファ＃２に対してステップＳ
２０３〜Ｓ２０６を同様に繰り返す。
し（ステップＳ２０５）、その後に転送サイズ２７が０
であるかどうかを判定する（ステップＳ２０６）。転送
サイズ２７は、初期値に４が設定されているため、１デ
クリメントすることで３となるので、制御がステップＳ
２０３に戻り、今度はバッファ＃２に対してステップＳ
２０３〜Ｓ２０６を同様に繰り返す。
【００５１】転送サイズ２７が０になるまでバッファ＃
１，＃２，＃３および＃４のディジタルデータを順次読
み出し、テンポラリレジスタ２に加算し、４回実行した
ところで加算処理を終了する。
１，＃２，＃３および＃４のディジタルデータを順次読
み出し、テンポラリレジスタ２に加算し、４回実行した
ところで加算処理を終了する。
【００５２】次に、テンポラリレジスタ２に格納された
加算結果を４で割ることで平均をとる。その平均値をメ
モリアドレス２４が指し示すメモリ位置に転送する。そ
の後、次回のマクロサービス用マイクロプログラム４０
の起動に備え、メモリアドレス２４を次にディジタルデ
ータを格納すべきメモリアドレス２４に変更する（ステ
ップＳ２０７）。
加算結果を４で割ることで平均をとる。その平均値をメ
モリアドレス２４が指し示すメモリ位置に転送する。そ
の後、次回のマクロサービス用マイクロプログラム４０
の起動に備え、メモリアドレス２４を次にディジタルデ
ータを格納すべきメモリアドレス２４に変更する（ステ
ップＳ２０７）。
【００５３】続いて、マクロサービスカウンタ２６を１
デクリメントし（ステップＳ２０８）、マクロサービス
カウンタ２６が０になったか否かを判定する（ステップ
Ｓ２０９）。マクロサービスカウンタ２６が０でなけれ
ば、次回の割込み要求信号１２の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
１１を変更せずに処理を終了する。マクロサービスカウ
ンタ２６が０であれば、次回の割込み要求信号１２の発
生時にベクタ割込み処理をすることを意味するため、モ
ード指定信号１１をローレベルに変更し（ステップＳ２
１０）、処理を終了する。
デクリメントし（ステップＳ２０８）、マクロサービス
カウンタ２６が０になったか否かを判定する（ステップ
Ｓ２０９）。マクロサービスカウンタ２６が０でなけれ
ば、次回の割込み要求信号１２の発生時に再度マクロサ
ービス処理をすることを意味するため、モード指定信号
１１を変更せずに処理を終了する。マクロサービスカウ
ンタ２６が０であれば、次回の割込み要求信号１２の発
生時にベクタ割込み処理をすることを意味するため、モ
ード指定信号１１をローレベルに変更し（ステップＳ２
１０）、処理を終了する。
【００５４】なお、上記各実施例では、周辺装置として
Ａ／Ｄコンバータを例にとって説明したが、周辺装置は
Ａ／Ｄコンバータに限らず、タイマやシリアルインタフ
ェースなどで予め指定された処理の複数回の実行を必要
とするようなものの場合でも同様に適用可能である。
Ａ／Ｄコンバータを例にとって説明したが、周辺装置は
Ａ／Ｄコンバータに限らず、タイマやシリアルインタフ
ェースなどで予め指定された処理の複数回の実行を必要
とするようなものの場合でも同様に適用可能である。
【００５５】また、予め指定された処理の実行回数が固
定であれば、その固定回数分だけ処理を実行するマクロ
サービス用マイクロプログラムを用意しておけば済むわ
けであるが、１つの周辺装置だけでなく他の周辺装置の
他のモードにも同一のマクロサービス処理が適用できる
ようにするため、回数指定手段（転送サイズ）を設定
し、汎用性および流用性を高めるように考慮したもので
ある。
定であれば、その固定回数分だけ処理を実行するマクロ
サービス用マイクロプログラムを用意しておけば済むわ
けであるが、１つの周辺装置だけでなく他の周辺装置の
他のモードにも同一のマクロサービス処理が適用できる
ようにするため、回数指定手段（転送サイズ）を設定
し、汎用性および流用性を高めるように考慮したもので
ある。
【００５６】
【発明の効果】以上説明したように本発明は、従来利用
されていたマクロサービスは、マクロサービスを何回起
動した後にベクタ割込み処理に変更するか否かを示すマ
クロサービスカウンタのみしか設けられていなかったの
で、予め指定された処理の複数回の実行を１回のマクロ
サービス処理中で実行する必要がある周辺装置に対して
は適応不可であったが、１回のマクロサービス処理中で
予め指定された処理の複数回の実行を可能とする回数指
定手段を設けたことにより、マクロサービス処理中で予
め指定された処理の１回の実行が終了したときではな
く、予め指定された処理の複数回の実行が終了した後に
周辺要求信号を発生させるような周辺装置に対してもマ
クロサービス処理の適用が可能となり、マクロサービス
処理の利用範囲が拡大するという効果がある。
されていたマクロサービスは、マクロサービスを何回起
動した後にベクタ割込み処理に変更するか否かを示すマ
クロサービスカウンタのみしか設けられていなかったの
で、予め指定された処理の複数回の実行を１回のマクロ
サービス処理中で実行する必要がある周辺装置に対して
は適応不可であったが、１回のマクロサービス処理中で
予め指定された処理の複数回の実行を可能とする回数指
定手段を設けたことにより、マクロサービス処理中で予
め指定された処理の１回の実行が終了したときではな
く、予め指定された処理の複数回の実行が終了した後に
周辺要求信号を発生させるような周辺装置に対してもマ
クロサービス処理の適用が可能となり、マクロサービス
処理の利用範囲が拡大するという効果がある。
【００５７】また、第１の回数指定手段と、第２の回数
指定手段とを設けたことにより、マクロサービス処理が
起動されたときには第２の回数指定手段によって予め定
められた回数だけ予め指定された処理を実行した後に第
１の回数指定手段を１デクリメントし、第１の回数指定
手段が０になったときにマクロサービス処理モードをベ
クタ割込み処理モードに変更することが可能となり、マ
クロサービス処理の利用範囲が拡大するという効果があ
る。
指定手段とを設けたことにより、マクロサービス処理が
起動されたときには第２の回数指定手段によって予め定
められた回数だけ予め指定された処理を実行した後に第
１の回数指定手段を１デクリメントし、第１の回数指定
手段が０になったときにマクロサービス処理モードをベ
クタ割込み処理モードに変更することが可能となり、マ
クロサービス処理の利用範囲が拡大するという効果があ
る。
【図１】（ａ）は本発明の一実施例に係るデータ処理装
置としてのシングルチップマイクロコンピュータの内部
構造図であり、（ｂ）は（ａ）中のマクロサービス制御
ワードおよびマクロサービスチャネルの内容を示す図で
ある。
置としてのシングルチップマイクロコンピュータの内部
構造図であり、（ｂ）は（ａ）中のマクロサービス制御
ワードおよびマクロサービスチャネルの内容を示す図で
ある。
【図２】図１中のマクロサービス用マイクロプログラム
によるマクロサービス処理を示す流れ図である。
によるマクロサービス処理を示す流れ図である。
【図３】第２実施例のデータ処理装置におけるマクロサ
ービス処理を示す流れ図である。
ービス処理を示す流れ図である。
【図４】図１中のＡ／Ｄコンバータの一例を示す内部構
造図である。
造図である。
【図５】（ａ）は従来のデータ処理装置としてのシング
ルチップマイクロコンピュータの内部構造図であり、
（ｂ）は（ａ）中のマクロサービス制御ワードおよびマ
クロサービスチャネルの内容を示す図である。
ルチップマイクロコンピュータの内部構造図であり、
（ｂ）は（ａ）中のマクロサービス制御ワードおよびマ
クロサービスチャネルの内容を示す図である。
【図６】図５中のマクロサービス用マイクロプログラム
によるマクロサービス処理を示す流れ図である。
によるマクロサービス処理を示す流れ図である。
１ ＡＬＵ ２ テンポラリレジスタ ３ 汎用レジスタ ４ ＲＡＭ ５ ＰＣ ６ ＰＳＷ ７ Ａ／Ｄコンバータ ８ その他の周辺装置 ９ 周辺要求信号 １０ ＩＮＴＣ １１ モード指定信号 １２ 割込み要求信号 １３ シーケンサ １４ マイクロプログラムＲＯＭ １５ 内部バス ２０ マクロサービス制御ワード ２１ マクロサービスチャネル ２２ チャネルポインタ ２３ マクロサービスコマンド ２４ メモリアドレス ２５ 周辺アドレス ２６ マクロサービスカウンタ ２７ 転送サイズ ３０ マルチプレクサ ３１ ＳＨ ３２ 抵抗列 ３３ Ａ／Ｄコンバータ制御部 ３４ 結果レジスタ ３５ バッファ群 ４０ マクロサービス用マイクロプログラム １００ ＣＰＵ
Claims (4)
- 【請求項１】 割込み要求に応じて少なくともプログラ
ムカウンタとプログラム実行状態とをスタックへ待避す
るベクタ割込み処理モードと、割込み要求に応じてプロ
グラムカウンタとプログラム実行状態とを保持したまま
割込み処理を実行するマクロサービス処理モードとを有
するデータ処理装置において、 回数指定手段を有し、マクロサービス処理中に予め指定
された処理を前記回数指定手段の回数繰り返すことを特
徴とするデータ処理装置。 - 【請求項２】 Ａ／Ｄコンバータによる変換後のディジ
タルデータを複数記憶する記憶手段を有し、マクロサー
ビス処理中に前記記憶手段からメモリへのデータ転送を
前記回数指定手段の回数繰り返す請求項１記載のデータ
処理装置。 - 【請求項３】 Ａ／Ｄコンバータによる変換後のディジ
タルデータを複数記憶する記憶手段を有し、マクロサー
ビス処理中に前記記憶手段からのデータ読出しを前記回
数指定手段の回数繰り返し平均値を算出してメモリにデ
ータ転送する請求項１記載のデータ処理装置。 - 【請求項４】 割込み要求に応じて少なくともプログラ
ムカウンタとプログラム実行状態とをスタックへ待避す
るベクタ割込み処理モードと、割込み要求に応じてプロ
グラムカウンタとプログラム実行状態とを保持したまま
割込み処理を実行するマクロサービス処理モードとを有
するデータ処理装置において、 第１の回数指定手段と、第２の回数指定手段とを有し、
前記マクロサービス処理が起動されたときには前記第２
の回数指定手段によって予め定められた回数だけ予め指
定された処理を実行した後に前記第１の回数指定手段を
計数し、前記第１の回数指定手段によって予め定められ
た回数だけ前記マクロサービス処理を実行した後に前記
マクロサービス処理モードを前記ベクタ割込み処理モー
ドに変更することを特徴とするデータ処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25917894A JP3323009B2 (ja) | 1994-09-29 | 1994-09-29 | データ処理装置 |
| US08/530,948 US5687380A (en) | 1994-09-29 | 1995-09-20 | Macro service processing of interrupt requests in a processing system where a single interrupt is generated for a plurality of completed transactions |
| KR1019950032515A KR100214238B1 (ko) | 1994-09-29 | 1995-09-28 | 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25917894A JP3323009B2 (ja) | 1994-09-29 | 1994-09-29 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895797A true JPH0895797A (ja) | 1996-04-12 |
| JP3323009B2 JP3323009B2 (ja) | 2002-09-09 |
Family
ID=17330453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25917894A Expired - Fee Related JP3323009B2 (ja) | 1994-09-29 | 1994-09-29 | データ処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5687380A (ja) |
| JP (1) | JP3323009B2 (ja) |
| KR (1) | KR100214238B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3141787B2 (ja) * | 1996-08-28 | 2001-03-05 | 日本電気株式会社 | マイクロコンピュータ |
| KR100410985B1 (ko) * | 2001-08-09 | 2003-12-18 | 삼성전자주식회사 | 오토벡터 방식 마이크로 프로세서의 벡터드 인터럽트 처리장치 |
| CN103676727A (zh) * | 2013-11-27 | 2014-03-26 | 南京国电南自美卓控制系统有限公司 | 基于嵌入式芯片的可抢占、可嵌套中断控制方法 |
| KR102866899B1 (ko) | 2024-12-16 | 2025-10-02 | (주)한국스마일산업안전 | 복합 다기능 폴리우레아 도막방수재 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720862A (en) * | 1980-07-11 | 1982-02-03 | Oki Electric Ind Co Ltd | Signal process arithmetic processor |
| JPS60183661A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | 情報処理装置 |
| JPS63118949A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | 情報処理装置 |
| JPS63200234A (ja) * | 1987-02-17 | 1988-08-18 | Toshiba Corp | デ−タ処理装置 |
| JPS6448162A (en) * | 1987-08-18 | 1989-02-22 | Nec Corp | Microcomputer |
| JP3124257U (ja) * | 2006-05-31 | 2006-08-10 | 株式会社本宏製作所 | パネル状表示体の搬送用プロテクター |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3587643T2 (de) * | 1984-03-02 | 1994-03-24 | Nippon Electric Co | Informationsverarbeitungseinheit mit Unterbrechungsfunktion. |
| JPS63118947A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | シングルチツプマイクロコンピユ−タ |
| EP0318055B1 (en) * | 1987-11-27 | 1995-02-01 | Nec Corporation | Data processor including a/d converter for converting a plurality of analog input channels into digital data |
| JP2526644B2 (ja) * | 1987-11-27 | 1996-08-21 | 日本電気株式会社 | デ―タ処理装置 |
| JPH0212432A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | データ処理装置 |
| EP0369470B1 (en) * | 1988-11-17 | 1993-02-24 | Nec Corporation | Data processing apparatus for producing in sequence pulses having variable width at output ports |
-
1994
- 1994-09-29 JP JP25917894A patent/JP3323009B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-20 US US08/530,948 patent/US5687380A/en not_active Expired - Lifetime
- 1995-09-28 KR KR1019950032515A patent/KR100214238B1/ko not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720862A (en) * | 1980-07-11 | 1982-02-03 | Oki Electric Ind Co Ltd | Signal process arithmetic processor |
| JPS60183661A (ja) * | 1984-03-02 | 1985-09-19 | Nec Corp | 情報処理装置 |
| JPS63118949A (ja) * | 1986-11-07 | 1988-05-23 | Nec Corp | 情報処理装置 |
| JPS63200234A (ja) * | 1987-02-17 | 1988-08-18 | Toshiba Corp | デ−タ処理装置 |
| JPS6448162A (en) * | 1987-08-18 | 1989-02-22 | Nec Corp | Microcomputer |
| JP3124257U (ja) * | 2006-05-31 | 2006-08-10 | 株式会社本宏製作所 | パネル状表示体の搬送用プロテクター |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3323009B2 (ja) | 2002-09-09 |
| KR960011685A (ko) | 1996-04-20 |
| KR100214238B1 (ko) | 1999-08-02 |
| US5687380A (en) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0045634B1 (en) | Programmable digital data processing apparatus arranged for the execution of instructions in overlap | |
| EP0266800B1 (en) | Data processor having different interrupt processing modes | |
| US4236213A (en) | Apparatus for producing pulse width modulated signals | |
| US20070250682A1 (en) | Method and apparatus for operating a computer processor array | |
| JPH08305585A (ja) | 割込制御装置 | |
| EP0295646A2 (en) | Arithmetic operation processing apparatus of the parallel processing type and compiler which is used in this apparatus | |
| JP2804402B2 (ja) | アナログデジタル変換装置 | |
| US4550369A (en) | Apparatus and method for processing macroinstructions and microinstructions | |
| JP3323009B2 (ja) | データ処理装置 | |
| JP2005057374A (ja) | Ａ／ｄ変換装置およびマイクロコントローラ | |
| JPH0523447B2 (ja) | ||
| JPH09269870A (ja) | Ａ／ｄ変換装置 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JP3851008B2 (ja) | プロセッサおよびそれを有する半導体集積回路、処理装置ならびに命令処理方法 | |
| JP2526644B2 (ja) | デ―タ処理装置 | |
| JP2643931B2 (ja) | 情報処理装置 | |
| JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
| JPS62145435A (ja) | コンカレント処理命令を有するマイクロプロセツサ | |
| JPH04227540A (ja) | 演算処理装置及びディジタル信号処理プロセッサ | |
| JP2002312005A (ja) | プログラマブルコントローラ | |
| JPS63141131A (ja) | パイプライン制御方式 | |
| US6078545A (en) | Data transfer circuit | |
| US20030177229A1 (en) | Microcomputer, bus control circuit, and data access method for a microcomputer | |
| JPH01271840A (ja) | マイクロコンピュータ | |
| JPH10143376A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |