JPS60183661A

JPS60183661A - 情報処理装置

Info

Publication number: JPS60183661A
Application number: JP59040004A
Authority: JP
Inventors: Osamu Matsushima; 修松嶋; Yukio Maehashi; 幸男前橋
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-03-02
Filing date: 1984-03-02
Publication date: 1985-09-19
Also published as: JPH0414376B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は処理要求を発生する回路を外部もしくは内部に
有し、それらの要求に基づき処理を行なうことのできる
機能を備えた情報処理装置に関する。

一般に周辺装置等からの処理要求に応答するには大きく
分けて２つの方式が考えられる。１つは中央処理装置（
以下、ｃｐｕという）が常に周辺装置等からの処理要求
の有無をプログラムで監視する方式で、いわゆるポーリ
ングと呼ばれる方式である。この方式では周辺装置等か
ら処理要求が発生するまで、ＣＰＵは処理要求の有無を
監視するのみで自らが主体となって実質的なデータ処理
を行なうことはできないため、プログラム実行効率は非
常に悪い。このため第２の方法として第２は割込み方式
である。これはＣＰＵが周辺装置等を直接監視するので
はなく、逆に周辺装置等からＣＰＵに対して割込みとい
う形態で処理要求が発生した時のみ１割込み処理プログ
ラムで所望のデータ処理を行うものである。これは第１
の方式に比べてグログラム実行効率金玉げることができ
る。しかしながら、割込み処理モードでは。

正常なプログラムの実行を再開するためＶＣ，プログラ
ムカウンタの内容、プログラム・ステータス番ワードあ
るいはレジスタ内容の退避及び復帰や。

割込みベクターへの分岐、復帰処理といった一連の処理
（オーバーヘッド処理）を本来必要とされるデータ処理
以外に必ず必要である。したがって。

要求された割込が短時間で終了する処理、たとえばたた
車に周辺装置からデータをメモリ内のバッファへ転送す
るというような処理に対しても、必ず前記オーバーヘッ
ド処理を実行しなければならないので、その処理時間の
無駄は無視できない。

とぐに、このような割込みが頻発するような応用システ
ムでは、かえってＣＰＵのプログラム実行効率が低下し
てしまう欠点があった。

したがって５本発明はＣＰＵのプログラム実行効率を低
下することなく周辺装置等からの処理要求を実行できる
情報処理装置を提供することを目的とする。

本発明ではＣＰＵにて実行させるべき処理１に要求する
処理要求発生部と、処理要求に基づき処理を行う実行部
と、処理データ及びプログラム等を記憶するメモリ部と
を備えた情報処理装置において、前記処理要求を前記メ
モリ部に記憶されている処理要求に対応したプログラム
の実行により処理する第１の処理形態、及びプログラム
実行中の前記実行部の状態を保持したｔま前記処理要求
に対応した処理を行う第２の処理形態で実行する実行制
御手段と、前記実行制御手段の処理形態′ｆ：選択的に
指定する処理形態指定手段とを備えた情報処理装置が得
られる。

本発明ではＣＰＵチップ外（例えばキーボードやディス
プレイ、プリンタ吟の周辺装置〕からの割込み処理要求
とチップ内で発生される処理要求とを区別することなく
同一レベルの処理要求（以下、これｔ−ｌ１０要求とい
う）としてとらえる。

前記ｌ１０要求は後述する指示信号に応答して２種類の
処理モードのうちのいづれかで処理される。

第１の処理形態は従来からの割り込み処理モードであり
、プログラム処理によりｌ１０要求を処理する。ここで
はプログラムカウンタやレジスタ、フラグ等の内容を退
避してこれらを割込み処理のために解放される。すなわ
ち、オーバーヘッド処理が実行さね、、”Ｊ　２．ρ処
理形態は周辺装置等の制御やデータ授受を行なりために
周辺装置側に設けられている特殊レジスタ（以下、ＳＦ
Ｒという）とＣＰＵ内に設けられており、データのリー
ド、ライトを行うことのできるメモリ（以下、ＲＡＭと
いう。）間のデータ転送をオーバーヘッド処理を行なう
ことなく実行するものである。このデータ転送（以下、
自動データ転送という。）モードではＣＰＵは請求が発
生すると実行中のプログラムを中断し、その時のＣＰＵ
の種々の状態（以下、ステータスという。）及びデータ
をそれらが現在ある場所に残し几ままの状態でＣＰＵ自
身が１自動データ転送処理を行うものである。自動デー
タ転送処理のための特別なハードウェアは不要である。

ＣＰＵは自動データ転送処理を終了すると。

中断したプログラムの実行を再開する。この時オーバー
ヘッド処理の必要がないので、即刻中断したプログラム
の処理を再開することができる。したがって、ソフトウ
ェアからはプログラムの中断が見えず、あたかも転送命
令がプログラム処理の中に自動的に挿入されて処理され
たかのように映る。

自動データ転送処理はソフトウェア処理が主体となる割
込みの発生頻度を極力少なくシ、ソフトウェア処理の負
担を軽減する効果がある。したがってこの処理はたとえ
ばシリアルインターフェース装置とのデータの送受信％
Ａ／Ｄコンバータ装置における変換データの読み出し勢
、従来割込み処理で対応していた周辺装置とメモリのバ
ッファ領域間の簡単なデータ転送に用いられる。一方。

ｌ１０１ｔ＝求に基づく自転データ転送処理により転送
された一連のデータの編集、平均化処理等を行うときに
は従来通りの第１のモードによる割込み処理によって対
応する。言い換えれば、第１のモードはレジスタやフラ
グ等を使わなければならないような割込み処理に適用で
き、第２のモードはＣＰＵ内のメモリと周辺装置との間
でのデータ転送あるいはＣＰＵ内部回路間でのデータ転
送のような単純なデータ転送処理に適用できる。従って
第２のモードではオーバーヘッド処理時間が不要なため
、その分ＣＰＵの実効的な処理効率を大幅に向上させる
ことができる。

次に本発明の一実施例を図面を参照して説明する。

第１図はその要部ブロック図を示す。本実施例は周辺装
置等からの処理要求を制御するＩ１０要求制御部１．前
記Ｉ１０要求制御部１から出力される処理要求に応じた
処理を行う実行部２．ＲＡＭとＳ　ＦＲｔ″含んだメモ
リ部３．Ｉ１０要求信号が転送されるＩ１０処理処理費
求線４．処理の形態を指定するＩ１０処理処理形態指定
線５、実行部２とメモリ部３とのデータ授受を行うデー
タ転送線６とを有している。周辺装置等からのＩ１０要
求が発生し、Ｉ１０処理実行要求線４がアクティブ・レ
ベルなると、実行部２は実行中のプログラムを中断し、
そのＩ１０要求を受付ける。実行部２はこの時のＩ１０
処理処理形態指定線５０レベルにより、２種類の処理形
態のうち一方を選択して処理を行う。この例では、Ｉ１
０処理処理形態指定線５がロウレベルであればＩ１０処
理要求を割込み要求として処理し、一方ノ・イレベルで
あればメモリ部３中のＳＦＲからＲＡＭ、又はＲＡＭか
らＳＦＲへの自動データ転送要求として処理する。自動
データ転送はデータ転送線６ｆ：経由し実行部の制御の
基に行なわれるが、実行部２内のステータス及びデータ
は全てそのままその場所に保持されるために１割込み処
理で必要とされたプログ２ム・カウンタの内容、プログ
ラム・ステータス・ワードや各種レジスタの内容の退避
、復帰操作、いわゆるオーバーヘッド処理は不要である
。

次に第２図に第１図におけるＩ１０要求制御部１のブロ
ック図を示し、それを用いて動作を説明する。ここでは
Ｉ１０要求発生源はＡ、Ｂ、Ｃの３種を例にあげて説明
する。Ｉ１０要求制御部１はＩ１０要求発生源Ａ、Ｂ、
Ｃにそれぞれ対応したＩ１０要求を発生するＩ１０要求
発生部７，８゜９、Ｉ１０要求を行うためのＩ１０要求
線１１Ａ。

１１ＢおよびＩＩＣ，Ｉ１０処理形ａｔ−指定するＩ１
０処理形態指定線１２Ａ、１２Ｂおよび１２Ｃ１優先順
位判別処理及びＩ１０処理形態を実行部へ伝達する処理
の制御を行う優先順位判別及びＩ１０処理指定部１０と
、第１図の実行部２へ接続されるＩ１０処理実行要求＃
４、及びＩ１０処理処理形態指定線５とを含んでいる。

Ｉ　請求発生源よりＩ１０要求が発生すると、対応する
Ｉ１０要求発生部からのＩ１０要求線がアクティブ・レ
ベルとなる。同時にそのＩ１０要求発生部は出方したＩ
１０要求を割込み処理（第１モード）で処理させたいと
きにはＩ１０処理形態指定Ｍ１２全ロウレベルにする。

一方、自動データ転送処理（第２モード）で処理させた
いときには指定線１２をハイ−レベルにする。各Ｉ１０
要求線１１Ａ、ＩＩＢおよび１ｉｃｕ優先順位判別及び
工１０処理指定部１０″’Ｉ’、１１Ａ＞１１Ｂ＞Ｉ　
ＩＣの順に優先順位づけられているものとする。優先順
位判別部は入力されているＩ１０要求のうち最も優先順
位の高い要求を選択する。さらに最も優先順位の高いＩ
１０要求を発生しているＩ１０要求発生部からのＩ１０
処理形態指定線のレベルを判断し、それ’ｔ−ｌ１０処
理実行形態指定線５へ出力する。

次に第３図に、第１図における実行部２の詳細なブロッ
ク図及びメモリ部３を示し、動作を説明する。第１因に
おける請求制御部１のＶＯ処理実行要求線４及びＩ１０
処理処理形態指定線５は実行部２の動作を制御するＩ１
０要求受付は部１５に接続されている。割込み処理プロ
グラム等はグログラムを記憶するプログラム記憶部１３
に格納されており、そのアクセスはプログラム・カウン
タ１４で行なわれる。実行部全体の動作状態はプログラ
ム−ステータス・ワードレジスタ１６に格納されている
。さらに実行部は算術論理演算機能を持つ算術論理演算
二〇ニット（以下、ＡＬＵという。）１７．実行すべき
命令群を保持している命令レジスタ１′８．命令レジス
タの内容にもとづいて各種制御信号を発生する命令デコ
ーダ１９、命冷デコーダ１９の出力により実行部全体の
動作を制御する実行制御部２０ｔ−含んでいる。

また実行部は各々がメモリ部３のＲＡＭの番地を指すこ
とのできるメモリポインタ（以下、ＭＰという。）１周
辺装置側にあるＳＦＨの番地を指すことのできるＳＦＲ
ポインタ（以下、５ＦＲＰという。）及び自動データ転
送の回数を記憶するターミナルカウンタ（以下、ＴＣと
いう。）、ノアトウエアにより任意の値ｔ−Ｖ込むこと
ができる自動データ転送処理用の３つのレジスタ群２１
，２２および２３を含む。

実行部では１通常、プログラムカウンタ１４の内容に対
応するプログラム記憶部１３のアドレスに記憶されてい
る命令を命令レジスタ１８へ転送し、命令レジスタ１８
へ転送された命令を命令デコーダ１９ヘデコードして、
その結果に基いて実行制御部２０が各種制御を行ないプ
ログラムの実行を実現している。そして１命令実行する
毎に。

次に実行する命令が格納されている番地ヘプログ２ムー
カクンタ１４の値を更新している。

ここで、Ｉ１０要求受付は部１５がＩ１０処理処理費求
線４がアクティブ・レベルとなったことを検出するとプ
ログラムの実行を中断し、その時のＩ１０処理処理形態
指定線５のレベルをサンプリングする。Ｉ１０処理処理
形態指定線５０レベルがロウレベルであれば、工１０要
求受付は部１５は要求が割込み処理要求であることを認
識する。

この状態では実行制御部２０からの制御信号にもとづい
て、プログラムカウンタ１４の内容及びプログラムステ
ータスワードレジスタ１６の内容をメモリ部３へ退避さ
せた後、プルグラムカウンタ１４へ割込み処理プログラ
ムで必要な先頭番地をセットする。これにより割込み処
理プログラムが開始される。一連のプログラム処理によ
り割込み処理プログラムを終了すると、メモリ部３の退
避させていた内容管プログラムカウンタ１４及びプログ
ラム・ステータス・ワードレジスタ１６へ戻して中断さ
れた時の状態へ復帰させる。いわゆるオーバーヘッド処
理が実行される。

一方、Ｉ１０処理処理形態指定線５がハイレベルである
と、工１０要求受付は部１５は要求が自動データ転送寮
求であることを認識し、プログラムカウンタ１４及びプ
ログラム・ステータス・ワードレジスタ１６等の内容を
夫々の場所に保持したまま、■１０要求発生源に対応し
たレジスタ群の参照を行う。ここでレジスタ群２１はＩ
１０要求発生源Ａルジスタ群２２はＩ１０要求発生源Ｂ
、レジスタ群２３はＩ１０要求発生源Ｃにそれぞれ対応
している。優先順位判別及びＩ１０処理指定部１０によ
り最も優先順位が高いと判断され、Ｉ１０処理処理形態
指定線５がハイレベルであるＩ１０要求発生源が１例え
ばＩ１０要求発生源Ａであるとすると、レジスタ群２１
が参照される。さらにＩ１０要求受付は部１５は実行制
御部２０を制御して、ＭＰの指す番地の内容を５ＦＲＰ
の指丁番地へ転送したり、又は５ＦＲＰの指す番地の内
容をＭＰの指す番地へ転送する。こ、れは通常の転送命
令実行と同様の制御により行うことができる。したがっ
て自動データ転送処理中に実行部の動作を停止させるこ
とはない。その後、ＶＯ要求受付は部１５はＡＬＵ１７
及び実行制御部２０を制御して、ＭＰの値を１加算して
その答を再びＭＰへ格納し、又ＴＣの値ｔ−１減算して
その答を再びＴＣへ格納する処理を行って一連の自動デ
ータ転送処理を終了する。ただし、ＴＣの値を減算して
０となった場合には自動データ転送要求を発生させたＩ
１０要求発生源に対応した割込み要求を発生させる制御
を行ない、一連の自動データ転送処理を終了する。した
がって自動データ転送処理を終了すると割込み要求が発
生しているため、引きつづいて割込み処理を起動し自動
データ転送処理により転送されたデータを割込み処理プ
ログラムで処理することもできる。

次に第４図に第１図におけるＩ１０要求発生部７．８．
９及び優先順位判別及びＩ１０処理指定部１０の詳細な
論理回路を示し、実行部２とあわせてその詳細な動作を
説明する。Ｉ／Ｄ要求発生部及び優先順位判別及びＩ１
０処理指定部は第２図におけるＩ１０要求発生部７及び
優先順位判別及びＩ１０処理指定部ｌＯを含んだ制御回
路１００及び制御回路１００と全く等価な回路構成を持
つ制御回路２００及び３００を含む。制御部１３２００
にはＩ１０要求発生部８が、制御回路３００にはＩ１０
要求発生部９がそれぞれ含まれている。勤作も全く等し
いため、ここでは制御回路１００ｔ−例にとって説明す
る。制御回路１００はＩ１０要求が発生したことを記憶
するセット・リセット・クリップ・フロップ（以下、Ｒ
８Ｆ／Ｆと略す。）であるＩ１０要求７リツプ・７０ツ
ブ（以下、ｌ１０ＲＱＦ／Ｆという。）１０４．割込み
処理要求を禁止するための割込みマスクピッ）１０５．
自動データ転送処理を許可するＲ　Ｓ　Ｆ／Ｆである自
動データ転送処理許可Ｆ／Ｆ　１１３．実行部が割込み
要求を受付けたときにどの番地のプログラムへ分岐すれ
ばよいかを知るためのペクタ保持部１２０と。

第１図における実行部２へ接続されているＩ１０処理実
行要求線３０及びＩ１０処理処理形態指定線３４を含む
。ｌ１０ＲＱＦ／Ｆ１０４のセット入力にはＩ１０要求
発生源からの要求線１０１が接続されて、要求線１０１
がハイレベルとなるとオア・ゲート１０３を通じてｌ１
０Ｒ，ＱＦ／Ｆ１０４がセットされる。割込みマスクビ
ット１０５及び自動データ転送処理許可Ｆ／Ｆ　１１３
はプログラムにより自由にセット、リセット可能で１割
込みマスクビット１０５は割込み要求’ｘ％止するとき
にセットされ、自動データ転送処理許可ＶＦＦ１１３は
自動データ転送処理全行ないたいときにセットされる。

ここで割込みマスクビット１０５がリセットされ、自動
データ転送許可Ｆ／Ｆ　１１３がリセットされていると
きに、Ｉ１０要求発生源からの要求線１０１がハイレベ
ルとなｐ、ｌ１０ＲＱＦ／Ｆ１０４がセットされたとき
の動作上！５？、明する。

自動データ転送許可Ｆ／Ｆ　１１３の出力がロウレベル
でかつ、優先順位を制御するための制御人力１１１がロ
ウレベル、ｌ１０ＲＱＦ／Ｆ１０４の出力及び割り込み
マスクピッ）１０５の出力がロウレベルのためにアント
ゲ−）１０７の出力はハイレベルとなって、オアゲート
１０８及び１１０の出力はハイレベルとなる。オアゲー
１−１１０の出力はオアゲート２１０に接続され、又オ
ア會グー）２１０の出力はオア・ゲート３１０へ接続さ
れているため、Ｉ１０処理実行要求！３　（１：オア・
ゲート１０８の出力の状態にょクハイレベルとなる。実
行部２のＩ１０要求受付は部１５は、　Ｉ１０処理実行
要求線３０がハイレベルとなったことを検出すると、実
行中のプログラムを中断させ。

Ｉ１０要求を受付けたことを示す。Ｉ１０要求受付は信
号（以下、ｌ１０ＡＣＫ信号という。）３２を出力し、
アンドゲート１０９を通じて、Ｉ１０喪求が受付けられ
たことを示すＲＳ　Ｆ／Ｆである。工１０要求受付けＦ
／Ｆ（以下、ＩＳＦ／Ｆという。）１１２ｔ−セットす
る。このとき制御部２００及び３００内でＩ１０要求が
発生していても、オアゲート１１０及び２１０の出力が
ハイレベルであるため制御回路１００内のオアゲート１
０８に対応する制御回路２００及び３００内のオアゲー
トの出力はハイレベルとなることはなく制御回路２００
及び３００内のＩＳＦ／Ｆがセットされることはない。

すなわちＩＳＦ／Ｆは自分自身の制御回路のＩ１０要求
の優先ｊ＠位より高い優先順位のＩ１０要求発生源がＩ
１０要求を発生していないときにＩ１０要求が受付けら
れる７リツプフロツプである。ＩＳＦ／Ｆ１１２がセッ
トされるとＩＳＦ／Ｆ１１２の出力が接続されている立
上りエツジ検出回路１１９により立上りエツジが検出さ
れて、ｌ１０ＲＱＦ／Ｆ１０４がリセットされ１次のＩ
１０要求受付けに備える。又トライステートバッファで
ある１１５をアクティブとし。

自動データ転送許可Ｆ／Ｆ　１１３の内容’ｔＩ１０処
理実行形態指定線３４へ出力する。実行部の請求受付は
部はＩ１０処理処理形態指定線３４へ出力されている自
動データ転送許可Ｆ／Ｆ１１３のロウ・レベルをサンプ
ルするため１割込み処理を行なえば良いことを認識して
、プログラム・カウンタやプログラム・ステータスワー
ドの退避等の割込み処理を開始する。割込み処理開始後
、実行部のＩ１０要求受付は部は割込み処理プログラム
の先頭が何番地であるかを知るためのベクタ・リード信
号３６をハイレベルとする。この結果、−ＩＳＦ／Ｆ１
１２がハイレベルで、自動データ転送許可Ｆ／Ｆ　１１
３がロウレベルであるためにインバータゲート１２２の
出力はハイレベルとなるため、アンドゲート１２１の出
力がハイレベルとなりトライステートバッファ１１９が
アクティブとなる。従って、ベクタ保持部１２０のベク
タ情報が実行部のバス３１へ出力される。このときアン
ドゲート１１８の出力は自動データ転送許可Ｆ／Ｆ１１
３がロウレベルであるのでハイレベルにはならずトライ
ステートバッファ１１６はアクティブにならない。実行
部のＩ１０要求受付は部はバス３１上のデータを取込み
、第３図の実行制御部２０を制御して取込んだデータに
対応した番地に分岐して割込み処理プログラムの実行を
開始するとともにＩ１０要求処理を終了したことを示す
信号（以下、ＥＯＰ信号という。）３３をハイレベルと
してＩＳＦ／Ｆ１１２ｔリセットする。一連の割込み処
理プログラムを終了すると、退避していたプログラム・
カウンタ及びプログラム・ステータス・ワードレジスタ
等へ退避しておいた内容を復帰させて中断したプログラ
ム実行を再開する。

次に自動データ転送許可Ｆ／Ｆ　１１３がセットされて
いるときに、Ｉ１０要求が発生し、　ｌ１０ＲＱＦ／Ｆ
１０４がセットされたときの動作を説明する。このとき
ｌ１０ＲＱＦ／Ｆ１０４の出力及び自動データ転送許可
Ｆ／Ｆ１１３の出力がハイレベルでかつ、優先順位制御
のための制御入力１１１がロウレベルであるためにアン
ドゲート１０６の出力はハイレベルとなり、オアゲート
１０８及び１１０の出力がハイレベルとなる。オアゲー
ト１１０の出力はオアゲート２１００入力に接続され、
又オアゲート２１０の出力はオアグー）３１００入力に
接続されているためＩ１０処理実行要求１ｔｊ３０が無
条件にハイレベルとなる。実行部のＩ１０要求受付は部
ではＩ１０処理処理費求線３０がハイレベルとなったこ
とを検出すると。

Ｉ１０要求を受付けて、実行中のブａ／−）ムを中断し
５Ｉ１０ＡＣＫ信号３２を出力し、アンドゲート１０８
を通してＩＳＦ／Ｆ１１２をセットし。

ＩＳＦ／Ｆ１１２の出力が接続されている立上クエッジ
検出器１１９の出力でｌ１０ＲＱＦ／Ｆ１０４をリセッ
トする。又ＩＳＦ／Ｆ１１２の出力はトライステートバ
ッフ７１１５はアクティブとし自動データ転送許可Ｆ／
Ｆ　１１３の内容をＩ１０処理処理形態指定線３４へ出
力する。実行部のＩ１０要求受付は部はこの時、Ｉ１０
処理実行指定線３４のハイレベルをサンプルするため、
自動データ転送処理を行なえは良いこと全認識する。す
ると自動データ転送処理に必要な情報を得るためにＩ１
０要求受付は部ではベクタリード信号３６をハイレベル
とし、アンドグー）１１８’にハイレベルとしてトライ
ステートバッファ１１６’ｔアクテイブとし自動データ
転送処理に必要な情報を保持している処理情報保持部１
１７の情＠ｉを実行部のバス３１へ出力する。このとき
処理情報保持部１１７から出力される情報は、どのレジ
スタ群を選択すれば良いかを示すレジスタ群選択情報及
び自動データ転送の方向、すなわちＳＦＲからＲＡＭか
、ＲＡＭからＳＦＲへの転送かを指定する情報から構成
される。Ｉ１０要求受付は部ではバス３１から得た情報
を基にレジスタ群を参照して。

参照されたレジスタ群のポインタと転送方向指定情報に
より実行部の実行１ｔｌｌｉｉｌ１部を制御して通常の
データ転送命令実行と同様の制御を行って転送処理を終
了する。その後％ＭＰの１加算及びＴＣの１減算処理を
行ない、減算の結果ＴＣ＝０となると、Ｉ１０要求受付
は部では自動データ転送を禁止して１割込み処理を行な
わせるための自動データ転送禁止信号３５ｔｌ−ノ・イ
レベルとして、自動データ転送許可Ｆ／Ｆ１１３ｅノ・
−ドクエアで強制的にリセットする。又ＩＳＦ／Ｆ１１
２の出力がハイレベルであるために自動データ転送禁止
信号３５をハイレベルとすることにより、アンドゲート
１０２及びオアゲート１０３を通じてｌ１０ＲＱＦ／Ｆ
１０４がセットされる。その後、Ｉ１０要求受付は部で
はＥＯＰ信号３３をノ・イレベルとして、ＩＳＦ／Ｆ１
１２をリセットし、一連の自動データ転送を終了する。

ところが、ここで自ｄ＋Ｉ、＋データ転送許可Ｆ／Ｆ　
１１３がリセットされ、工１０ＲＱＦ／Ｆ１０４がセッ
トされているので、通常の割込み要求が発生し１割込み
処理が起動され１割込み処理プログラムへ分岐する。割
込み処理プログラムでは自動データ転送処理により転送
されたデータを基に種々のプログラム処理を実行する。

次に実際の応用を例に取Ｖ、前記実施例の説明を行う。

Ｉ１０要求発生源としてＡ／Ｄ変換器を考えると、Ｉ１
０要求はＡ／Ｄ変換動作の終了時に発生する。通常Ａ／
Ｄ変換値というのは数回のサンプリング値を演算により
平均化して用いる。

したがってＴＣに平均化したいデータ数を設定し。

又５ＦＲＰにはＡ／Ｄ変換値の結果が格納される番地を
メモリポインタには適当なバッファエリアの番地を設定
し、自動データ転送許可Ｆ／Ｆ　１１３をセットし１割
込みマスクビット１０５全リセツトシ、処理情報保持部
１１７には自動データ転送の方向ｆｉｌ−８ＦＲからＲ
ＡＭという形で指定し、Ａ／Ｄ変換を開始させる。する
とＡ／Ｄ変換終了毎にＡ／Ｄ変換値がバッファエリアに
自動的に格納されてＭＰが１加算、ＴＯが１減算される
操作がＴＣに指定した回数だけ行なわれた時に割込みが
発生する。したがって割込み処理プログラムではバッフ
ァエリアに格納されたデータの平均化処理と、ＭＰ及び
ＴＣの再設定をするだけで１割込みの発生回数を大きく
低減し、プログラムの実行効率を向上させることができ
る。

又本実施例は自動データ転送処理は実行部の動作を完全
に止めて制御するのではなく、実行部臼らが転送処理を
行うために通常のプログラム実行時の命令実行制御のた
めのハードウェアを有効に活用して、自動データ転送処
理用の特別の／１−ドウエアを付加しないで実現するこ
とができる。さらに本実施例では優先順位が固定な例を
示したが優先順位の可変な処理要求制御にも容易に対応
させることが可能である。又自動データ転送処理はデー
タの転送のみを考えたが、さらにこれに通常の命令の比
較命令等の制御を組合わせることにより、さらに高度な
応用にも特殊なハードウェアを付加することなく非常に
柔軟性に富んだ情報処理装＃を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。１・・・・・・Ｉ１０要求制御部、２・・・・・・実行
部、３・・・・・・メモリ部、４・・・・・・Ｉ１０処
理実行要求線、５・・・・・・Ｉ１０処理処理形態指定
線、６・・・・・・データ転送線。第２図はＩ１０要求制御部１を示すブロック図である。７．８．９・・・・・・Ｉ１０要求発生部、１０・・・
・・・優先順位判別及びＩ１０処理指定部、ＩＩＡ、１
１Ｂ、ＩＩＣ・・・・・・Ｉ１０要求線、１２Ａ、１２
Ｂ。１２Ｃ・・・・・・Ｉ１０処理形態指定線。第３因は実行部２の詳細ブロック図及びメモリ部を示す
ブロック図である。１４・・・・・・プログラムφカウンタ、１５・・・・
・・Ｉ１０要求受付は部、１６・・・・・・プログラム
・ステータス・ワード、２１，２２，２３・・・・・・
レジスタ群。第４図はＩ１０要求発生部７，８．９及び優先順位判別
及びＩ１０処理指定部ｌＯの論理図である。１００．２００，３００・・・・・・制御部、１０１・
・・・・・要求線、１０４・・−・・・ｌ１０ＲＱＦ／
Ｆ、１０５・・・・・・割込みマスクビット、１１２・
・・・・・ＩＳＦ／Ｆ。１１３・・・・・・自動データ転送許可Ｆ’／Ｆ、１１
７・・・・・・処理情報保持部、１２０・−・・・・ベ
クタ保持部、３０・・・・・・Ｉ１０処理実行要求線％
３４・・・・・・Ｉ１０処理処理形態指定線。

Claims

【特許請求の範囲】

処理要求を発生する処理要求発生部と、プロログ２ム処
理と処理要求に基づく処理とを選択的に実行する実行部
と、メモリ部とを備え、前記処理要求に応じて実行中の
前記プログラム処理を中断し、その時の状態を示すデ・
−夕を退避した後前記処理要求を受けつける第１の処理
形態と、前記状態を示すデータを退避することなく前記
処理要求を受けつける第２の処理形態とを選択的に実行
することを特徴とする情報処理装置。