JPH0895804A - 中央処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 コンテキストの待避または復帰を少ないＲＡ
Ｍ容量で、かつ高速に行なうコンピュータの中央処理装
置を得ることである。 【構成】 命令コードは第１メモリアドレス部２２と第
２メモリアドレス部２３とを含み、命令キュー１３のプ
リフェッチした命令コードの待避または復帰命令のオペ
コードをマイクロ命令デコーダ１４がデコードすると、
マイクロＲＯＭ１５は、第１メモリアドレス部で指定さ
れるタスク番号をインデクス値として、第２メモリアド
レス部で指定されるコンテキスト待避情報テーブルから
タスクのレジスタリストをリードし、レジスタリストで
指定されたレジストを選択的に待避、復帰可能なマイク
ロプログラムを出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータの中央処
理装置に関するもので、特にコンピュータのコンテキス
トの待避と復帰とを高速に行なう中央処理装置に関する
ものである。

【０００２】

【従来の技術】コンピュータをマルチタスクで実行する
場合、タスクのスイッチングを行なう際に中央処理装置
内の汎用レジスタにあるタスクＡの内容（コンテキス
ト）をメモリに待避させ、一方メモリ内に待避されてい
たタスクＢのコンテキストをメモリから復帰させて実行
するという処理を行う。

【０００３】Ｒ０〜Ｒ７の汎用レジスタを有する中央処
理装置において、各汎用レジスタ内のタスクＡのデータ
をメモリに待避される場合、図１０のように外部メモリ
にレジスタＲ０〜Ｒ７に対応したコンテキスト待避領域
を確保しておく。このような中央処理装置ではタスクＡ
の使用するレジスタがＲ０〜Ｒ７のうち一部のレジスタ
であっても全てのレジスタのデータが待避領域に待避さ
れてしまう。そのため各レジスタＲ０〜Ｒ７が例えば８
ビットの場合に、仮にタスクＡが使用するレジスタがＲ
１、Ｒ３、Ｒ４、Ｒ６のみであったならば待避する領域
は図１１のように２バイトの予備領域を含め合計６バイ
トの待避領域で済むのに図１０のように１０バイトの待
避領域を必要をする。

【０００４】タスクが使用しているレジスタに応じてレ
ジスタＲ０〜Ｒ７を選択的に待避させるものとしてＤＥ
Ｃ社製ＶＡＸ１１がある。ＶＡＸ１１の場合、レジスタ
はＲ０〜Ｒ１５の合計１６個ある（そのうち、Ｒ１５は
プログラムカウンタ用、Ｒ１４はスタックポインタ用で
ある）。それぞれのレジスタは３２ビットで構成されて
いる。図１２は待避させるレジスタを指定するレジスタ
リストの例図であり、１６ビットの値により構成され
る。レジスタリストのビット０〜ビット１５はそれぞれ
レジスタＲ０〜Ｒ１５に対応し、それが１か０かの値に
よって対応するレジスタを待避するか否かを指定する。
例えばレジスタリストが００００ ００００ ０１０１
１０１０（２進）の値を取った場合、ビット１、ビット
３、ビット４、ビット６が１なのでＲ１、Ｒ３、Ｒ４、
Ｒ６のみを待避することを示す。

【０００５】図１３はＶＡＸ１１でタスク間の実行をス
イッチングする場合のメモリに記憶されるコンテキスト
情報テーブル図である。例えば、タスク０〜タスクＮ
（Ｎは整数）間のスイッチングを行なうときに、図のテ
ーブル内にはタスク毎に固有のレジスタリストが設定さ
れ（図ではタスク３まで図示）、同時に待避されるタス
クを識別するためにインデクスとして参照されるタスク
番号が設定される。

【０００６】図１２のレジスタリストによるレジスタの
待避命令はレジスタリストの指定を通常のアドレッシン
グモードで行なう。このためタスク番号をインデクスと
する場合、タスク番号をメモリからレジスタに一度ロー
ドする必要がある。図１４はこのＶＡＸ１１により待避
されるタスクの使用しているレジスタを待避させるため
のプログラムを示す例図で、アセンブリ言語により表現
されたものである。なお、図１４のメモリ１ワードは１
６ビットに相当する。以下のこのプログラムによる装置
の待避動作を説明する。

【０００７】まず始めに、図１３のタスク番号にはタス
ク２が指定され、タスク２レジスタリストには００００
００００ ０１０１ １０１０（２進）が設定されてい
るとする。 （第１行）：レジスタＲ０にある内容をメモリのＴＭＰ
２番地に一時的に待避する。 （第２行）：メモリのＴＡＳＫＮＵＭ番地にあるタスク
番号を３２ビットに拡張して待避されたレジスタＲ０に
ロードする。 （第３行）：メモリのＲＬＴＢＬ番地のコンテキスト待
避情報テーブルににおいて、レジスタＲ０にロードした
タスク番号２を参照してタスク２レジスタリストをメモ
リのＴＭＰ１番地にコピーする。実際には中央処理装置
内でＲＬＴＢＬ＋２×２（ＶＡＸ１１では８ビットで１
アドレスなので１６ビットの値は２倍する必要がある）
を演算して、ＲＬＴＢＬ＋４番地にあるタスク２レジス
タリストを指定してコピーする。 （第４行）：第１行でＴＭＰ２番地に待避された内容を
レジスタＲ０に戻す。 （第５行）：２個分のレジスタの予備領域を確保するた
めにスタックポインタから８を減算する。 （第６行）：レジスタＲ０〜Ｒ７のうち、第３行でＴＭ
Ｐ１番地の領域にコピーしたタスク２レジスタリストで
指定されたレジスタの内容をスタックに待避する。 なお、ＶＡＸ１１では１つのレジスタが１６ビット、つ
まり４バイトなので源算値は２でなく８となる。

【０００８】この結果、メモリのスタック領域には図１
１のように、レジスタリストにより指定されたレジスタ
Ｒ１、Ｒ３、Ｒ４、Ｒ６のみが待避される。

【０００９】

【発明が解決しようとする課題】上記のように、従来の
コンピュータの中央処理装置でコンテキストの待避を行
なう場合、複数のレジスタから任意のレジスタを選択し
てその内容を待避、または復帰するような命令を有さな
い中央処理装置では待避させる必要のないレジスタ内容
の待避、復帰まで行う必要があり、その待避領域の分だ
けＲＡＭ容量が大きくなるという問題点が生じ、さらに
不要な待避、復帰により実行時間が増大するという問題
点が生じていた。

【００１０】また、必要なレジスタのみを選択的に待
避、復帰させるＶＡＸ１１では、コンテキストの待避を
行なう前にタスク番号を参照するためにタスク番号をレ
ジスタに一時移動しなければならない。そのためタスク
番号を一時保持させる装置内部のレジスタの内容をメモ
リに一時的に待避および復帰する必要があり、これによ
り実行時間が増大するという問題点が生じていた。

【００１１】この発明は上記の問題点を解決するために
なされたもので、コンテキストの待避させるメモリ領域
を少なくしつつ、実行時間を大幅に短縮できる中央処理
装置を得ることを目的としたものである。

【００１２】

【課題を解決するための手段】この発明による中央処理
装置は、タスク情報のアドレスを示す第１のアドレス情
報、およびＭ個のレジスタを選択するレジスタ選択情報
を含んだ待避情報のアドレスを示す第２のアドレス情報
を有する１つの命令コードに基づき、Ｎ個のレジスタの
うちＭ個のレジスタを選択して、タスクのコンテキスト
をＭ個のレジスタとメモリとの間で転送させることによ
りコンテキストの待避もしくは復帰させる制御手段とを
備えたものであって、その制御手段は、タスク情報を参
照して、コンテキスト待避情報からレジスタ選択情報を
選択しロードすることにより、上記のタスクのコンテキ
ストをＭ個のレジスタとメモリとの間で転送させるよう
にしたものである（但し、Ｍ、Ｎは自然数で、Ｍ＜
Ｎ）。

【００１３】

【作用】この発明における中央処理装置によると、タス
ク情報のアドレスを示す第１のアドレス情報、およびＭ
個のレジスタを選択するレジスタ選択情報を含んだ待避
情報のアドレスを示す第２のアドレス情報を有する１つ
の命令コードに基づいて、タスク情報をインデクスとし
てコンテキスト待避情報からレジスタ選択情報を選択し
ロードするようにしたので、コンテキストの待避、復帰
に必要なＲＡＭ容量が小さくなり、処理速度が速くな
る。

【００１４】

【実施例】

実施例１．以下、本発明の一実施例を示す。図１は本実
施例を示すマイコンの中央処理装置のブロック構成図で
ある。図において、１はレジスタ群でＲ０からＲ７の８
個の８ビットの汎用レジスタで構成されている。２は外
部のメモリ、またはレジスタ（いずれも図示せず）と入
出力されるデータを一時保持するメモリデータレジス
タ、３はその外部メモリ、またはレジスタを指定するア
ドレスを一時保持し、出力するメモリアドレスレジス
タ、４はコンテキストを待避、復帰するための保持領域
を指定するスタックポインタ、６は演算手段である演算
ユニット（以下、ＡＬＵと称す）、７、８はレジスタＲ
０〜Ｒ７、メモリデータレジスタ２、一時レジスタ４、
スタックポインタ５の各々からオペランドを取り出し、
ＡＬＵ４に入力させるための第１オペランドバスおよび
第２オペランドバスで、ＡＬＵ６はこの第１および第２
オペランド７、８のそれぞれに出力された内容（オペラ
ンド）について演算を実行する。９はＡＬＵ４の演算結
果を出力するデステネーションバスで、その演算結果は
デステネーションバス７を介してレジスタＲ０〜Ｒ７、
メモリデータレジスタ２、メモリアドレスレジスタ３、
一時レジスタ４またはスタックポインタ５のいずれかに
ライトされる。１０はレジスタリストを保持する８ビッ
トからなるレジスタリストレジスタ、１１はレジスタリ
ストレジスタ１０から８ビットの出力に対して後述する
図６の真理値表に従って動作するプライオリティエンコ
ーダ、１２はプライオリティエンコーダ１１の出力を一
時記憶するレジスタポインタレジスタである。

【００１５】１３は命令の実行に応じて外部メモリ（図
示せず）から随時プリフェッチされたマクロ命令を記憶
する命令キュー、１４は命令キュー１３からのマクロ命
令をデコードするマクロ命令デコーダ、１５は命令キュ
ー１３の出力するマクロ命令を実行するように中央処理
装置を動作させるマイクロ命令が記憶されたマイクロＲ
ＯＭ、１６はマクロ命令デコーダ１４に従ってマイクロ
ＲＯＭ１５のアドレスを指定するマイクロアドレスカウ
ンタ、１７はマイクロＲＯＭ１５から読み出されたマイ
クロ命令をデコードし、この中央処理装置全体の動作を
制御するマイクロ命令デコーダである。

【００１６】また、１８はその指定された外部メモリ、
またはレジスタとデータの入出力を行なうメモリデータ
バス、１９は本中央処理装置の外部のメモリ、またはレ
ジスタを指定するためのメモリアドレスバス、２０はイ
ンクリメンタで、メモリアドレスレジスタ３の内容をＡ
ＬＵ６での演算とは独立してインクリメントすることが
できる。

【００１７】図２は図１の中央処理装置に設けられたセ
ーブ命令とリストア命令のコードを示した命令コードの
例図である。図において、２１は命令の種類、つまりセ
ーブ命令あるいはリストア命令であることを装置に識別
させるためのオペコード部、２２は後述の図４に示すタ
スク番号が格納されているメモリのアドレスを指定する
ための第１メモリアドレス部、２３は同じく図４に示す
コンテキストの待避情報テーブルのアドレスを指定する
第２メモリアドレス部である。

【００１８】また、図３は本実施例の中央処理装置のレ
ジスタリストを示す例図である。この中央処理装置のレ
ジスタ数はレジスタＲ０〜Ｒ７の８個なので、図３のよ
うに８ビットの値でレジスタＲ０〜Ｒ７を指定する。従
来例と同様、待避すべきレジスタがＲ１、Ｒ３、Ｒ４、
Ｒ６である場合は０１０１１０１０（２進）が記憶され
る。

【００１９】次に、図１の中央処理装置において、図２
のセーブ命令、またはリストア命令を実行する場合の動
作について説明する。

【００２０】［セーブ命令の場合］例としてタスク０〜
タスクＮー１のタスク（合計Ｎ個）のうち２番目のタス
ク２が待避される場合を示す。図４はメモリ内のコンテ
キスト待避情報テーブルを示したものである。コンテキ
スト待避情報として、アドレスＸ１にはタスク番号、ア
ドレスＸ２からは０〜Ｎー１番目の各々タスク毎にタス
クレジスタリストとタスク待避領域サイズが８ビットの
値で記憶されている。

【００２１】今、タスク番号と、タスク２のレジスタリ
スト（Ｘ２＋４番地）、待避情報サイズ（Ｘ２＋５番
地）には次の値が記憶されているものとする。 タスク番号：２ レジスタリスト：０１０１１０１０（２進） 待避情報サイズ：６

【００２２】図５は図２の命令コードにより中央処理装
置がセーブ命令を実行するために、マイクロＲＯＭ１５
より出力されるマイクロプログラムの例図である。

【００２３】（第１ステップ）：まず、この条件ロード
命令（セーブ命令）の実行に先立ち、その前の命令を実
行する最後のマイクロ命令のステップで命令キュー１３
からセーブ命令のオペコード部２１がマクロ命令デコー
ダ１４に取り出される。マクロ命令デコーダ１４はオペ
コード部２１をデコードし、命令がセーブ命令であるこ
とを識別する。そして図５のマイクロプログラムの第１
ステップのマイクロ命令が記憶されているマイクロＲＯ
Ｍ１５のアドレスをマイクロアドレスカウンタ１６に出
力する。マイクロアドレスカウンタ１６はそのアドレス
をロードし、マイクロＲＯＭ１５に出力する。マイクロ
ＲＯＭ１２はそのアドレスに記憶されている第１のステ
ップのマイクロ命令をマイクロ命令デコーダ１７に出力
し、マイクロ命令デコーダ１７はこれをデコードし、図
５の第１ステップを実行するように中央処理装置を制御
する。この第１ステップでは、命令キュー１３から第１
メモリアドレス部２２に書き込まれているアドレスＸ１
を取り出し、第１オペランドバス７、ＡＬＵ６、デステ
ネーションバス９を介してメモリアドレスレジスタ３に
ライトする。同時にマイクロアドレスカウンタ１６を１
だけインクリメントする。

【００２４】（第２ステップ）：マイクロＲＯＭ１５は
このインクリメントされたアドレスを受け、第２ステッ
プのマイクロ命令をマイクロ命令デコーダ１７に出力す
る。マイクロ命令デコーダ１７はこれをデコードし、メ
モリアドレスレジスタ３で指定されたアドレスＸ１のメ
モリの内容をメモリデータバス１８を介してメモリデー
タレジスタ２にリードするように外部にリード要求す
る。すなわち、メモリデータレジスタ２には図４のコン
テキスト待避情報テーブルに格納されたタスク番号がリ
ードされる。また同様にマイクロアドレスカウンタ１６
を１だけインクリメントする。この中央処理装置は次ス
テップ以降、上記と同様の手順でもってマイクロＲＯＭ
１５から各ステップのマイクロ命令を出力し、このマイ
クロ命令により実行制御される。

【００２５】（第３ステップ）：メモリデータレジスタ
２のタスク番号の値は第１オペランドバス７よりＡＬＵ
６に入力され、２倍だけ乗算される。さらにデステネー
ションバス９を介して一時レジスタ４にライトする。よ
って、本実施例のタスク番号２を２倍した４の値が一時
レジスタ４に書き込まれる。

【００２６】（第４ステップ）：命令キュー１３から第
２メモリアドレス部２３を取り出し、第１オペランドバ
ス７に出力し、一方、一時レジスタ４の内容を第２オペ
ランドバス８に出力する。ＡＬＵ６にて両者の値を加算
し、メモリアドレスレジスタ３、一時レジスタ４の２つ
にライトする。ここでは、第２メモリアドレス部に書き
込まれたアドレスＸ２に第３ステップで演算された４が
加えられたＸ２＋４が書き込まれる。

【００２７】（第５ステップ）：メモリアドレスレジス
タ３で指定されたアドレスのメモリ内容を外部メモリよ
りメモリデータバス１８を介してメモリデータレジスタ
２にリードする。ここでは、図４のコンテキスト待避情
報テーブルに格納された（Ｘ２＋４）番地のタスク２レ
ジスタリストがリードされる。すなわち、本例において
メモリデータレジスタには０１０１１０１０（２進）が
リードされる。

【００２８】（第６ステップ）：メモリデータレジスタ
２にリードされた内容、すなわちタスク２レジスタリス
トを第１オペランドバス７、ＡＬＵ６を介してレジスタ
リストレジスタ１０にライトする。さらにライトされた
内容はプライオリティエンコーダ１１に入力される。

【００２９】図６はプライオリティエンコーダ１１の真
理値表である。レジスタリストレジスタ１０の８ビット
の出力Ｌ０〜Ｌ７を入力して３ビットのエンコード値Ｐ
０〜Ｐ２と出力Ｌ０〜Ｌ７のすべてのビットがゼロであ
るかどうかを示す信号ＲＥＭＺが図の真理値表に従って
出力される。例えばタスク２レジスタリスト：０１０１
１０１０（２進）が第６ステップでレジスタレストレジ
スタ１０にライトされ、その出力は（Ｌ７，Ｌ６，…，
Ｌ０）＝（０，１，０，１，１，０，１，０）としてプ
ライオリティエンコーダ１１に入力され、（Ｐ２，Ｐ
１，Ｐ０）＝（０，０，１）、ＲＥＭＺ＝０が出力され
る。

【００３０】（第７ステップ）：一時レジスタ４の内容
に１を加算し、メモリアドレスレジスタ３にライトす
る。第４ステップで書き込まれた値に１を加えたＸ２＋
４＋１がメモリアドレスレジスタ３にライトされる。

【００３１】（第８ステップ）：メモリアドレスレジス
タ３で指定されたアドレスＸ２＋５番地のメモリの内容
をメモリデータレジスタ２にリードする。すなわち、図
４におけるタスク２待避領域サイズをリードし、ここで
はサイズの値６がメモリデータレジスタ２にリードされ
る。

【００３２】（第９ステップ）：待避命令実行前のスタ
ックポインタ５の値から（例えばＺとする）メモリデー
タレジスタ３の内容（すなわち、６）を減算し、スタッ
クポインタ５をＺー６に書き直す。同時にプライオリテ
ィエンコーダ１１のＲＥＭＺ出力をマイクロアドレスカ
ウンタ１６に入力し、ＲＥＭＺが１ならば後述する第１
３ステップのマイクロアドレスをロードし、レジスタの
待避処理である第１０〜第１２ステップをジャンプす
る。すなわちレジスタリストレジスタ１０の全ビットが
０ならば第１３ステップまでジャンプする。ここでは全
てのビットは０でないのでマイクロアドレスカウンタ１
６は１だけインクリメントし、次の第１０ステップを実
行する。

【００３３】（第１０ステップ）：スタックポインタ５
の値Ｚー６から１を減算してメモリアドレスレジスタ３
にライトする。同時にプライオリティエンコーダ１１の
エンコード出力をレジスタポインタレジスタ１２にライ
トする。ここではレジスタリストレジスタ１０は０１０
１１０１０で、プライオリティエンコーダ１１は１（２
進で００１）を出力する。

【００３４】（第１１ステップ）：レジスタポインタレ
ジスタ１２は入力されたエンコード値をマイクロ命令デ
コーダ１７に入力する。マイクロ命令デコーダ１７はこ
のエンコード値によりＲ０〜Ｒ７のうち待避されるレジ
スタを識別し、エンコード値の指定するレジスタの内容
をメモリデータレジスタ２にライトする。ここではエン
コード値は１なのでレジスタＲ１が指定され、レジスタ
Ｒ１の内容がメモリデータレジスタ２にライトされる。
同時にインクリメンタ２０によってメモリアドレスレジ
スタ３を１だけインクリメントする。メモリアドレスレ
ジスタ３の値はＺー６になり、第１０ステップで１を減
算する前のスタックポインタの値となる。さらに、レジ
スタリストレジスタ１０に記憶されたレジスタリスト
で、レジスタポインタレジスタ１７の指定するレジスタ
Ｒ１に対応する番号のビット、つまりビット１をクリア
にする。この結果、レジスタリストレジスタ１０の値は
０１０１１０００（２進）となり、したがってプライオ
リティエンコーダ１１は図６の真理値表によりエンコー
ド値３（２進で０１１）を出力する。

【００３５】（第１２ステップ）：メモリアドレスレジ
スタ３において指定されるアドレスのメモリにメモリデ
ータレジスタ２の内容をライトする。ここではメモリア
ドレスレジスタ３ではＺー６番地が指定されている。同
時にプライオリティエンコーダ１１のエンコード値３を
レジスタポインタレジスタ１２にライトする。さらにプ
ライオリティエンコーダ１１のＲＥＭＺ出力が０ならば
マイクロアドレスカウンタ１６に第１１ステップのマイ
クロアドレスをロードさせ、第１１ステップと第１２ス
テップとを繰り返す。またＲＥＭＺ値が１ならばマイク
ロアドレスカウンタ１６に第１３ステップのマイクロア
ドレスをロードさせる。

【００３６】本実施例では第１１と第１２ステップはレ
ジスタリストレジスタ１０のレジスタリストの全ビット
が０になるまで４回実行される。このときメモリアドレ
スレジスタ３は第１１、第１２ステップの繰返し毎に１
インクリメントされる。以上により、１回目から４回目
までの第１１ステップの実行後において、レジスタリス
トレジスタ１０、レジスタポインタレジスタ１２、待避
されるレジスタは次のように決定される。

【００３７】 １回目 レジスタリストレジスタ ：０１０１１０００ レジスタポインタレジスタ：１ 待避レジスタ ：Ｒ１ ２回目 レジスタリストレジスタ ：０１０１００００ レジスタポインタレジスタ：３ 待避レジスタ ：Ｒ３ ３回目 レジスタリストレジスタ ：０１００００００ レジスタポインタレジスタ：４ 待避レジスタ ：Ｒ４ ４回目 レジスタリストレジスタ ：００００００００ レジスタポインタレジスタ：６ 待避レジスタ ：Ｒ６

【００３８】（第１３ステップ）：第１２ステップ、ま
たは第９ステップにおいてプライオリティエンコーダ１
１のＲＥＭＺ値が１、すなわちレジスタリストレジスタ
１０の全ビットが０になったら、命令キュー１３から図
２のセーブ命令の次の命令のオペコード部をマクロ命令
デコーダ１４に取り出し、命令を終了する。

【００３９】以上の結果、メモリには４個のレジスタＲ
１、Ｒ３、Ｒ４、Ｒ６が待避されることになる。図７は
メモリの待避領域を示す例図である。第９ステップが実
行される前のスタックポインタはメモリのＺ番地を指
し、第９ステップの実行後にタスク２待避領域サイズの
値６を減算したＺー６番地を指す。第１１ステップでメ
モリアドレスレジスタ３を１ずつインクリメントしてＺ
ー６番地から順にレジスタＲ１、Ｒ３、Ｒ４、Ｒ６の待
避領域が指定され、レジスタ内容が待避される。

【００４０】［リストア命令の場合］次に、第１図の中
央処理装置で図２のオペコード部２１がリストア命令を
実行する場合の動作について説明する。図８は図２のリ
ストア命令コードにより中央処理装置がリストア命令を
実行するために、マイクロＲＯＭ１５より出力されるマ
イクロプログラムの例図である。ここではコンテキスト
待避情報テーブル上のタスク番号、タスク２レジスタリ
スト、タスク２待避領域サイズは前述のセーブ命令の場
合と同じ情報である。さらに図９のようにメモリにＲ
１、Ｒ３、Ｒ４、Ｒ６の４つのレジスタに復帰させるタ
スク２の復帰内容が待避されており、リストア命令の実
行前のスタックポインタはＺー６番地のコンテキスト待
避領域の下端のアドレスを示している。

【００４１】リストア命令では第８図のマイクロプログ
ラムを実行するが、第８ステップまでは図５のセーブ命
令の場合と同様なので説明を省略する。以降第９ステッ
プより説明する。

【００４２】（第９ステップ）：Ｚー６番地コンテキス
ト待避領域の下端のアドレスであるＺー６番地を指すス
タックポインタ５の内容をメモリアドレスレジスタ３に
ライトする。

【００４３】（第１０ステップ）：第７ステップと第８
ステップでメモリからタスク２待避情報領域サイズがメ
モリデータレジスタ２にリードされており、スタックポ
インタ５の値にこのメモリデータレジスタ２の値を加算
する。この結果、スタックポインタ５の値はＺー６から
サイズ６を加えた値Ｚとなり、図９のＺ番地のメモリを
指す。同時にプライオリティエンコーダ１１のエンコー
ド出力をレジスタポインタレジスタ１２にライトする。
ここではレジスタリストレジスタ１０の出力は０１０１
１０１０なので、プライオリティエンコーダ１１は１
（２進で００１）のエンコード値を出力する。さらに、
レジスタリストレジスタ１０の全ビットが０かどうかを
示すＲＥＭＺ値をマイクロアドレスカウンタ１６に入力
し、ＲＥＭＺが１ならばマイクロアドレスカウンタ１６
に第１３ステップのマイクロアドレスをロードする。す
なわちレジスタリストレジスタ１０の全ビットが０のと
きレジスタ復帰処理である第１１、第１２ステップをジ
ャンプする。ここでは全ビットは０でないのでマイクロ
アドレスカウンタ１６は１インクリメントされ、第１１
ステップを実行する。

【００４４】（第１１ステップ）：第９ステップでライ
トされたメモリアドレスレジスタ３で指定されるアドレ
ス（Ｚー６）番地のメモリ内容をメモリデータレジスタ
２にリードする。これは図９の復帰するＲ１の内容であ
る。同時に第１０ステップにおいてレジスタポインタレ
ジスタ１２で指定された番号１に対応するレジスタリス
トレジスタ１０のビットをクリアにする。この結果、レ
ジスタリストレジスタ１０は０１０１１０１０（２進）
から０１０１１０００（２進）になる。よってプライオ
リティエンコーダ１１は３（２進で０１１）のエンコー
ド値を出力する。

【００４５】（第１２ステップ）：第１０ステップにお
いてレジスタポインタレジスタ１２で指定された番号１
に従ってメモリデータレジスタ２にリードされたＲ１の
復帰内容をレジスタＲ１にライトする。同時にメモリア
ドレスカウンタ３の値を１だけインクリメントするとと
もに、プライオリティエンコーダ１１のエンコード出力
値３をレジスタポインタレジスタ１２にライトする。さ
らに、プライオリティエンコーダ１１のＲＥＭＺ値が０
ならば（レジスタリストレジスタ１０の全ビットが０で
ないならば）、マイクロアドレスカウンタ１５に第１１
ステップのマイクロアドレスをロードし、第１１ステッ
プと第１２ステップを繰り返す。この実施例ではセーブ
命令と同様に第１１ステップと第１２ステップは４回繰
り返して実行される。このときメモリアドレスレジスタ
３は繰り返す毎に１インクリメントされる。以上によ
り、１回目から４回目までの第１２ステップの実行後に
おけるレジスタリストレジスタ１０、レジスタポインタ
レジスタ１２、復帰されるレジスタは次のように決定さ
れる。

【００４６】 １回目 レジスタリストレジスタ ：０１０１１０００ レジスタポインタレジスタ：１ 復帰レジスタ ：Ｒ１ ２回目 レジスタリストレジスタ ：０１０１００００ レジスタポインタレジスタ：３ 復帰レジスタ ：Ｒ３ ３回目 レジスタリストレジスタ ：０１００００００ レジスタポインタレジスタ：４ 復帰レジスタ ：Ｒ４ ４回目 レジスタリストレジスタ ：００００００００ レジスタポインタレジスタ：６ 復帰レジスタ ：Ｒ６

【００４７】（第１３ステップ）：第１２ステップ、ま
たは第９ステップにおいてレジスタリストレジスタ１０
の全ビットが０になったら、命令キュー１３から図２の
セーブ命令の次の命令のオペコード部をマクロ命令デコ
ーダ１４に取り出し、命令を終了する。

【００４８】以上の中央処理装置の動作により図９に待
避されていたタスク２の４つの復帰内容がレジスタＲ
１、Ｒ３、Ｒ４、Ｒ６に復帰されたことになる。

【００４９】

【発明の効果】以上説明したように、この発明における
中央処理装置によると、１つの命令コードに従って、タ
スク情報を参照し、コンテキスト待避情報からレジスタ
選択情報を選択しロードすることによりＮ個のレジスタ
のうちＭ個のレジスタを選択し、タスクのコンテキスト
をＭ個のレジスタとメモリとの間で転送させるようにし
たので、タスクのスイッチング処理のとき必要なレジス
タの内容のみを１命令で待避、復帰できるようになっ
た。従って、コンテキストの待避もしくは復帰に必要な
ＲＡＭ容量を少なくすることができ、また、待避・復帰
処理を高速に行なうことができるようになった。

【図面の簡単な説明】

【図１】 この発明の実施例１に示す中央処理装置の構
成図である。

【図２】 この発明の中央処理装置のセーブ命令、また
はリストア命令の命令コード図である。

【図３】 この発明の中央処理装置のレジスタリストの
例図である。

【図４】 この発明の中央処理装置のコンテキスト待避
情報テーブルを示すメモリ領域図である。

【図５】 この発明の中央処理装置のセーブ命令のマイ
クロプログラムの例図である。

【図６】 この発明の中央処理装置のプライオリティエ
ンコーダの真理値表を示す表図である。

【図７】 この発明の中央処理装置のコンテキスト待避
領域を示すメモリ領域図である。

【図８】 この発明の中央処理装置のリストア命令のマ
イクロプログラムの例図である。

【図９】 この発明の中央処理装置のコンテキスト復帰
領域を示すメモリ領域図である。

【図１０】 従来技術による中央処理装置のコンテキス
ト待避領域を示すメモリ領域図である。

【図１１】 従来技術による別の中央処理装置のコンテ
キスト待避領域を示すメモリ領域図である。

【図１２】 図１１における中央処理装置のレジスタリ
ストの例図である。

【図１３】 図１１における中央処理装置のコンテキス
ト待避情報テーブルを示すメモリ領域図である。

【図１４】 図１１における中央処理装置のコンテキス
ト待避命令のプログラム例図である。

【符号の説明】

１…レジスタ群、２…メモリデータレジスタ、３…メモ
リアドレスレジスタ、４…一時レジスタ、５…スタック
ポインタ、６…演算ユニット（ＡＬＵ）、７…第１オペ
ランドバス、８…第２オペランドバス、９…デステネー
ションバス、１０…レジスタリストレジスタ、１１…プ
ライオリティエンコーダ、１２…レジスタポインタレジ
スタ、１３…命令キュー、１４…マクロ命令デコーダ、
１５…マイクロＲＯＭ、１６…マイクロアドレスカウン
タ、１７…マイクロ命令デコーダ、１８…メモリデータ
バス、１９…メモリアドレスバス、２０…インクリメン
タ、２１…オペコード部、２２…第１メモリアドレス
部、、２３…第２メモリアドレス部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 Ｎ個のレジスタと、１つの命令コードに
   基づき、前記Ｎ個のレジスタのうちＭ個のレジスタを選
   択して、タスクのコンテキストを前記Ｍ個のレジスタと
   メモリとの間で転送させることにより前記コンテキスト
   の待避もしくは復帰させる制御手段とを備えた中央処理
   装置であって（但し、Ｍ、Ｎは自然数で、Ｍ＜Ｎ）、前
   記命令コードはタスク情報のアドレスを示す第１のアド
   レス情報、および前記Ｍ個のレジスタを選択するレジス
   タ選択情報を含んだ待避情報のアドレスを示す第２のア
   ドレス情報を有し、前記制御手段は前記第１のアドレス
   情報により指定される前記タスク情報を参照して、前記
   第２のアドレス情報により指定される前記コンテキスト
   待避情報から前記レジスタ選択情報を選択しロードする
   ことにより前記タスクのコンテキストを前記Ｍ個のレジ
   スタと前記メモリとの間で転送させるようにしたことを
   特徴とする中央処理装置。