JPH0895847A - ビデオメモリー装置 - Google Patents

Abstract

(57)【要約】 【課題】 発生させられる読み出し信号に代わって、あ
るビデオ情報をもつさまざまな部分がある個別のメモリ
ーにもはや蓄積される必要のない、上記タイプのビデオ
メモリー装置を提供する。 【解決手段】 第１・第２アドレス発生部を有するデジ
タルビデオメモリー装置を提供することにより、デジタ
ルビデオ信号が非機械的メモリーの第１位置で書き込ま
れ、後退および前進ジャンプの双方が可能な読み出しに
より、（ほとんど）即時に非機械的メモリーの第２位置
から読み出される。第１・第２アドレス発生部の間の結
合の結果、読み出し信号のジャンプによって走行または
停止書き込み信号を不適切に通すことが不可能になり、
また、走行読み出し信号によって停止書き込み信号を不
適切に通すことも不可能になる。このため、第２アドレ
ス発生部は、少なくとも書き込み信号と読み出し信号に
対応して、許容アドレスジャンプを決定するための決定
部を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタルビデオ信
号を受けるためのデータ入力部、デジタルビデオ信号を
発生するためのデータ出力部、およびデータ入力部を通
して受け取られるデジタルビデオ信号に対する書き込み
位置をアドレスするための書き込み信号を受け、データ
出力部を通して発生させられるデジタルビデオ信号に対
する読み出し位置をアドレスするための読み出し信号を
受けるアドレス入力部からなる、非機械的メモリーを備
えたビデオメモリー装置に関するものである。

【０００２】

【従来技術】このようなビデオメモリーは一般に公知で
ある。非機械的メモリーとは、たとえば、いわゆる双ポ
ート・ランダムアクセスメモリー（ＤＰＲＡＭ）に関す
るものであり、それは２つのデータ入力部、２つのデー
タ出力部、２つのアドレス読み出し入力部および２つの
アドレス書き込み入力部を備え、たとえばデータ入力部
／出力部の１つがデータ入力部として、もう１つがデー
タ出力部として定期的に切り替えられ、アドレス読み出
し／書き込み入力部の１つがアドレス書き込み入力部と
して、もう１つがアドレス読み出し入力部として定期的
に切り替えられる。いわゆるランダムアクセスメモリー
（ＲＡＭ）もまた、非機械的メモリーとして使われ、そ
れは論理回路を通して交互にデータ入力部、データ出力
部として使われるデータ入力部／出力部を備え、論理回
路を通して交互にアドレス書き込み入力部、アドレス読
み出し入力部として使われるアドレス書き込み／読み出
し入力部を備えている。書き込み信号をＤＰＲＡＭのア
ドレス書き込み入力部に、または論理回路を通してＲＡ
Ｍのアドレス読み出し／書き込み入力部に与えることに
より、データ入力部を通して受け取られるデジタルビデ
オ信号に対する書き込み位置がアドレスされる。このデ
ジタルビデオ信号は、たとえば、１．５Ｍｂｉｔ／ｓの
ビットレート（標準的なＣＤＩ品質）で到達する符号化
デジタルビデオ信号である。全体で１０分間（６００
秒）のビデオ情報が蓄積される場合なら、９００Ｍビッ
トのメモリー空間が必要で、６４Ｍビットのメモリーチ
ップが１５個に相当する。読み出し信号をＤＰＲＡＭの
アドレス読み出し入力部に、または論理回路を通してＲ
ＡＭのアドレス読み出し／書き込み入力部に与えること
により、非機械的メモリーに蓄積され、データ出力部を
通して発生させられるデジタルビデオ信号に対する読み
出し位置がアドレスされる。

【０００３】上記ビデオメモリー装置は、なかんずく、
個別のメモリーに入れられ、発生させられる読み出し信
号に代わって、あるビデオ情報をもつさまざまな部分が
非機械的メモリー内にあるという欠点をもっている。

【０００４】

【発明が解決しようとする課題】本発明の目的は、発生
させられる読み出し信号に代わって、あるビデオ情報を
もつさまざまな部分がある個別のメモリーにもはや蓄積
される必要のない、上記タイプのビデオメモリー装置を
提供することにある。

【０００５】

【課題を解決するための手段】本発明のビデオメモリー
装置はさらに、受け取られるデジタルビデオ信号から引
き出される少なくとも１つの制御信号に対応して書き込
み信号を発生するためにアドレス入力部に結合した第１
アドレス発生部と、少なくとも１つの書き込み信号に対
応して読み出し信号を発生するためにアドレス入力部に
結合した第２アドレス発生部を有することを特徴として
いる。

【０００６】デジタルビデオ信号から引き出される少な
くとも１つの制御信号に対応して、第１アドレス発生部
を通して書き込み信号を発生することにより、また、少
なくとも書き込み信号に対応して第２アドレス発生部を
通して読み出し信号を発生することにより、読み出し信
号と書き込み信号の間に結合がなされる。読み出し信号
が書き込み信号から引き出されるので、あるビデオ情報
をもつさまざまな部分がストアーされている非機械的メ
モリー内に位置を登録することは、もはや必要ない。デ
ジタルビデオ信号から制御信号を引き出すことは、当業
者には公知の方法で行われる。

【０００７】本発明は、書き込み信号が、あるビデオ情
報をもつさまざまな部分が非機械的メモリーのどこにス
トアされているかを決定し、読み出し信号が、読み出し
信号と書き込み信号の間の結合をアレンジすることによ
り簡単に発生され得るという洞察にもとづいている。す
なわち、読み出し信号を複雑な方法で発生させるという
問題は、読み出し信号と書き込み信号の間の結合によっ
て解決される。

【０００８】第１アドレス発生部を２つ同時に作ること
も可能で、一方の第１アドレス発生部によって作られる
一方の書き込み信号は非機械的メモリーのアドレス入力
部に与えられ、もう一方の書き込み信号は第２のアドレ
ス発生部に与えられる。この場合、前者の書き込み信号
は、文字通りには非機械的メモリーのアドレス入力部に
は与えられないが、後者の書き込み信号が少なくとも１
つの書き込み信号に同一であるという事実に従う象徴的
方法による。さらに、読み出し信号が複雑な方法で、た
とえばランダムに発生するという問題に対する別の解決
法もあるが、好ましい方法ではない。

【０００９】本発明のビデオメモリー装置の第１例は、
第１アドレス発生部が、制御信号を受けるためのカウン
ト制御入力部分からなる、連続カウント値を周期的に発
生するためのカウント部を有していることを特徴とす
る。

【００１０】このカウント部を使うことにより、ビデオ
メモリー装置は周期性を得る。非機械的メモリーが完全
にビデオ情報を入れられるや否や、そのもの最も古いビ
デオ情報が新しいビデオ情報に最初に重ね書きされ、最
も新しいビデオ情報は最後に重ね書きされる。制御信号
がカウント制御入力部に与えられると、カウント部はデ
ジタルビデオ信号と同期する。

【００１１】本発明の第２例は、カウント部が、ロード
値信号をカウント部にロードするためのロード制御信号
を受け取るためのロード制御入力部からなることを特徴
とする。

【００１２】このロード制御信号をロード制御入力部に
与えることにより、ビデオ情報は、ロード値信号と調整
可能なイニシャル書き込みアドレスからストアされる。

【００１３】本発明の第３例は、第２アドレス発生部
が、少なくとも書き込み信号と読み出し信号に対応して
許容アドレスジャンプを決定するための決定部を有して
いることを特徴とする。

【００１４】この決定部を第２アドレス発生部に設ける
ことにより、ビデオ情報は、アドレスジャンプが許され
るなら、直接イニシャル読み出しアドレスにジャンプし
ながら読み出される。

【００１５】本発明の第４例は、決定部が、少なくとも
書き込み信号と読み出し信号に対応して、利用可能なア
ドレススペースを計算するための第１計算部、少なくと
も読み出し信号に対応して所望のアドレスジャンプを計
算するための第２計算部、少なくとも書き込み信号に対
応して極限アドレス値を計算するための第３計算部、お
よび少なくとも利用可能なアドレススペースに依存し
て、許容アドレスジャンプとして所望のアドレスジャン
プまたは極限アドレス値を選定するための選定部からな
ることを特徴とする。

【００１６】第２計算部によって計算される所望のアド
レスジャンプ、または第３計算部によって計算される極
限アドレス値を選定することにより、決定部は簡単な方
法で実現される。

【００１７】本発明の第５例は、第１計算部が、書き込
み信号を受け取るための第１入力部、読み出し信号を受
け取るための第２入力部、およびメモリーサイズ信号を
法として書き込み信号から読み出し信号を引いたものに
相当する前進アドレススペース信号を発生するための出
力部から第１前進計算部を有し、第２計算部が、読み出
し信号を受け取るための第１入力部、前進ジャンプサイ
ズ信号を受け取るための第２入力部、およびメモリーサ
イズ信号を法として読み出し信号に前進ジャンプサイズ
信号を加えたものに相当する第１前進アドレスジャンプ
信号を発生するための出力部からなる第２前進計算部を
有し、第３計算部が、書き込み信号を受け取るための第
１入力部、第１マージン信号を受け取るための第２入力
部、およびメモリーサイズ信号を法として書き込み信号
から第１マージン信号を引いたものに相当する最大アド
レス値信号を発生するための出力部からなる第３前進計
算部を有し、決定部が、前進ジャンプサイズ信号を受け
取るための第１入力部、前進アドレススペース信号を受
け取るための第２入力部、および前進ジャンプサイズ信
号が前進アドレススペース信号よりも大きいか等しいな
ら、１つのタイプの前進出力信号を、他の場合には他の
タイプの前進出力信号を発生するための出力部からなる
前進比較部を有し、選定部が、１つのタイプまたは他の
タイプの前進出力信号を受け取るための制御入力部、第
１前進アドレスジャンプ信号を受け取るための第１入力
部、最大アドレス値信号を受け取るための第２入力部、
および、第２前進アドレスジャンプ信号を発生するため
の出力部からなる前進マルチプレックス部を有すること
を特徴とする。

【００１８】このようにして、前進許容ジャンプは簡単
に計算される。

【００１９】本発明の第６例は、第１計算部が、メモリ
ーサイズ信号を受け取るための第１入力部、前進アドレ
ススペース信号を受け取るための第２入力部、およびメ
モリーサイズ信号から前進アドレススペース信号を引い
たものに相当する後退アドレススペース信号を発生する
ための出力部からなる第１後退計算部を有し、第２計算
部が、読み出し信号を受け取るための第１入力部、後退
ジャンプサイズ信号を受け取るための第２入力部、およ
びメモリーサイズ信号を法として読み出し信号から後退
ジャンプサイズ信号を引いたものに相当する第１後退ア
ドレスジャンプ信号を発生するための出力部からなる第
２後退計算部を有し、第３計算部が、書き込み信号を受
け取るための第１入力部第２マージン信号を受け取るた
めの第２入力部、および書き込み信号を第２マージン信
号に加えたものに等しい最小アドレス値信号を出すため
の出力部からなる第３後退計算部を有し、決定部が、後
退ジャンプサイズ信号を受けるための第１入力部、後退
アドレススペース信号を受けるための第２入力部、およ
び後退ジャンプサイズ信号が後退アドレススペース信号
よりも大きいか等しいなら１つのタイプの後退出力信号
を、他の場合には他のタイプの後退出力信号を出すため
の出力部からなる後退比較部を有し、選定部が、１つの
タイプまたは他のタイプの後退出力信号を受けるための
制御入力部、第１後退アドレスジャンプ信号を受けるた
めの第１入力部、最小アドレス値信号を受けるための第
２入力部、および第２後退アドレスジャンプ信号を出す
ための出力部からなる後退マルチプレックス部を有し、
決定部がさらに、１つのタイプまたは他のタイプの選定
信号を受けるための別の制御入力部、第２前進アドレス
ジャンプ信号を受けるための別の第１入力部、第２後退
アドレスジャンプ信号を受けるための別の第２入力部、
および１つのタイプの選定信号に対応して第２前進アド
レスジャンプ信号を、別のタイプの選定信号に対応して
第２後退アドレスジャンプ信号を出すための別の出力部
からなる別の選定部を有することを特徴とする。

【００２０】こうして後退許容アドレスジャンプは簡単
に計算される。１つのタイプの選定信号に対応して第２
前進アドレスジャンプ信号が発生し、もう１つのタイプ
の選定信号に対応して第２後退アドレスジャンプ信号が
発生する。

【００２１】本発明の第７例は、第２アドレス発生部
が、練続読み出し信号を出すための別の出力部、別のカ
ウント制御信号を受け、カウント位置を修正し、その修
正カウント位置を上記別の出力部に与えるための別のカ
ウント制御入力部、別のロード制御信号を受けるための
別のロード制御入力部、別のロード値信号を受け、別の
カウント部に別のロード値信号をロードし、この別のロ
ード値信号を上記別の出力部に与えるため、少なくとも
１つの選定部の出力部と結合した別のロード値入力部か
らなる、別のカウント部を有することを特徴とする。

【００２２】上記別のカウント部を使うことにより、連
続読み出し信号が発生する。こうして、一方では、篩読
み出し信号に等しく、メモリーサイズを法として１つず
つ値が増えていく連続読み出し信号が発生し、他方で
は、あるアドレスジャンプの結果として連続読み出し信
号が発生する。

【００２３】本発明の第８例は、第２アドレス発生部
が、さらに、１つのタイプまたはもう１つのタイプの別
の選定信号を受けるためのさらに別の制御入力部、さら
に別のロード値信号を受けるためのさらに別の第１入力
部、上記別の選定部の別の出力部に結合したさらに別の
第２入力部、および別のカウント部の別のロード値入力
部に結合したさらに別の出力部からなる、さらに別の選
定部を有することを特徴とする。

【００２４】このさらに別の選定部を使うことにより、
さらに別のロード値信号で調整可能なイニシャル読み出
しアドレスからビデオ情報が読み出される。

【００２５】本発明の第９例は、第２アドレス発生部
が、上記別のロード制御信号を出すための出力部、選定
信号を受けるための第１入力部、別の選定信号を受ける
ための第２入力部、およびさらに別の選定信号を受ける
ための第３入力部からなる結合部を有することを特徴と
する。

【００２６】この結合部を使うことにより、後退ジャン
プがなされ、イニシャル読み出しアドレス値がロードさ
れ、前進ジャンプがなされ得る。

【００２７】本発明の第１０例は、第２アドレス発生部
が、ロード値信号を受けるための第１入力部、第３マー
ジン信号を受けるための第２入力部および別の選定信号
がロード制御信号に対応しながら、メモリーサイズ信号
を法としてロード値信号から第３マージン信号を引いた
ものに相当するさらに別のロード値信号を出すため、さ
らに別の選定部のさらに別の第１入力部を結合した出力
部からなる第４計算部を有することを特徴とする。

【００２８】この第４計算部を使うことにより、読み出
し信号は、書き込み信号から第３マージン信号を引いた
ものに等しくさせられる。その結果、第１・第２アドレ
ス部は、相互距離としての第３マージン信号をもつだけ
だが、それぞれ読み書きする。

【００２９】発明の第１１例は、第１アドレス発生部
が、さらに、読み出し信号を受けるための第１入力部、
最大アドレス値信号を受けるため、第３前進計算部の出
力部に結合した第２入力部、および等しくないときには
１つのタイプの別の出力信号を、等しいときにはもう１
つのタイプの別の出力信号を出すための出力部からなる
別の比較部を有し、第２アドレス発生部が、さらに、上
記別の比較部の出力部と結合した第１入力部、別の制御
信号を受けるための第２入力部、および１つのタイプの
別の出力信号に対応して別の制御信号を別のカウント部
の別のカウント制御入力部に与え、もう１つのタイプの
別の出力信号に対応して、別の制御信号を阻止するた
め、別のカウント部の別のカウント部制御入力部と結合
した出力部からなる別の結合部を有することを特徴とす
る。

【００３０】これら別の比較部と別の結合部を使うこと
により、読み出しアドレスと書き込みアドレスが同時に
起こることが阻止される。 〔参考文献〕オランダ出願第９４０１３０１号（オラン
ダ優先権主張出願）

【００３１】

【実施例】以下、図を用いて詳細に本発明の実施例を説
明する。

【００３２】本発明のビデオメモリー装置は図１に示す
ように、非機械的メモリー１、第１アドレス発生部２、
および第２アドレス発生部３からなっている。非機械的
メモリー１は、たとえば双ポート・ランダムアクセスメ
モリー（ＤＰＲＡＭ）であり、デジタルビデオ信号８０
を受けるためのデータ入力部１０、およびデジタルビデ
オ信号８１を発生するためのデータ出力部１３を有して
いる。さらに、ＤＰＲＡＭ１は、アドレス入力部１１、
１２を有し、第１アドレス入力部１１は第１アドレス発
生部２からやってくる書き込み信号９２を受け、第２ア
ドレス入力部１２は第２アドレス発生部３からやってく
る読み出し信号９３を受けるためのものである。

【００３３】第１アドレス発生部２は、たとえば、受け
取られるデジタルビデオ信号から引き出される制御信号
９０を受けるためのカウント制御入力部２０、およびロ
ード制御信号９１を受けるためのロード制御入力部２１
からなるカウント部を有している。さらに、第１アドレ
ス部２はロード値信号１００を受けるためのロード値入
力部２２と、書き込み信号９２を発生するための書き込
み信号出力部２３を有している。

【００３４】第２アドレス発生部３は、１３個の入力部
３０〜４２を有している。すなわち、別の制御信号９４
を受けるための入力部３０、遅延信号９５を受けるため
の入力部３１、別の選定信号、たとえばロード制御信号
９１を受けるための入力部３３、書き込み信号９２を受
けるための入力部３４、さらに別の選定信号９６を受け
るための入力部３２、ロード値信号１００を受けるため
の入力部３５、第１マージン信号１０１を受けるための
入力部３６、第２マージン信号１０２を受けるための入
力部３７、第３マージン信号１０３を受けるための入力
部３８、第４マージン信号１０４を受けるための入力部
３９、メモリーサイズ信号１０５を受けるための入力部
４０、前進ジャンプサイズ信号１０６を受けるための入
力部４１、後退ジャンプサイズ信号１０７を受けるため
の入力部４２である。さらに、読み出し信号９３を発生
するための読み出し信号出力部４３も有している。

【００３５】第２アドレス発生部３は、図２のように、
許容アドレスジャンプを決定するための決定部５０〜５
９を有している。すなわち、利用できるアドレススペー
スを計算するための第１前進計算部５０と第１後退計算
部５５、所望のアドレスジャンプを計算するための第２
前進計算部５２と第２後退計算部５７、極限アドレス値
を計算するための第３前進計算部５３と第３後退計算部
５６、前進出力信号を出すための前進比較部５１と後退
出力信号を出すための後退比較部５８、選定部として機
能する前進マルチプレックス部５４と後退マルチプレッ
クス部５９−どちらも、所望のアドレスジャンプまたは
許容アドレスジャンプとしての極限アドレス値を選定す
る。

【００３６】第１前進計算部５０はＡ入力部が書き込み
信号９２を受け、Ｂ入力部が読み出し信号９３を受け、
Ｃ出力部がメモリーサイズ信号１０５を法として書き込
み信号９２から読み出し信号９３を引いたものに相当す
る前進アドレススペース信号を発する。メモリーサイズ
信号１０５は、調整により、あるいは第１前進計算部５
０に与えることにより明示される。第１後退計算部５５
は、Ａ入力部がメモリーサイズ信号１０５を受け、Ｂ入
力部が前進アドレススペース信号を受け、Ｃ出力部がメ
モリーサイズ信号１０５から前進アドレススペース信号
を引いたものに相当する後退アドレススペース信号を発
する。

【００３７】第２前進計算部５２は、Ｄ入力部が前進ジ
ャンプサイズ信号１０６を受け、Ｅ入力部が読み出し信
号９３を受け、Ｆ出力部がメモリーサイズ信号１０５を
法として前進ジャンプサイズ信号１０６に読み出し信号
９３を加えたものに等しい第１前進アドレスジャンプ信
号を発する。したがってメモリーサイズ信号１０５は、
調整によりあるいは第２計算部５２へ与えられることに
より明示されねばならない。第２後退計算部５７は、Ａ
入力部が読み出し信号９３を受け、Ｂ入力部が後退ジャ
ンプサイズ信号１０７を受け、Ｃ出力部がメモリーサイ
ズ信号１０５を法として読み出し信号９３から後退ジャ
ンプサイズ信号１０７を引いたものに等しい第１後退ア
ドレスジャンプ信号を発する。

【００３８】第３前進計算部５３は、Ａ入力部が書き込
み信号９２を受け、Ｂ入力部が第１マージン信号１０１
を受け、Ｃ出力部がメモリーサイズ信号１０５を法とし
て書き込み信号９３から第１マージン信号１０１を引い
たものに等しい最大アドレス値信号を発する。第３後退
計算部５６は、Ｄ入力部が書き込み信号９２を受け、Ｅ
入力部が第２マージン信号１０２を受け、Ｆ出力部がメ
モリーサイズ信号１０５を法として書き込み信号９２に
第２マージン信号１０２を加えたものに等しい最小アド
レス値信号を発する。

【００３９】前進比較部５１は、Ｇ入力部が前進ジャン
プサイズ信号１０６を受け、Ｈ入力部が前進アドレスス
ペース信号を受け、Ｉ出力部が、信号１０６が前進アド
レススペース信号よりも大きいか等しいなら１つのタイ
プの前進出力信号を、他の場合にはもう１つのタイプの
前進出力信号を発する。後退比較部５８はＧ入力部が後
退ジャンプサイズ信号１０７を受け、Ｈ入力部が後退ア
ドレススペース信号を受け、Ｉ出力部が、後退ジャンプ
サイズ信号１０７が後退アドレススペース信号よりも大
きいか等しいなら１つのタイプの後退出力信号を、他の
場合にはもう１つのタイプの後退出力信号を発する。

【００４０】前進マルチプレクス部５４は、Ｋ入力部が
最大アドレス値信号を受け、Ｌ入力部が第１前進アドレ
スジャンプ信号を受け、Ｍ出力部が、１つのタイプの前
進出力信号の場合には最大アドレス値信号に等しく、も
う１つのタイプの前進出力信号の場合には第１前進アド
レスジャンプ信号に等しい第２前進アドレスジャンプ信
号を発する。後退マルチプレクス部５９は、Ｋ入力部が
最小アドレス値信号を受け、Ｌ入力部が第１後退アドレ
スジャンプ信号を受け、Ｍ出力部が、１つのタイプの後
退出力信号の場合には最小アドレス値信号に等しく、も
う１つの後退出力信号の場合には第１後退アドレスジャ
ンプ信号に等しい第２後退アドレスジャンプ信号を発す
る。

【００４１】第２アドレス発生部３は、図２のように、
さらに、別の選定部６０を有している。別の選定部６０
は、Ｋ入力部が第２前進アドレスジャンプ信号を受け、
Ｌ入力部が第２後退アドレスジャンプ信号を受け、Ｍ出
力部が、１つのタイプの選定信号９５の場合には第２前
進アドレスジャンプ信号を、もう１つのタイプの選定信
号の場合には第２後退アドレスジャンプ信号を発する。

【００４２】また、第４計算部６１を有し、Ａ入力部が
ロード値信号１００を受け、Ｂ入力部が第３マージン信
号１０３を受け、Ｃ出力部がメモリーサイズ信号１０５
を法としてロード値信号１００から第３マージン信号１
０３を引いたものに等しいさらに別のロード値信号を発
する。さらに別の選定部６２も有し、Ｋ入力部が第２前
進または後退アドレスジャンプ信号を受け、Ｌ入力部が
さらに別のロード値信号を受け、Ｍ出力部が、１つのタ
イプの別の選定信号の場合には第２前進または後退アド
レスジャンプ信号に等しいさらに別のロード値信号を、
もう１つのタイプの別の選定信号の場合にはさらに別の
ロード値信号に等しい信号を発する。

【００４３】さらに、第５計算部６７も有し、Ａ入力部
が書き込み信号９２を、Ｂ入力部が第４マージン信号１
０４を受け、Ｃ出力部がメモリーサイズ信号１０５を法
として書き込み信号９２から第４マージン信号１０４を
引いたものに等しい計算部出力信号を発する。第３・第
４マージン信号が互いに一致するなら、第３前進計算部
５３と第５計算部６７は完全に一致する。また、さら
に、第２アドレス発生部３は別の比較部６６を有し、Ｐ
入力部は読み出し信号９３を、Ｑ入力部は計算部出力信
号を受け、Ｒ出力部は、等しくないときには１つのタイ
プの別の出力信号を、等しいときにはもう１つのタイプ
の別の出力信号を発する。

【００４４】さらに、別のカウント部６３を有し、別の
出力部７３は連続読み出し信号を発し、別のカウント制
御入力部７２は別のカウント制御信号を受けてカウント
位置を修正し、その修正位置を別の出力部（７３）に与
え、別のロード制御入力部７１は別のロード制御信号を
受け、別のロード値入力部７０は別のロード値信号を受
け、別のカウント部６３に別のロード値信号をロード
し、その別のロード値信号を別の出力部７３に与える。
別の出力部７３は、第２後退計算部５７のＡ入力部、第
１前進計算部５０のＢ入力部、第２前進計算部５２のＥ
入力部および別の比較部６６のＰ入力部に結合され、別
のロード値入力部７０はさらに別の選定部６２のＭ出力
部に結合している。別のロード制御入力部７１は結合部
６４（ＯＲ機能）の出力部に結合されている。結合部６
４の第１入力部は選定信号９５を受け、第２入力部はロ
ード制御信号９１を受け、第３入力部はさらに別の選定
信号９６を受ける。別のカウント制御入力部７２は別の
結合部６５（ＡＮＤ機能）の出力部に結合している。別
の結合部６５の第１入力部は別の比較部６６のＲ出力部
と結合して別の出力信号を受け、第２入力部は別の制御
信号９４を受ける。

【００４５】本発明のビデオメモリー装置は、たとえば
次のように動作するが、明瞭にするため、非機械的メモ
リー１はアドレスされる５１２の位置からなっていると
仮定する。メモリーサイズ信号１０５はそれゆえ値５１
２をもつ。さらに、すべてのマージン信号１０１〜１０
４はそれぞれ値１をもつと仮定する。デジタルビデオ信
号８０がストアされる前に、第１アドレス発生部２と別
のカウント部６３がリセットされる。その結果、第１ア
ドレス発生部２は値１をロードされ、値１をもつ書き込
み信号を発生する。その結果、デジタルビデオ信号８０
の適切な部分が非機械的メモリー１の位置１にストアさ
れる。別のカウント部６３は、さらに別の選定部６２と
第４計算部６１を経て値０にロードされ、値０をもつ読
み出し信号を発生する。

【００４６】デジタルビデオ信号８０から、制御信号９
０が当業者に知られた方法で引き出される。この制御信
号９０はカウント制御入力部２０に与えられ、第１アド
レス発生部２はそれに対応して値１だけカウント値を上
げ、値２をもつ書き込み信号９２を発生する。その結
果、デジタルビデオ信号８０の適切な部分は非機械的メ
モリー１の位置２にストアされる。次に、別の制御信号
９４が発生させられる。別の比較部６６が書き込み信号
９２（値２−値１）と読み出し信号９３（値０）の間の
不等性を検知する結果、別の制御信号９４が別のカウン
ト部６３に与えられ、カウント位置を値１だけ上げ、値
１をもつ連続読み出し信号９３を発生する。その結果、
デジタルビデオ信号の１部がデータ出力部１３に与えら
れ、デジタルビデオ信号８１を発生する。連続制御信号
９０に対応して、カウント部２はカウント位置を値１だ
け上げ、値３をもつ書き込み信号９２を発生する。その
結果、位置３のデジタルビデオ信号８０の適切な部分が
非機械的メモリー１の位置３にストアされる。次に、連
続する別の制御信号９４が発生する。別の比較部６６が
書き込み信号９２（値３−値１）と読み出し信号９３
（値１）の間の不等性を検知する結果、別の制御信号９
４は別のカウント部９３に与えられ、それに対応してカ
ウント位置を値１だけ上げ、値２をもつ連続読み出し信
号９３を発生する。その結果、デジタルビデオ信号の位
置２にストアされた部分は、データ出力部１３に与えら
れ、デジタルビデオ信号８１を発生する。こうしてデジ
タルビデオ信号８０は非機械的メモリー１の連続位置
１，２，３，…にストアされて読み出され、デジタルビ
デオ信号８１として発生する。カウント部２と別のカウ
ント部６３はそれぞれ値５１１をもつ最大カウント位置
を有し、連続カウント位置は値ゼロを有する。この結
果、結局５１２の異なる位置が書き込まれ、デジタルビ
デオ信号８０の最も古い位置にある部分が重ね書きされ
る。

【００４７】このようなビデオメモリー装置は、たとえ
ば、ガソリンスタンドにおけるビデオ監視システムで使
われる。この場合、ある区域や部屋を定期的にモニター
するカメラはアナログまたはデジタルのビデオ信号を発
生し、それらをビデオ符号化デバイスに供給する。この
符号化デバイスは、そのアナログまたはデジタルのビデ
オ信号を符号化デジタルビデオ信号に変換し、書き込み
信号を通してビデオメモリー装置にストアされ、読み出
し信号を通して発生させられ、ディスプレースクリーン
に供給される。めったにない災いとして、ストアされて
いるデジタルビデオ信号が永久にストアされる必要はな
いが、ある期間の後、上書きされることは起こり得る。
災いが起こるや否や、アナログまたはデジタルの通信接
続がたとえば符号化デジタルビデオ信号の伝送用無線制
御室と共に構築される。このため、調整信号が無線制御
室からビデオモニターシステムに伝送されねばならな
い。さらに、ある時間の後、あるいは直ちに、無線制御
室の側から、適切なビデオ信号が上書きされるのを防ぐ
ため、デジタルにビデオ信号の蓄積を止めねばならな
い。この場合、ビデオメモリー装置をブリッジすること
により、生きた信号を続けることが可能になる。そのプ
リッジは、無線制御室からさらに別の調整信号を通して
為し得る。本発明のビデオメモリー装置の別の使い方
は、デジタルビデオ画像を受けるため、テレビ受像機内
にインストールすることである。その結果、生きた放送
がある時間の後見られ、一部を失くすことなしに一時的
に停止でき、一部がくり返される。

【００４８】通常の仕方でビデオ信号を定期的にストア
しながら、現在のビデオ信号と、少し前にストアされた
ビデオ信号を見ることは、次のようにして起こる。書き
込み信号３２が、災いが起こるときに値３０２を有し、
読み出し信号９３が値３００を有するとする。少し前に
ストアされたビデオ信号に興味のあるとき、後退ジャン
プサイズ信号１０７がたとえば値５０をもつ。さらに、
選定信号９５が値論理１を得、別の選定信号９１が値論
理ゼロを得、さらに別の選定信号９６が値論理ゼロを得
る。その結果、別のロード制御信号を通して、別のカウ
ント部６３が、後退マルチプレックス部５９から出る第
２後退アドレスジャンプ信号によってロードされる。こ
の第２後退アドレスジャンプ信号は、値２５０を有す
る。後退比較部５８は、他のタイプの後退出力信号を発
生する。このようにして、値２５０を持つ連続読み出し
信号９３が発生し、ビデオ信号の一部が読み出される。
別の制御信号９４を与えることにより、この読み出し信
号は連続的に増し、少し前にストアされたビデオ情報が
見られる。第５計算部６７、別の比較部６６および別の
結合部６５は、読み出し信号９３が停止した書き込み信
号９２を通すのを妨げる。

【００４９】次に、書き込み信号９２が値３１２を有
し、読み出し信号９３が値２５０を有すると仮定する。
少し前にストアされたビデオ信号に再び興味をもったと
すると、後退ジャンプサイズ信号１０７は、たとえば値
５０を得る。さらに、選定信号９５は値論理１を得、別
の選定信号９１は値論理ゼロを得、さらに別の選定信号
９６は値論理ゼロを得る。その結果、別のカウント部６
３は第２後退アドレスジャンプ信号によってロードされ
る。この第２後退アドレスジャンプ信号は値２００を有
する。後退比較部５８は他のタイプの後退出力信号を発
生する。このようにして、値２００をもつ連続読み出し
信号９３が発生し、デジタルビデオ信号の一部が読み出
される。

【００５０】次に、書き込み信号９２が値３２２を有
し、読み出し信号９３が値２００を有すると仮定する。
少し前にストアされたビデオ信号に興味をもったとする
と、後退ジャンプサイズ信号１０７は、たとえば値４０
０を得る。さらに、選定信号９５は値論理１を得、別の
選定信号９１は値論理ゼロを得、さらに別の選定信号９
６は値論理ゼロを得る。その結果、別のカウント部６３
は第２後退アドレスジャンプ信号によってロードされ
る。この第２後退アドレスジャンプ信号は、値３２３を
有する。後退比較部５８は１つのタイプの後退出力信号
を発生する。このようにして、値３２３をもつ連続読み
出し信号９３が発生し、デジタルビデオ信号の一部が読
み出される。本発明によるビデオメモリー装置を用いる
ことにより、読み出し信号９３が書き込み信号９２を不
用意に通過させることを防止する。

【００５１】後退ジャンプ双方を用いる上記例は、書き
込み信号９２が制御信号９０に対応して定期的に増す場
合、および停止する場合に適用される。このようにし
て、前進ジャンプするとき、読み出し信号９３が書き込
み信号９２を不適切に通すことを防止し、書き込み信号
９２がもはや値を増さない場合には、読み出し信号９３
がその停止した書き込み信号９２を通すことを防止す
る。

【００５２】書き込み信号９２が次に値３３５を有し、
読み出し信号９３が値２１０を有するとする。より最近
ストアされたビデオ信号に興味がある場合、前進ジャン
プサイズ信号１０６はたとえば値１００を得る。さら
に、選定信号９５は値論理ゼロを得、別の選定信号９１
は値論理ゼロを得、さらに別の選定信号９６は値論理１
を得る。その結果、別のロード制御信号を通して、別の
カウント部６３が第２前進アドレスジャンプ信号によっ
てロードされる。この第２前進アドレスジャンプ信号は
値３１０を有する。前進比較部５１は、他のタイプ（論
理１）の前進出力信号を発生する。このようにして、値
３１０をもつ次の読み出し信号９３が発生し、デジタル
ビデオ信号の一部が読み出される。

【００５３】次に書き込み信号９２が値３４５を有し、
読み出し信号９３が値３１８を有すると仮定する。より
最近ストアされたビデオ信号に興味がある場合、前進ジ
ャンプサイズ信号１０６はたとえば値１００を得る。さ
らに、選定信号９５は値論理ゼロを得、別の選定信号９
１は値論理ゼロを得、さらに別の選定信号９６は値論理
１を得る。その結果、別のロード制御信号を通して、別
のカウント部６３が第２前進アドレスジャンプ信号によ
ってロードされる。この第２前進アドレスジャンプ信号
は値３４４を有する。前進比較部５１は１つのタイプの
前進出力信号を発する。このようにして、値３４４をも
つ次の読み出し信号９３が発生し、ビデオ信号の一部が
読み出される。本発明のビデオメモリー装置を使うこと
により、前進ジャンプするとき、読み出し信号９３が不
適切に書き込み信号９２を通すことが防止される。

【００５４】前進ジャンプ双方を伴う上記例は、書き込
み信号９２が制御信号９０に応じて規則的に値を増す場
合、および停止する場合に適用される。第５計算部６
７、別の比較部６６および別の結合部６５を使うことに
より、書き込み信号９２がもはや値を増さない場合に
は、読み出し信号９３がその停止した書き込み信号９２
を通すことを防止する。

【００５５】計算部５０、５３、５５、５７、６７は当
業者には公知の方法で、減算回路への信号をＡ入力部と
Ｂ入力部に与え、その結果を比較回路に与え、ある閾値
に達しない場合には、加算回路を通してメモリーサイズ
信号でもってその結果の値を増すように構成される。計
算部５２と５６は、当業者には公知の方法で、加算回路
への信号をＤ入力部とＥ入力部に与え、その結果を比較
回路に与え、他の閾値を超える場合には、減算回路を通
してメモリーサイズ信号でもってその結果の値を減らす
ように構成される。

【００５６】第１・第２アドレス発生部は、たとえば次
のようにプログラムを組まれる。 １０ メモリーサイズ信号を法として書き込み信号か
ら読み出し信号を引いたものに等しい前進スペース信号
を発せよ。 ２０ メモリーサイズ信号を法として読み出し信号と
前進ステップ信号を加えたものに等しい第１前進アドレ
ス信号を発せよ。 ３０ メモリーサイズ信号を法として書き込み信号か
ら第１マージン信号を引いたものに等しい最大アドレス
信号を発せよ。 ４０ 前進ステップ信号が前進スペース信号よりも大
きいか等しいなら最大アドレス信号に等しい第２前進ア
ドレス信号を発し、そうでないなら第１前進アドレス信
号に等しい第２前進アドレス信号を発せよ。 ５０ メモリーサイズ信号から前進スペース信号を引
いたものに等しい後退スペース信号を発せよ。 ６０ メモリーサイズ信号を法として読み出し信号か
ら後退ステップ信号を引いたものに等しい第１後退アド
レス信号を発せよ。 ７０ メモリーサイズ信号を法として書き込み信号と
第２マージン信号を加えたものに等しい最小アドレス信
号を発せよ。 ８０ 後退ステップ信号が後退スペース信号よりも大
きいか等しいなら最小アドレス信号に等しい第２後退ア
ドレス信号を発し、そうでないなら第１後退アドレス信
号に等しい第２後退アドレス信号を発せよ。 ９０ ステップ後退が真なら第２後退アドレス信号に
等しい第１ロード値信号を発し、偽なら第２前進アドレ
ス信号に等しい第１ロード値信号を発せよ。 １００ メモリーサイズ信号を法として読み出し書き込
み計算ロード値信号から第３マージン信号を引いたもの
に等しい読み出し計算ロード値信号を発せよ。 １１０ ロード読み出し書き込み計算が真なら読み出し
計算ロード値信号に等しい第２ロード値信号を発し、偽
なら第１ロード値信号に等しい第２ロード値信号を発せ
よ。 １２０ ステップ後退が真、またはステップ前進が真、
またはロード読み出し書き込み計算が真なら、ロード読
み出し計算は真であり、そうでないならロード読み出し
計算は偽である。 １３０ メモリーサイズ信号を法として書き込み信号か
ら第４マージン信号を引いたものに読み出し信号が等し
いなら読み出し許容は偽であり、そうでないなら読み出
し許容は真である。 １４０ 読み出し計算可能が真かつ読み出し許容が真な
ら、結合読み出し計算可能は真、そうでないなら偽であ
る。 １５０ ロード読み出し計算が真なら第２ロード値信号
に等しい読み出し信号を発し、偽の場合、結合読み出し
計算可能が真ならメモリーサイズ信号を法として読み出
し信号に値１を加えたものに等しい読み出し信号を発
し、偽なら読み出し信号に何も加えないものを読み出し
信号として発せよ。 １６０ ロード読み出し書き込み計算が真なら読み出し
書き込み計算ロード値信号に等しい書き込み信号を発
し、偽の場合、書き込み計算可能が真ならメモリーサイ
ズ信号を法として書き込み信号に値１を加えたものに等
しい書き込み信号を発し、偽なら書き込み信号に何も加
えないものを書き込み信号として発せよ。

【００５７】ここで上記ライン１０は第１前進計算部５
０に、ライン２０は第２前進計算部５２に、ライン３０
は第３前進計算部５３に、ライン４０は前進比較部５１
と前進マルチプレックス部５４に、ライン５０は第１後
退計算部５５に、ライン６０は第２後退計算部５７に、
ライン７０は第３後退計算部５６に、ライン８０は後退
比較部５８と後退マルチプレクス部５９に、ライン９０
は別の選定部６０に、ライン１００は第４計算部６１
に、ライン１１０はさらに別の選定部６２に、ライン１
２０は結合部６４に、ライン１３０は第５計算部６７と
別の比較部６６に、ライン１４０は別の結合部６５に、
ライン１５０は別のカウント部６３に、およびライン１
６０はカウント部２にそれぞれ対応する。ここで「メモ
リーサイズ信号を法とする結果」というラインにおける
法（ｍｏｄｕｌｏ）機能は、当業者に公知のプログラム
において、閾値０に達していないと検知したら「メモリ
ーサイズ信号の値」（５１２）を結果に加え、他の閾値
「メモリーサイズ信号の値−１」（５１１）を超えてい
ると検知したら結果から「メモリーサイズ信号の値」
（５１２）を引くことによって実行される。

【図面の簡単な説明】

【図１】本発明のビデオメモリー装置の機械を示すブロ
ック図である。

【図２】図１の装置の第２アドレス発生部の詳細構成を
示すブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハネス フランシスカス アロイシウス コペルマンス オランダ国 2582 ビーエス ザ ハーグ フレデリック ヘンドリックラーン 57 ビー (72)発明者 アーサー メイジボーム オランダ国 3121 ジェイエム シーダム ブラーディングスウエグ 20エイ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 デジタルビデオ信号を受け取るためのデ
   ータ入力部、デジタルビデオ信号を発生するためのデー
   タ出力部、およびデータ入力部を通して受け取られるデ
   ジタルビテオ信号に対する書き込み位置をアドレスする
   ための書き込み信号を受け、かつ、データ出力部を通し
   て発生させられるデジタルビテオ信号に対する読み出し
   位置をアドレスするための読み出し信号を受けるための
   アドレス入力部からなる非機械的メモリーを備え、さら
   に、受け取られるデジタルビデオ信号から引き出される
   少なくとも１つの制御信号に対応して書き込み信号を発
   生するため、上記アドレス入力部に結合された第１アド
   レス発生部、および少なくとも書き込み信号に対応して
   読み出し信号を発生すめため、上記アドレス入力部に結
   合された第２アドレス発生部を有することを特徴とする
   ビデオメモリー装置。
2. 【請求項２】 前記第１アドレス発生部が、制御信号を
   受け取るためのカウント制御入力部からなる、周期的に
   連続カウント値を発生するためのカウント部を有するこ
   とを特徴とする請求項１の装置。
3. 【請求項３】 前記カウント部が、ロード値入力部で与
   えられるロード値信号でロードするためのロード制御信
   号を受け取るためのロード制御入力部を有することを特
   徴とする請求項２の装置。
4. 【請求項４】 戦記第２アドレス発生部が、少なくとも
   書き込み信号および読み出し信号に対応して、許容アド
   レスジャンプを決定するための決定部を有することを特
   徴とする請求項１〜３のいずれか１項の装置。
5. 【請求項５】 前記決定部が、少なくとも書き込み信号
   および読み出し信号に対応して、利用できるアドレスス
   ペースを計算するための第１計算部、少なくとも読み出
   し信号が対応して所望のアドレスジャンプを計算するた
   めの第２計算部、少なくとも書き込み信号に対応して極
   限のアドレス値を計算するための第３計算部、および少
   なくとも利用できるアドレススペースに依存して、所望
   のアドレスジャンプ、または許容アドレスジャンプとし
   ての極限アドレス値を選定するための選定部を有するこ
   とを特徴とする請求項４の装置。
6. 【請求項６】 前記第１計算部が、書き込み信号を受け
   取るための第１入力部、読み出し信号を受け取るための
   第２入力部およびメモリーサイズ信号を法として書き込
   み信号から読み出し信号を引いたものに等しい前進アド
   レススペース信号を発生するための出力部を有する第１
   前進計算部からなり、第２計算部が、読み出し信号を受
   け取るための第１入力部、前進ジャンプサイズ信号を受
   け取るための第２入力部およびメモリーサイズ信号を法
   として読み出し信号に前進ジャンプサイズ信号を加えた
   ものに等しい第１前進アドレスジャンプ信号を発生する
   ための出力部を有する第２前進計算部からなり、第３計
   算部が、書き込み信号を受け取るための第１入力部、第
   １マージン信号を受け取るための第２入力部およびメモ
   リーサイズ信号を法として書き込み信号から第１マージ
   ン信号を引いたものに等しい最大アドレス値信号を発生
   するための出力部を有する第３前進計算部からなり、決
   定部が、前進ジャンプサイズ信号を受け取るための第１
   入力部、前進アドレススペース信号を受け取るための第
   ２入力部、および、前進ジャンプサイズ信号が前進アド
   レススペース信号よりも大きいか等しいなら１つのタイ
   プの前進出力信号を、他の場合にはもう１つのタイプの
   前進出力信号を発生するための出力部を有する前進比較
   部からなり、選定部が、１つのタイプまたはもう１つの
   タイプの前進出力信号を受け取るための制御入力部、第
   １前進アドレスジャンプ信号を受け取るための第１入力
   部、最大アドレス値信号を受け取るための第２入力部お
   よび第２前進アドレスジャンプ信号を発生するための出
   力部を有する前進マルチプレックス部からなることを特
   徴とする請求項５の装置。
7. 【請求項７】 前記第１計算部が、メモリーサイズ信号
   を受け取るための第１入力部、前進アドレススペース信
   号を受け取るための第２入力部、およびメモリーサイズ
   信号から前進アドレススペース信号を引いたものに等し
   い後退アドレススペース信号を発生するための出力部を
   有する第１後退計算部からなり、第２計算部が、読み出
   し信号を受け取るための第１入力部、後退ジャンプサイ
   ズ信号を受け取るための第２入力部、およびメモリーサ
   イズ信号を法として読み出し信号から後退ジャンプサイ
   ズ信号を引いたものに等しい第１後退アドレスジャンプ
   信号を発生するための出力部を有する第２後退計算部か
   らなり、第３計算部が、書き込み信号を受け取るための
   第１入力部、第２マージン信号を受け取るための第２入
   力部、およびメモリーサイズ信号を法として書き込み信
   号に第２マージン信号を加えたものに等しい最小アドレ
   ス値信号を発生するための出力部を有する第３後退計算
   部からなり、決定部が、後退ジャンプサイズ信号を受け
   取るための第１入力部、後退アドレススペース信号を受
   け取るための第２入力部および、後退ジャンプサイズ信
   号が後退アドレススペース信号よりも大きいか等しいな
   ら１つのタイブの後退出力信号を、他の場合にはもう１
   つのタイプの後退出力信号を発生するための出力部を有
   する後退比較部からなり、選定部が、１つのタイプまた
   はもう１つのタイプの後退出力信号を受け取るための制
   御入力部、第１後退アドレスジャンプ信号を受け取るた
   めの第１入力部、最小アドレス値信号を受け取るための
   第２入力部、および第２後退アドレスジャンプ信号を発
   生するための出力部を有する後退マルチプレックス部か
   らなり、および、決定部が、１つのタイプまたはもう１
   つのタイプの選定信号を受け取るための別の制御入力
   部、第２前進アドレスジャンプ信号を受け取るための別
   の第１入力部、第２後退アドレスジャンプ信号を受け取
   るための別の第２入力部および１つのタイプの選定信号
   に対応して第２前進アドレスジャンプ信号を、また、も
   う１つのタイプの選定信号に対応して第２後退アドレス
   ジャンプ信号を発生するための別の出力部を有する、別
   の選定部からなることを特徴とする請求項６の装置。
8. 【請求項８】 前記第２アドレス発生部が、連続読み出
   し信号を発生するための別の出力部、別のカウント制御
   信号を受けてカウント位置を修正し、その修正カウント
   位置を上記別の出力部に与えるための別のカウント制御
   入力部、別のロード制御信号を受け取るための別のロー
   ド制御入力部、別のロード値信号を受けて別のカウント
   部をロードし、上記別の出力部にその別のロード値信号
   を与えるため、少なくとも１つの選定部の出力部に結合
   された、別のロード値入力部を有する、別のカウント部
   からなることを特徴とする請求項４〜７のいずれか１項
   の装置。
9. 【請求項９】 前記第２アドレス発生部が、１つのタイ
   プのまたはもう１つのタイプの別の選定信号を受け取る
   ためのさらに別の制御入力部、さらに別のロード値信号
   を受け取るためのさらに別の第１入力部、別の選定部の
   別の出力部に結合されたさらに別の第２入力部、およ
   び、別のカウント部の別のロード値入力部に結合された
   さらに別の出力部を有する、さらに別の選定部からなる
   ことを特徴とする請求項８の装置。
10. 【請求項１０】 前記第２アドレス発生部が、別のロー
    ド制御信号を発生するための出力部、選定信号を受け取
    るための第１入力部、別の選定信号を受け取るための第
    ２入力部、およびさらに別の選定信号を受け取るための
    第３入力部を有する結合部からなることを特徴とする請
    求項９の装置。
11. 【請求項１１】 前記第２アドレス発生部が、ロード値
    信号を受け取るための第１入力部、第３マージン信号を
    受け取るための第２入力部、および、別の選定信号がロ
    ード制御信号に対応し、メモリーサイズ信号を法として
    ロード値信号から第３マージン信号を引いたものに等し
    いさらに別のロード値信号を発生するため、さらに別の
    選定部のさらに別の第１入力部に結合された出力部を有
    する第４計算部からなることを特徴とする請求項１０の
    装置。
12. 【請求項１２】 前記第２アドレス発生部が、読み出し
    信号を受け取るための第１入力部、最大アドレス値信号
    を受け取るため、第３前進計算部の出力に結合された第
    ２入力部、および不等の場合には１つのタイプの別の出
    力信号を、また等しい場合にはもう１つのタイプの別の
    出力信号を発生するための出力部を有する、別の比較部
    からなり、第２アドレス発生部が、上記別の比較部の出
    力部に結合された第１入力部、別の制御信号を受け取る
    ための第２入力部、および、１つのタイプの別の出力信
    号に対応して別の制御信号を別のカウント部の別のカウ
    ント制御入力部に与え、もう１つのタイプの別の出力信
    号に対応して別の制御信号を阻止するため、別のカウン
    ト部の別のカウント制御入力部に結合された出力部を有
    する、別の結合部からなることを特徴とする請求項１１
    の装置。