JPH0897366A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0897366A JPH0897366A JP6231373A JP23137394A JPH0897366A JP H0897366 A JPH0897366 A JP H0897366A JP 6231373 A JP6231373 A JP 6231373A JP 23137394 A JP23137394 A JP 23137394A JP H0897366 A JPH0897366 A JP H0897366A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- potential
- effect transistor
- conductivity type
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 寄生バイポーラトランジスタが順バイアスさ
れずリーク電流が非常に少ない整流回路を得る。 【構成】 ノードｎ１がノードｎ２より高い電位にある
とき、Ｐ型電界効果トランジスタＰ１はオフ状態、Ｐ型
電界効果トランジスタＰ２はオン状態となり、Ｐ型電界
効果トランジスタＰ２を通じてノードｎ１の電位がノー
ドｎ３に伝えられる。逆に、ノードｎ２ノードｎ１より
高い電位にあるとき、Ｐ型電界効果トランジスタＰ１は
オン状態、Ｐ型電界効果トランジスタＰ２はオフ状態と
なり、Ｐ型電界効果トランジスタＰ１を通じてノードｎ
２の電位がノードｎ３に伝えられ、Ｎ型ウェル１００の
電位を高電位にし、寄生バイポーラトランジスタが順バ
イアスが防止される。
れずリーク電流が非常に少ない整流回路を得る。 【構成】 ノードｎ１がノードｎ２より高い電位にある
とき、Ｐ型電界効果トランジスタＰ１はオフ状態、Ｐ型
電界効果トランジスタＰ２はオン状態となり、Ｐ型電界
効果トランジスタＰ２を通じてノードｎ１の電位がノー
ドｎ３に伝えられる。逆に、ノードｎ２ノードｎ１より
高い電位にあるとき、Ｐ型電界効果トランジスタＰ１は
オン状態、Ｐ型電界効果トランジスタＰ２はオフ状態と
なり、Ｐ型電界効果トランジスタＰ１を通じてノードｎ
２の電位がノードｎ３に伝えられ、Ｎ型ウェル１００の
電位を高電位にし、寄生バイポーラトランジスタが順バ
イアスが防止される。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、回路としてチャージポンプ回路などに用いられる半
導体装置に関する。
に、回路としてチャージポンプ回路などに用いられる半
導体装置に関する。
【０００２】
【従来の技術】図６は、電源電圧以上の電圧を発生させ
るチャージポンプ回路の具体例を示す回路図である。
るチャージポンプ回路の具体例を示す回路図である。
【０００３】図６において、チャージポンプ回路は、整
流回路Ｄ１、Ｄ２と、コンデンサＣ１、Ｃ２とを含む。
流回路Ｄ１、Ｄ２と、コンデンサＣ１、Ｃ２とを含む。
【０００４】ノードｎ１で、コンデンサＣ１の一方電極
とダイオードＤ１の順バイアス方向の出力とダイオード
Ｄ２の順バイアス方向の入力とが接続され、ノードｎ２
で、コンデンサＣ２の一方電極とダイオードＤ２の順バ
イアス方向の出力とが接続され、ダイオードＤ１の順バ
イアス方向の入力が接続された端子ｎ１１は電源電圧Ｖ
ｃｃに接続され、コンデンサＣ１の他方電極は制御信号
ＣＬＫ１が入力され、コンデンサＣ２の他方電極は接地
されている。
とダイオードＤ１の順バイアス方向の出力とダイオード
Ｄ２の順バイアス方向の入力とが接続され、ノードｎ２
で、コンデンサＣ２の一方電極とダイオードＤ２の順バ
イアス方向の出力とが接続され、ダイオードＤ１の順バ
イアス方向の入力が接続された端子ｎ１１は電源電圧Ｖ
ｃｃに接続され、コンデンサＣ１の他方電極は制御信号
ＣＬＫ１が入力され、コンデンサＣ２の他方電極は接地
されている。
【０００５】端子ｎ１１に電源電圧が印加され、コンデ
ンサＣ１、Ｃ２を利用して制御信号ＣＬＫ１の制御によ
り電源電圧以上の電圧がチャージされる。
ンサＣ１、Ｃ２を利用して制御信号ＣＬＫ１の制御によ
り電源電圧以上の電圧がチャージされる。
【０００６】上記整流回路Ｄ１、Ｄ２は、ダイオード接
続されたＮ型電界効果トランジスタ、もしくはダイオー
ド接続されたＰ型電界効果トランジスタで構成されてい
る。
続されたＮ型電界効果トランジスタ、もしくはダイオー
ド接続されたＰ型電界効果トランジスタで構成されてい
る。
【０００７】図７は、上記ダイオード接続されたＮ型電
界効果トランジスタを示す回路図である。
界効果トランジスタを示す回路図である。
【０００８】図８は、上記ダイオード接続されたＰ型電
界効果トランジスタを示す回路図である。
界効果トランジスタを示す回路図である。
【０００９】図７および図８において、端子ｎ１、ｎ２
は、それぞれ図６における整流回路Ｄ２のノードｎ１、
ｎ２に対応し、また整流回路Ｄ１の端子ｎ１１、ノード
ｎ１に対応している。
は、それぞれ図６における整流回路Ｄ２のノードｎ１、
ｎ２に対応し、また整流回路Ｄ１の端子ｎ１１、ノード
ｎ１に対応している。
【００１０】
【発明が解決しようとする課題】しかしながら、図８の
ダイオード接続されたＰ型電界効果トランジスタは、ソ
ース電位が高くなると、基板バイアス効果のために、ソ
ースから基板裏面への電子の流れが起こりにくくなって
しきい電圧が高くなり、チャージポンプ回路の昇圧効率
が悪くなるという問題点があった。
ダイオード接続されたＰ型電界効果トランジスタは、ソ
ース電位が高くなると、基板バイアス効果のために、ソ
ースから基板裏面への電子の流れが起こりにくくなって
しきい電圧が高くなり、チャージポンプ回路の昇圧効率
が悪くなるという問題点があった。
【００１１】図９は、図８のダイオード接続されたＰ型
電界効果トランジスタの縦構造の断面図である。
電界効果トランジスタの縦構造の断面図である。
【００１２】図９において、ダイオード接続されたＰ型
電界効果トランジスタは、Ｐ型基板２００（ＧＮＤ（接
地）電位）と、Ｎ型ウェル１００（ノードｎ２と同電
位）と、Ｐ+ 層のソース（ノードｎ１と同電位）と、Ｐ
+ 層のドレイン（ノードｎ２と同電位）と、ゲート（ノ
ードｎ２と同電位）と、Ｎ+ 不純物層（ノードｎ２と同
電位）とを含む。
電界効果トランジスタは、Ｐ型基板２００（ＧＮＤ（接
地）電位）と、Ｎ型ウェル１００（ノードｎ２と同電
位）と、Ｐ+ 層のソース（ノードｎ１と同電位）と、Ｐ
+ 層のドレイン（ノードｎ２と同電位）と、ゲート（ノ
ードｎ２と同電位）と、Ｎ+ 不純物層（ノードｎ２と同
電位）とを含む。
【００１３】Ｐ型基板２００上にＮ型ウェル１００が形
成され、Ｎ型ウェル１００上に形成されたソース
（Ｐ+ ）にノードｎ１が、またドレイン（Ｐ+ ）とゲー
トにノードｎ２が接続されている。このとき、上記ソー
ス（Ｐ+ ）、Ｎ型ウェル１００、Ｐ型基板２００が、そ
れぞれエミッタ、ベース、コレクタ電極に相当するよう
な寄生バイポーラトランジスタが形成される。
成され、Ｎ型ウェル１００上に形成されたソース
（Ｐ+ ）にノードｎ１が、またドレイン（Ｐ+ ）とゲー
トにノードｎ２が接続されている。このとき、上記ソー
ス（Ｐ+ ）、Ｎ型ウェル１００、Ｐ型基板２００が、そ
れぞれエミッタ、ベース、コレクタ電極に相当するよう
な寄生バイポーラトランジスタが形成される。
【００１４】そして、ダイオード接続されたＰ型電界効
果トランジスタが順バイアスされてノードｎ１がＮ型ウ
ェル１００より高電位にあるとき、上記寄生バイポーラ
トランジスタが順バイアスされてベース電流が流れる。
これに応じてコレクタ電流が流れ、ノードｎ１からＧＮ
Ｄに接続されている（接地されている）Ｐ型基板２００
へリーク電流が流れる。
果トランジスタが順バイアスされてノードｎ１がＮ型ウ
ェル１００より高電位にあるとき、上記寄生バイポーラ
トランジスタが順バイアスされてベース電流が流れる。
これに応じてコレクタ電流が流れ、ノードｎ１からＧＮ
Ｄに接続されている（接地されている）Ｐ型基板２００
へリーク電流が流れる。
【００１５】このリーク電流により、チャージポンプ回
路の昇圧効率が粗くなるという問題点があった。
路の昇圧効率が粗くなるという問題点があった。
【００１６】本発明は、以上のような問題点を解決する
ためになされたもので、ＰまたはＮ型電界効果トランジ
スタをダイオードとして用いたチャージポンプ回路の整
流回路において、上記寄生バイポーラトランジスタが順
バイアスされることを防止し、接地されたＰ型またはＮ
型基板へのリーク電流が非常に少ない改良されたチャー
ジポンプ回路の整流回路を提供することを目的とする。
ためになされたもので、ＰまたはＮ型電界効果トランジ
スタをダイオードとして用いたチャージポンプ回路の整
流回路において、上記寄生バイポーラトランジスタが順
バイアスされることを防止し、接地されたＰ型またはＮ
型基板へのリーク電流が非常に少ない改良されたチャー
ジポンプ回路の整流回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の請求項１の半導
体装置は、第１導電型半導体基板と、第１導電型半導体
基板上に形成された第２導電型不純物領域と、第２導電
型不純物領域上に形成された第１導電型第１電界効果ト
ランジスタとを含み、上記第１導電型第１電界効果トラ
ンジスタの一方電極が第１電位に接続され、他方電極お
よび制御電極が第２電位に接続されている。そして、上
記第２導電型不純物領域上に形成され、第１および第２
電位のうちの高いほうの電位を選択的に第２導電型不純
物領域に印加する選択的印加手段とを設けたものであ
る。
体装置は、第１導電型半導体基板と、第１導電型半導体
基板上に形成された第２導電型不純物領域と、第２導電
型不純物領域上に形成された第１導電型第１電界効果ト
ランジスタとを含み、上記第１導電型第１電界効果トラ
ンジスタの一方電極が第１電位に接続され、他方電極お
よび制御電極が第２電位に接続されている。そして、上
記第２導電型不純物領域上に形成され、第１および第２
電位のうちの高いほうの電位を選択的に第２導電型不純
物領域に印加する選択的印加手段とを設けたものであ
る。
【００１８】本発明の請求項２の半導体装置は、請求項
１の半導体装置において、上記選択的印加手段が、第１
電位を供給する第１電位供給端子と、第２導電型不純物
領域との間に設けられた第１導電型第２電界効果トラン
ジスタと、第２電位を供給する第２電位供給端子と第２
導電型不純物領域との間に設けられた第１導電型第３電
界効果トランジスタとを含み、上記第１導電型第２電界
効果トランジスタの制御電極が第２電位供給端子に接続
され、上記第１導電型第３電界効果トランジスタの制御
電極が第１電位供給端子に接続されている。
１の半導体装置において、上記選択的印加手段が、第１
電位を供給する第１電位供給端子と、第２導電型不純物
領域との間に設けられた第１導電型第２電界効果トラン
ジスタと、第２電位を供給する第２電位供給端子と第２
導電型不純物領域との間に設けられた第１導電型第３電
界効果トランジスタとを含み、上記第１導電型第２電界
効果トランジスタの制御電極が第２電位供給端子に接続
され、上記第１導電型第３電界効果トランジスタの制御
電極が第１電位供給端子に接続されている。
【００１９】本発明の請求項３の半導体装置は、第１導
電型半導体基板と、第１導電型半導体基板上に形成され
た第２導電型不純物領域と、第２導電型不純物領域上に
形成された第１導電型第１電界効果トランジスタとを含
み、上記第１導電型第１電界効果トランジスタの一方電
極が第１電位に接続され、他方電極が第２電位に接続さ
れている。そして、第１および第２電位のうちの高いほ
うの電位を選択的に第２導電型不純物領域に印加する選
択的印加手段を設けたものであり、上記選択的印加手段
は、第１電位を供給する第１電位供給端子と第２導電型
不純物領域との間に設けられた第１導電型第２電界効果
トランジスタと、第２電位を供給する第２電位供給端子
と第２導電型不純物領域との間に設けられた第１導電型
第３電界効果トランジスタとを含み、上記第１導電型第
２電界効果トランジスタの制御電極が第２電位供給端子
に、上記第１導電型第３電界効果トランジスタの制御電
極が第１電位供給端子に接続されている。さらに、第１
および第２電位のうちの高いほうの電位または接地電位
である第３電位を出力する第３電位準備手段を設けたも
のであり、上記第３電位準備手段は、第３電位が上記第
１導電型電界効果トランジスタの制御電極に接続されて
いる。
電型半導体基板と、第１導電型半導体基板上に形成され
た第２導電型不純物領域と、第２導電型不純物領域上に
形成された第１導電型第１電界効果トランジスタとを含
み、上記第１導電型第１電界効果トランジスタの一方電
極が第１電位に接続され、他方電極が第２電位に接続さ
れている。そして、第１および第２電位のうちの高いほ
うの電位を選択的に第２導電型不純物領域に印加する選
択的印加手段を設けたものであり、上記選択的印加手段
は、第１電位を供給する第１電位供給端子と第２導電型
不純物領域との間に設けられた第１導電型第２電界効果
トランジスタと、第２電位を供給する第２電位供給端子
と第２導電型不純物領域との間に設けられた第１導電型
第３電界効果トランジスタとを含み、上記第１導電型第
２電界効果トランジスタの制御電極が第２電位供給端子
に、上記第１導電型第３電界効果トランジスタの制御電
極が第１電位供給端子に接続されている。さらに、第１
および第２電位のうちの高いほうの電位または接地電位
である第３電位を出力する第３電位準備手段を設けたも
のであり、上記第３電位準備手段は、第３電位が上記第
１導電型電界効果トランジスタの制御電極に接続されて
いる。
【００２０】
【作用】本発明の請求項１の半導体装置においては、第
２導電型の不純物領域に第１および第２電位のうちの高
いほうの電位が印加されるので、第２導電型不純物領域
は第１および第２電位のうちの高いほうの電位となる。
２導電型の不純物領域に第１および第２電位のうちの高
いほうの電位が印加されるので、第２導電型不純物領域
は第１および第２電位のうちの高いほうの電位となる。
【００２１】本発明の請求項２の半導体装置において
は、第１電位のほうが高いとき、第１導電型第２電界効
果トランジスタがオンし、第１導電型第３電界効果トラ
ンジスタがオフして、第１電位が第２導電型不純物領域
に印加されるので、第２導電型不純物領域は第１電位と
なる。一方、第２電位のほうが高いとき、第１導電型第
３電界効果トランジスタがオンし、第１導電型第２電界
効果トランジスタがオフして、第２電位が第２導電型不
純物領域に印加されるので、第２導電型不純物領域は第
２電位となる。すなわち、第２導電型不純物領域は第１
および第２電位のうちの高いほうの電位となる。
は、第１電位のほうが高いとき、第１導電型第２電界効
果トランジスタがオンし、第１導電型第３電界効果トラ
ンジスタがオフして、第１電位が第２導電型不純物領域
に印加されるので、第２導電型不純物領域は第１電位と
なる。一方、第２電位のほうが高いとき、第１導電型第
３電界効果トランジスタがオンし、第１導電型第２電界
効果トランジスタがオフして、第２電位が第２導電型不
純物領域に印加されるので、第２導電型不純物領域は第
２電位となる。すなわち、第２導電型不純物領域は第１
および第２電位のうちの高いほうの電位となる。
【００２２】本発明の請求項３の半導体装置は、第１電
位のほうが高いとき第１導電型第２電界効果トランジス
タがオンし、第１導電型第３電界効果トランジスタがオ
フして、第１電位が第２導電型不純物領域に印加される
ので、第２導電型不純物領域は第１電位となる。一方、
第２電位のほうが高いとき、第１導電型第３電界効果ト
ランジスタがオンし、第１導電型第２電界効果トランジ
スタがオフして、第２電位が第２導電型不純物領域に印
加されるので、第２導電型不純物領域は第２電位とな
る。また、第１導電形第１電界効果トランジスタの制御
電極には第１および第２電位のうちの高いほうの電位ま
たは接地電位である第３電位が印加されるので、制御電
極の電位は、第１および第２電位のうちの高いほうの電
位と接地電位との間をスイングする。
位のほうが高いとき第１導電型第２電界効果トランジス
タがオンし、第１導電型第３電界効果トランジスタがオ
フして、第１電位が第２導電型不純物領域に印加される
ので、第２導電型不純物領域は第１電位となる。一方、
第２電位のほうが高いとき、第１導電型第３電界効果ト
ランジスタがオンし、第１導電型第２電界効果トランジ
スタがオフして、第２電位が第２導電型不純物領域に印
加されるので、第２導電型不純物領域は第２電位とな
る。また、第１導電形第１電界効果トランジスタの制御
電極には第１および第２電位のうちの高いほうの電位ま
たは接地電位である第３電位が印加されるので、制御電
極の電位は、第１および第２電位のうちの高いほうの電
位と接地電位との間をスイングする。
【００２３】
【実施例】以下、本発明の半導体装置をチャージポンプ
回路などに用いられる整流回路に適用したものについ
て、図面を参照しながら説明する。 （１）第１実施例 図１は、本発明の半導体装置を用いたチャージポンプ回
路などに用いられる整流回路の第１実施例を示した回路
図である。
回路などに用いられる整流回路に適用したものについ
て、図面を参照しながら説明する。 （１）第１実施例 図１は、本発明の半導体装置を用いたチャージポンプ回
路などに用いられる整流回路の第１実施例を示した回路
図である。
【００２４】図１において、整流回路は、Ｐ型電界効果
トランジスタＰ1 、Ｐ２とを含む。ノードｎ１で、Ｐ型
電界効果トランジスタＰ１のゲートとＰ型電界効果トラ
ンジスタＰ２のソースとが接続され、ノードｎ２で、Ｐ
型電界効果トランジスタＰ１のソースとＰ型電界効果ト
ランジスタＰ２のゲートが接続され、ノード３で、Ｐ型
電界効果トランジスタＰ１およびＰ２のドレインとＮ型
ウェル１００とが接続されている。
トランジスタＰ1 、Ｐ２とを含む。ノードｎ１で、Ｐ型
電界効果トランジスタＰ１のゲートとＰ型電界効果トラ
ンジスタＰ２のソースとが接続され、ノードｎ２で、Ｐ
型電界効果トランジスタＰ１のソースとＰ型電界効果ト
ランジスタＰ２のゲートが接続され、ノード３で、Ｐ型
電界効果トランジスタＰ１およびＰ２のドレインとＮ型
ウェル１００とが接続されている。
【００２５】以下、この整流回路をチャンピオン回路と
呼ぶ。ノードｎ１がノードｎ２より高い電位にあると
き、Ｐ型電界効果トランジスタＰ１はオフ状態、Ｐ型電
界効果トランジスタＰ２はオン状態にある。したがっ
て、Ｐ型電界効果トランジスタＰ２を通じてノードｎ１
の電位がノードｎ３に伝えられる。
呼ぶ。ノードｎ１がノードｎ２より高い電位にあると
き、Ｐ型電界効果トランジスタＰ１はオフ状態、Ｐ型電
界効果トランジスタＰ２はオン状態にある。したがっ
て、Ｐ型電界効果トランジスタＰ２を通じてノードｎ１
の電位がノードｎ３に伝えられる。
【００２６】逆に、ノードｎ２がノードｎ１より高い電
位にあるとき、Ｐ型電界効果トランジスタＰ１はオン状
態、Ｐ型電界効果トランジスタＰ２はオフ状態にある。
したがって、Ｐ型電界効果トランジスタＰ１を通じてノ
ードｎ２の電位がノードｎ３に伝えられる。
位にあるとき、Ｐ型電界効果トランジスタＰ１はオン状
態、Ｐ型電界効果トランジスタＰ２はオフ状態にある。
したがって、Ｐ型電界効果トランジスタＰ１を通じてノ
ードｎ２の電位がノードｎ３に伝えられる。
【００２７】ノードｎ３に伝えられた電位は寄生バイポ
ーラトランジスタの順バイアスを防ぐための電位として
使用することができる。 （２）第２実施例 図２は、本発明の半導体装置を用いたチャージポンプ回
路などに用いる整流回路の第２実施例を示した回路図で
ある。
ーラトランジスタの順バイアスを防ぐための電位として
使用することができる。 （２）第２実施例 図２は、本発明の半導体装置を用いたチャージポンプ回
路などに用いる整流回路の第２実施例を示した回路図で
ある。
【００２８】図２において整流回路は、上記第１実施例
のチャンピオン回路と、チャンピオン回路のノードｎ３
に接続されたＰ型電界効果トランジスタＰ３とを含む。
のチャンピオン回路と、チャンピオン回路のノードｎ３
に接続されたＰ型電界効果トランジスタＰ３とを含む。
【００２９】チャンピオン回路の構成および接続関係は
上記第１実施例と同様である。Ｐ型電界効果トランジス
タＰ３のソースおよびゲートはノードｎ２に接続され、
ドレインはノードｎ１に接続され、Ｎ型ウェル１００は
ノードｎ３に接続されている。
上記第１実施例と同様である。Ｐ型電界効果トランジス
タＰ３のソースおよびゲートはノードｎ２に接続され、
ドレインはノードｎ１に接続され、Ｎ型ウェル１００は
ノードｎ３に接続されている。
【００３０】図３は、本発明の第２実施例の整流回路の
縦構造を示した断面図である。図３において、第２実施
例の整流回路は、Ｐ型基板２００（ＧＮＤ電位）と、Ｎ
型ウェル１００（ノードｎ３と同電位）と、Ｐ型電界効
果トランジスタＰ１のゲートＰ+ （ノードｎ１と同電
位）およびソースＰ+ （ノードｎ２と同電位）およびド
レインＰ+ （ノードｎ３と同電位）と、Ｐ型電界効果ト
ランジスタＰ２のゲートＰ+ （ノードｎ２と同電位）お
よびソースＰ+ （ノードｎ１と同電位）およびドレイン
Ｐ+ （ノードｎ３と同電位）と、Ｐ型電界効果トランジ
スタＰ３のゲートＰ+ （ノードｎ２と同電位）およびソ
ースＰ+ （ノードｎ２と同電位）およびドレインＰ
+ （ノードｎ１と同電位）とを含む。
縦構造を示した断面図である。図３において、第２実施
例の整流回路は、Ｐ型基板２００（ＧＮＤ電位）と、Ｎ
型ウェル１００（ノードｎ３と同電位）と、Ｐ型電界効
果トランジスタＰ１のゲートＰ+ （ノードｎ１と同電
位）およびソースＰ+ （ノードｎ２と同電位）およびド
レインＰ+ （ノードｎ３と同電位）と、Ｐ型電界効果ト
ランジスタＰ２のゲートＰ+ （ノードｎ２と同電位）お
よびソースＰ+ （ノードｎ１と同電位）およびドレイン
Ｐ+ （ノードｎ３と同電位）と、Ｐ型電界効果トランジ
スタＰ３のゲートＰ+ （ノードｎ２と同電位）およびソ
ースＰ+ （ノードｎ２と同電位）およびドレインＰ
+ （ノードｎ１と同電位）とを含む。
【００３１】Ｐ型基板２００上にＮ型ウェル１００が形
成され、そのＮ型ウェル１００上に形成されたＰ型電界
効果トランジスタＰ１のゲートとＰ型電界効果トランジ
スタＰ２のソースとＰ型電界効果トランジスタＰ３のド
レインとがノードｎ１に接続され、Ｐ型電界効果トラン
ジスタＰ１のソースとＰ型電界効果トランジスタＰ２の
ゲートとＰ型電界効果トランジスタＰ３のソースおよび
ゲートとがノードｎ２に接続され、Ｎ型ウェル１００と
Ｐ型電界効果トランジスタＰ１のドレインとＰ型電界効
果トランジスタＰ２のドレインとがノードｎ３に接続さ
れている。
成され、そのＮ型ウェル１００上に形成されたＰ型電界
効果トランジスタＰ１のゲートとＰ型電界効果トランジ
スタＰ２のソースとＰ型電界効果トランジスタＰ３のド
レインとがノードｎ１に接続され、Ｐ型電界効果トラン
ジスタＰ１のソースとＰ型電界効果トランジスタＰ２の
ゲートとＰ型電界効果トランジスタＰ３のソースおよび
ゲートとがノードｎ２に接続され、Ｎ型ウェル１００と
Ｐ型電界効果トランジスタＰ１のドレインとＰ型電界効
果トランジスタＰ２のドレインとがノードｎ３に接続さ
れている。
【００３２】このとき、上記ノードｎ１またはｎ２（各
Ｐ型電界効果トランジスタのソース）と、Ｎ型ウェル１
００と、Ｐ型基板２００が、それぞれエミッタ、ベー
ス、コレクタ電極に相当するような寄生バイポーラトラ
ンジスタが形成される。
Ｐ型電界効果トランジスタのソース）と、Ｎ型ウェル１
００と、Ｐ型基板２００が、それぞれエミッタ、ベー
ス、コレクタ電極に相当するような寄生バイポーラトラ
ンジスタが形成される。
【００３３】ノードｎ１がノードｎ２より高い電位にあ
るとき、Ｐ型電界効果トランジスタＰ１はオフ状態、Ｐ
型電界効果トランジスタＰ２はオン状態にある。したが
って、Ｐ型電界効果トランジスタＰ２を通じてノードｎ
１の電位がノードｎ３に伝えられる。
るとき、Ｐ型電界効果トランジスタＰ１はオフ状態、Ｐ
型電界効果トランジスタＰ２はオン状態にある。したが
って、Ｐ型電界効果トランジスタＰ２を通じてノードｎ
１の電位がノードｎ３に伝えられる。
【００３４】逆に、ノードｎ２がノードｎ１より高い電
位にあるとき、Ｐ型電界効果トランジスタＰ１はオン状
態、Ｐ型電界効果トランジスタＰ２はオフ状態にある。
したがって、Ｐ型電界効果トランジスタＰ１を通じてノ
ードｎ２の電位がノードｎ３に伝えられる。
位にあるとき、Ｐ型電界効果トランジスタＰ１はオン状
態、Ｐ型電界効果トランジスタＰ２はオフ状態にある。
したがって、Ｐ型電界効果トランジスタＰ１を通じてノ
ードｎ２の電位がノードｎ３に伝えられる。
【００３５】ノードｎ３に伝えられた電位により、Ｐ型
電界効果トランジスタＰ１、Ｐ２、Ｐ３のＮ型ウェル１
００の電位が高電位になり、図２のような簡単な構成の
回路で、各Ｐ型電界効果トランジスタの寄生バイポーラ
トランジスタが順バイアスされることが防止され、リー
ク電流が非常に少ない整流回路を得ることができる。 （３）第３実施例 図４は、本発明の半導体装置を用いたチャージポンプ回
路などに用いられる整流回路の第３実施例を示した回路
図である。
電界効果トランジスタＰ１、Ｐ２、Ｐ３のＮ型ウェル１
００の電位が高電位になり、図２のような簡単な構成の
回路で、各Ｐ型電界効果トランジスタの寄生バイポーラ
トランジスタが順バイアスされることが防止され、リー
ク電流が非常に少ない整流回路を得ることができる。 （３）第３実施例 図４は、本発明の半導体装置を用いたチャージポンプ回
路などに用いられる整流回路の第３実施例を示した回路
図である。
【００３６】図４において整流回路は、上記第１実施例
のチャンピオン回路と、チャンピオン回路のｎ３に接続
されたＰ型電界効果トランジスタＰ４と電界効果トラン
ジスタＰ４とノードｎ３とに接続されたレベルシフト回
路Ｌ１とを含む。
のチャンピオン回路と、チャンピオン回路のｎ３に接続
されたＰ型電界効果トランジスタＰ４と電界効果トラン
ジスタＰ４とノードｎ３とに接続されたレベルシフト回
路Ｌ１とを含む。
【００３７】チャンピオン回路の構成および接続関係は
上記第１実施例と同様である。Ｐ型電界効果トランジス
タＰ４のソースはノードｎ２に接続され、ゲートはレベ
ルシフト回路Ｌ１のノードｎ６に接続され、ドレインは
ノードｎ１に接続されている。さらに、レベルシフト回
路Ｌ１のノードｎ７はチャンピオン回路のノードｎ３に
接続されている。
上記第１実施例と同様である。Ｐ型電界効果トランジス
タＰ４のソースはノードｎ２に接続され、ゲートはレベ
ルシフト回路Ｌ１のノードｎ６に接続され、ドレインは
ノードｎ１に接続されている。さらに、レベルシフト回
路Ｌ１のノードｎ７はチャンピオン回路のノードｎ３に
接続されている。
【００３８】図５は、本発明の第３実施例の整流回路を
レベルシフト回路Ｌ１を除いた縦構造を示した断面図で
ある。
レベルシフト回路Ｌ１を除いた縦構造を示した断面図で
ある。
【００３９】図５において、第３の実施例の整流回路
は、Ｐ型基板２００（ＧＮＤ電位）と、Ｎ型ウェル１０
０（ノードｎ３と同電位）と、Ｐ型電界効果トランジス
タＰ１のゲートＰ+ （ノードｎ１と同電位）およびソー
スＰ+ （ノードｎ２と同電位）およびドレインＰ+ （ノ
ードｎ３と同電位）と、Ｐ型電界効果トランジスタＰ２
のゲートＰ+ （ノードｎ２と同電位）およびソースＰ+
（ノードｎ１と同電位）およびドレインＰ+ （ノードｎ
３と同電位）と、Ｐ型電界効果トランジスタＰ４のゲー
トＰ+ （ノードｎ２と同電位）およびソースＰ+ （ノー
ドｎ２と同電位）およびドレインＰ+ （ノードｎ１と同
電位）とを含む。
は、Ｐ型基板２００（ＧＮＤ電位）と、Ｎ型ウェル１０
０（ノードｎ３と同電位）と、Ｐ型電界効果トランジス
タＰ１のゲートＰ+ （ノードｎ１と同電位）およびソー
スＰ+ （ノードｎ２と同電位）およびドレインＰ+ （ノ
ードｎ３と同電位）と、Ｐ型電界効果トランジスタＰ２
のゲートＰ+ （ノードｎ２と同電位）およびソースＰ+
（ノードｎ１と同電位）およびドレインＰ+ （ノードｎ
３と同電位）と、Ｐ型電界効果トランジスタＰ４のゲー
トＰ+ （ノードｎ２と同電位）およびソースＰ+ （ノー
ドｎ２と同電位）およびドレインＰ+ （ノードｎ１と同
電位）とを含む。
【００４０】Ｐ型基板２００上にはＮ型ウェル１００が
形成され、そのＮ型ウェル１００上に形成されたＰ型電
界効果トランジスタＰ１のゲートとＰ型電界効果トラン
ジスタＰ２のソースとＰ型電界効果トランジスタＰ４の
ドレインとがノードｎ１に接続され、Ｐ型電界効果トラ
ンジスタＰ１のソースとＰ型電界効果トランジスタＰ２
のゲートとＰ型電界効果トランジスタＰ４のソースとが
ノードｎ２に接続され、Ｎ型ウェル１００とＰ型電界効
果トランジスタＰ１のドレインとＰ型電界効果トランジ
スタＰ２のドレインとがノードｎ３に接続され、Ｐ型電
界効果トランジスタＰ４のゲートがノードｎ６に接続さ
れている。
形成され、そのＮ型ウェル１００上に形成されたＰ型電
界効果トランジスタＰ１のゲートとＰ型電界効果トラン
ジスタＰ２のソースとＰ型電界効果トランジスタＰ４の
ドレインとがノードｎ１に接続され、Ｐ型電界効果トラ
ンジスタＰ１のソースとＰ型電界効果トランジスタＰ２
のゲートとＰ型電界効果トランジスタＰ４のソースとが
ノードｎ２に接続され、Ｎ型ウェル１００とＰ型電界効
果トランジスタＰ１のドレインとＰ型電界効果トランジ
スタＰ２のドレインとがノードｎ３に接続され、Ｐ型電
界効果トランジスタＰ４のゲートがノードｎ６に接続さ
れている。
【００４１】このとき、上記ノードｎ１またはｎ２（各
Ｐ型チャネル電界効果トランジスタのソース）と、Ｎ型
ウェル１００と、Ｐ型基板２００が、それぞれエミッ
タ、ベース、コレクタ電極に相当するような寄生バイポ
ーラトランジスタが形成される。
Ｐ型チャネル電界効果トランジスタのソース）と、Ｎ型
ウェル１００と、Ｐ型基板２００が、それぞれエミッ
タ、ベース、コレクタ電極に相当するような寄生バイポ
ーラトランジスタが形成される。
【００４２】さて、上記レベルシフト回路Ｌ１は、Ｎ型
電界効果トランジスタＮ５、Ｎ６、Ｎ７と、Ｐ型電界効
果トランジスタＰ５、Ｐ６、Ｐ７と、インバータＩＮＶ
とを含む。
電界効果トランジスタＮ５、Ｎ６、Ｎ７と、Ｐ型電界効
果トランジスタＰ５、Ｐ６、Ｐ７と、インバータＩＮＶ
とを含む。
【００４３】レベルシフト回路Ｌ１において、ノードｎ
４で、Ｎ型電界効果トランジスタＮ５のソースとＰ型電
界効果トランジスタＰ５のドレインとＰ型電界効果トラ
ンジスタＰ６のゲートとが接続され、ノードｎ５で、Ｎ
型電界効果トランジスタＮ６のソースとＮ型電界効果ト
ランジスタＮ７のゲートとＰ型電界効果トランジスタＰ
５のゲートとＰ型電界効果トランジスタＰ６のドレイン
とＰ型電界効果トランジスタＰ７のゲートとが接続さ
れ、ノードｎ６で、Ｎ型電界効果トランジスタＮ７のソ
ースとＰ型電界効果トランジスタＰ７のドレインとが接
続され、ノードｎ７で、Ｐ型電界効果トランジスタＰ５
のソースとＰ型電界効果トランジスタＰ６のソースとＰ
型電界効果トランジスタＰ７のソースとが接続されてい
る。
４で、Ｎ型電界効果トランジスタＮ５のソースとＰ型電
界効果トランジスタＰ５のドレインとＰ型電界効果トラ
ンジスタＰ６のゲートとが接続され、ノードｎ５で、Ｎ
型電界効果トランジスタＮ６のソースとＮ型電界効果ト
ランジスタＮ７のゲートとＰ型電界効果トランジスタＰ
５のゲートとＰ型電界効果トランジスタＰ６のドレイン
とＰ型電界効果トランジスタＰ７のゲートとが接続さ
れ、ノードｎ６で、Ｎ型電界効果トランジスタＮ７のソ
ースとＰ型電界効果トランジスタＰ７のドレインとが接
続され、ノードｎ７で、Ｐ型電界効果トランジスタＰ５
のソースとＰ型電界効果トランジスタＰ６のソースとＰ
型電界効果トランジスタＰ７のソースとが接続されてい
る。
【００４４】さらに、制御信号ＣＬＫ２は、Ｎ型電界効
果トランジスタＮ５のゲートとインバータＩＮＶに入力
される。インバータＩＮＶの出力は、Ｎ型電界効果トラ
ンジスタＮ６のゲートに接続されている。また、Ｎ型電
界効果トランジスタＮ５、Ｎ６、Ｎ７の各ドレインは接
地されている。
果トランジスタＮ５のゲートとインバータＩＮＶに入力
される。インバータＩＮＶの出力は、Ｎ型電界効果トラ
ンジスタＮ６のゲートに接続されている。また、Ｎ型電
界効果トランジスタＮ５、Ｎ６、Ｎ７の各ドレインは接
地されている。
【００４５】レベルシフト回路の動作を説明する。ま
ず、制御信号ＣＬＫ２が電源電圧レベルＶdd（“Ｈ”）
のとき、Ｎ型電界効果トランジスタＮ５はオン状態、Ｎ
型電界効果トランジスタＮ６はオフ状態になる。する
と、ノードｎ４はＮ型電界効果トランジスタＮ５を通じ
てＧＮＤ電位になる。ノードｎ４がＧＮＤ電位になる
と、Ｐ型電界効果トランジスタＰ６がオンする。Ｐ型電
界効果トランジスタＰ６がオン状態、Ｎ型電界効果トラ
ンジスタＮ６がオフ状態だから、ノードｎ５はノードｎ
３と同電位になる。ノードｎ５がノードｎ３と同電位に
なると、Ｎ型電界効果トランジスタＮ７がオンし、Ｐ型
電界効果トランジスタＰ７がオフする。これにより、Ｐ
型電界効果トランジスタＰ４のゲート電位はＧＮＤ電位
となる。
ず、制御信号ＣＬＫ２が電源電圧レベルＶdd（“Ｈ”）
のとき、Ｎ型電界効果トランジスタＮ５はオン状態、Ｎ
型電界効果トランジスタＮ６はオフ状態になる。する
と、ノードｎ４はＮ型電界効果トランジスタＮ５を通じ
てＧＮＤ電位になる。ノードｎ４がＧＮＤ電位になる
と、Ｐ型電界効果トランジスタＰ６がオンする。Ｐ型電
界効果トランジスタＰ６がオン状態、Ｎ型電界効果トラ
ンジスタＮ６がオフ状態だから、ノードｎ５はノードｎ
３と同電位になる。ノードｎ５がノードｎ３と同電位に
なると、Ｎ型電界効果トランジスタＮ７がオンし、Ｐ型
電界効果トランジスタＰ７がオフする。これにより、Ｐ
型電界効果トランジスタＰ４のゲート電位はＧＮＤ電位
となる。
【００４６】一方、制御信号ＣＬＫ２がＧＮＤ電位
（“Ｌ”）のとき、Ｎ型電界効果トランジスタんＮ５が
オフ状態、Ｎ型電界効果トランジスタＮ６がオン状態に
なる。ノードｎ５はＮ型電界効果トランジスタＮ６を通
じてＧＮＤ電位になる。ノードｎ５がＧＮＤ電位になる
と、Ｐ型電界効果トランジスタＰ５がオンする。Ｐ型電
界効果トランジスタＰ５がオン状態、Ｎ型電界効果トラ
ンジスタＮ５がオフ状態だから、ノードｎ４はノードｎ
３と同電位になる。ノードｎ５がＧＮＤ電位になると、
Ｎ型電界効果トランジスタＮ７がオフし、Ｐ型電界効果
トランジスタＰ７がオンする。これにより、Ｐ型電界効
果トランジスタＰ４のゲート電位はノードｎ３と同電位
となる。
（“Ｌ”）のとき、Ｎ型電界効果トランジスタんＮ５が
オフ状態、Ｎ型電界効果トランジスタＮ６がオン状態に
なる。ノードｎ５はＮ型電界効果トランジスタＮ６を通
じてＧＮＤ電位になる。ノードｎ５がＧＮＤ電位になる
と、Ｐ型電界効果トランジスタＰ５がオンする。Ｐ型電
界効果トランジスタＰ５がオン状態、Ｎ型電界効果トラ
ンジスタＮ５がオフ状態だから、ノードｎ４はノードｎ
３と同電位になる。ノードｎ５がＧＮＤ電位になると、
Ｎ型電界効果トランジスタＮ７がオフし、Ｐ型電界効果
トランジスタＰ７がオンする。これにより、Ｐ型電界効
果トランジスタＰ４のゲート電位はノードｎ３と同電位
となる。
【００４７】このようにレベルシフト回路Ｌ１により、
Ｖcc−ＧＮＤをスイングする入力信号（ＣＬＫ２）に応
じて、出力信号（Ｐ型電界効果トランジスタＰ４のゲー
トの電位）はノードｎ３の電位−ＧＮＤ電位の間をスイ
ングする。
Ｖcc−ＧＮＤをスイングする入力信号（ＣＬＫ２）に応
じて、出力信号（Ｐ型電界効果トランジスタＰ４のゲー
トの電位）はノードｎ３の電位−ＧＮＤ電位の間をスイ
ングする。
【００４８】したがって、レベルシフト回路Ｌ１で制御
信号ＣＬＫ２が“Ｈ”のとき、Ｐ型電界効果トランジス
タＰ７がオフ状態、Ｎ型電界効果トランジスタＮ７がオ
ン状態となり、Ｐ型電界効果トランジスタＰ４のゲート
電位はＧＮＤレベルになる。このとき、Ｐ型電界効果ト
ランジスタＰ４はオン状態なので、ノードｎ１とノード
ｎ２は電気的に導通状態になる。
信号ＣＬＫ２が“Ｈ”のとき、Ｐ型電界効果トランジス
タＰ７がオフ状態、Ｎ型電界効果トランジスタＮ７がオ
ン状態となり、Ｐ型電界効果トランジスタＰ４のゲート
電位はＧＮＤレベルになる。このとき、Ｐ型電界効果ト
ランジスタＰ４はオン状態なので、ノードｎ１とノード
ｎ２は電気的に導通状態になる。
【００４９】一方、レベルシフト回路Ｌ１で制御信号Ｃ
ＬＫ２が“Ｌ”のとき、Ｐ型電界効果トランジスタＰ７
がオン状態、Ｎ型電界効果トランジスタＮ７がオフ状態
となり、Ｐ型電界効果トランジスタＰ４のゲート電位は
チャンピオン回路の出力であるノードｎ３と同電位とな
る。このとき、Ｐ型電界効果トランジスタＰ４はオフ状
態なので、ノードｎ１とノードｎ２は電気的に遮断状態
になる。
ＬＫ２が“Ｌ”のとき、Ｐ型電界効果トランジスタＰ７
がオン状態、Ｎ型電界効果トランジスタＮ７がオフ状態
となり、Ｐ型電界効果トランジスタＰ４のゲート電位は
チャンピオン回路の出力であるノードｎ３と同電位とな
る。このとき、Ｐ型電界効果トランジスタＰ４はオフ状
態なので、ノードｎ１とノードｎ２は電気的に遮断状態
になる。
【００５０】よって、整流回路が順方向にバイアスされ
る場合は制御信号ＣＬＫ２を“Ｈ”に、逆方向にバイア
スされる場合は制御信号ＣＬＫ２を“Ｌ”にそれぞれ設
定することにより、しきい電圧によるチャージポンプ回
路の出力電圧の絶対値の低下を防いだ効率のよい整流回
路が実現でできる。
る場合は制御信号ＣＬＫ２を“Ｈ”に、逆方向にバイア
スされる場合は制御信号ＣＬＫ２を“Ｌ”にそれぞれ設
定することにより、しきい電圧によるチャージポンプ回
路の出力電圧の絶対値の低下を防いだ効率のよい整流回
路が実現でできる。
【００５１】そしてこの整流回路は、Ｐ型電界効果トラ
ンジスタＰ４、Ｐ５、Ｐ６、Ｐ７のＮ型ウェル１００に
チャンピオン回路の出力であるノードｎ３が接続されて
いるので、各Ｐ型電界効果トランジスタの寄生バイポー
ラトランジスタは順バイアスされず、リーク電流が非常
に少ない、または全く整流回路となる。
ンジスタＰ４、Ｐ５、Ｐ６、Ｐ７のＮ型ウェル１００に
チャンピオン回路の出力であるノードｎ３が接続されて
いるので、各Ｐ型電界効果トランジスタの寄生バイポー
ラトランジスタは順バイアスされず、リーク電流が非常
に少ない、または全く整流回路となる。
【００５２】上記全実施例では、Ｐ型基板上のＮ型ウェ
ルに形成されたＰ型電界効果トランジスタを用いている
が、Ｎ型基板上のＰ型ウェルに形成されたＮ型電界効果
トランジスタに変えて構成することもできる。
ルに形成されたＰ型電界効果トランジスタを用いている
が、Ｎ型基板上のＰ型ウェルに形成されたＮ型電界効果
トランジスタに変えて構成することもできる。
【００５３】
【発明の効果】以上のように本発明によれば、請求項１
の半導体装置において、第１導電型半導体基板と、上記
第１導電型半導体基板上に形成された第２導電型不純物
領域と、上記第２導電型不純物領域上に形成された第１
導電型第１電界効果トランジスタとを含み、上記第１導
電型第１電界効果トランジスタの一方電極が第１電位に
接続され、他方電極および制御電極が第２電位に接続さ
れ、上記第２導電型不純物領域に第１および第２電位の
うちの高いほうの電位が印加されるので、上記第２導電
型不純物領域は第１および第２のうちの高いほうの電位
となる。
の半導体装置において、第１導電型半導体基板と、上記
第１導電型半導体基板上に形成された第２導電型不純物
領域と、上記第２導電型不純物領域上に形成された第１
導電型第１電界効果トランジスタとを含み、上記第１導
電型第１電界効果トランジスタの一方電極が第１電位に
接続され、他方電極および制御電極が第２電位に接続さ
れ、上記第２導電型不純物領域に第１および第２電位の
うちの高いほうの電位が印加されるので、上記第２導電
型不純物領域は第１および第２のうちの高いほうの電位
となる。
【００５４】その結果、上記第１導電型第１電界効果ト
ランジスタの寄生バイポーラの順バイアスが防止され、
リーク電流が非常に少ない整流回路を得ることができ
る。
ランジスタの寄生バイポーラの順バイアスが防止され、
リーク電流が非常に少ない整流回路を得ることができ
る。
【００５５】請求項２の半導体装置において、第１電位
のほうが高いとき、第１導電型第２電界効果トランジス
タがオンし、第１導電型第３電界効果トランジスタがオ
フして第１電位が上記第２導電型不純物領域に印加され
るので、上記第２導電型不純物領域は第１電位となる。
のほうが高いとき、第１導電型第２電界効果トランジス
タがオンし、第１導電型第３電界効果トランジスタがオ
フして第１電位が上記第２導電型不純物領域に印加され
るので、上記第２導電型不純物領域は第１電位となる。
【００５６】一方、第２電位のほうが高いとき、第１導
電型第３電界効果トランジスタがオンし、第１導電型第
２電界効果トランジスタがオフして、第２電位が上記第
２導電型不純物領域に印加されるので、上記第２導電型
不純物領域は第２電位となり、第２導電型の不純物領域
を第１および第２電位のうち高いほうの電位とすること
ができる。
電型第３電界効果トランジスタがオンし、第１導電型第
２電界効果トランジスタがオフして、第２電位が上記第
２導電型不純物領域に印加されるので、上記第２導電型
不純物領域は第２電位となり、第２導電型の不純物領域
を第１および第２電位のうち高いほうの電位とすること
ができる。
【００５７】その結果、簡単な構成で上記第１導電型第
１電界効果トランジスタの寄生バイポーラの順バイアス
が防止され、、リーク電流が非常に少ない整流回路を得
ることができる。
１電界効果トランジスタの寄生バイポーラの順バイアス
が防止され、、リーク電流が非常に少ない整流回路を得
ることができる。
【００５８】請求項３の半導体装置において、第１電位
のほうが高いとき、第１導電型第２電界効果トランジス
タがオンし、第１導電型第３電界効果トランジスタがオ
フして、第１電位が上記第２導電型不純物領域に印加さ
れるので、上記第２導電型不純物領域は第１電位とな
る。
のほうが高いとき、第１導電型第２電界効果トランジス
タがオンし、第１導電型第３電界効果トランジスタがオ
フして、第１電位が上記第２導電型不純物領域に印加さ
れるので、上記第２導電型不純物領域は第１電位とな
る。
【００５９】一方、第２電位のほうが高いとき、第１導
電型第３電界効果トランジスタがオンし、第１導電型第
２電界効果トランジスタがオフして、第２電位が上記第
２導電型不純物領域に印加されるので、上記第２導電型
不純物領域は第２電位となる。
電型第３電界効果トランジスタがオンし、第１導電型第
２電界効果トランジスタがオフして、第２電位が上記第
２導電型不純物領域に印加されるので、上記第２導電型
不純物領域は第２電位となる。
【００６０】また、第１導電型第１電界効果トランジス
タの制御電極には第１および第２電位のうちの高いほう
の電位または接地電位である第３電位が印加されるの
で、制御電極の電位は、第１および第２電位のうちの高
いほうの電位と、接地電位の間をスイングする。
タの制御電極には第１および第２電位のうちの高いほう
の電位または接地電位である第３電位が印加されるの
で、制御電極の電位は、第１および第２電位のうちの高
いほうの電位と、接地電位の間をスイングする。
【００６１】その結果、上記第１導電型第１電界効果ト
ランジスタの寄生バイポーラの順バイアスが防止され、
リーク電流が非常に少ない整流回路を得ることができ
る。
ランジスタの寄生バイポーラの順バイアスが防止され、
リーク電流が非常に少ない整流回路を得ることができ
る。
【００６２】また、制御電極の電位のスイングを利用し
て、上記第１導電型第１電界効果トランジスタの導通を
制御することにより、整流回路のしきい電圧によるチャ
ージポンプの出力電圧の絶対値の低下を防止し、上記整
流回路の効率を上げることができる。
て、上記第１導電型第１電界効果トランジスタの導通を
制御することにより、整流回路のしきい電圧によるチャ
ージポンプの出力電圧の絶対値の低下を防止し、上記整
流回路の効率を上げることができる。
【図１】 本発明の半導体装置を用いたチャージポンプ
回路などに用いられる整流回路の第１実施例を示した回
路図である。
回路などに用いられる整流回路の第１実施例を示した回
路図である。
【図２】 本発明の半導体装置を用いたチャージポンプ
回路などに用いられる整流回路の第２実施例を示した回
路図である。
回路などに用いられる整流回路の第２実施例を示した回
路図である。
【図３】 本発明の第２実施例の整流回路の縦構造を示
した断面図である。
した断面図である。
【図４】 本発明の半導体装置を用いたチャージポンプ
回路などに用いられる整流回路の第３実施例を示した回
路図である。
回路などに用いられる整流回路の第３実施例を示した回
路図である。
【図５】 本発明の第３実施例の整流回路の縦構造を示
した断面図である。
した断面図である。
【図６】 従来の電源電圧以上の電圧を発生させるチャ
ージポンプ回路の具体例を示す回路図である。
ージポンプ回路の具体例を示す回路図である。
【図７】 従来のチャージポンプ回路に整流回路として
用いられたダイオード接続されたＮ型電界効果トランジ
スタを示す回路図である。
用いられたダイオード接続されたＮ型電界効果トランジ
スタを示す回路図である。
【図８】 従来のチャージポンプ回路に整流回路として
用いられたダイオード接続されたＰ型電界効果トランジ
スタを示す回路図である。
用いられたダイオード接続されたＰ型電界効果トランジ
スタを示す回路図である。
【図９】 従来のチャージポンプ回路に整流回路として
用いられたダイオード接続されたＰ型電界効果トランジ
スタの縦構造の断面図である。
用いられたダイオード接続されたＰ型電界効果トランジ
スタの縦構造の断面図である。
Ｐ１、Ｐ２、Ｐ３、Ｐ４，Ｐ５，Ｐ６、Ｐ７ Ｐ型電界
効果トランジスタ、Ｎ５、Ｎ６、Ｎ７ Ｎ型電界効果ト
ランジスタ、ＩＮＶ インバータ、２００ Ｐ型基板、
１００ Ｎ型ウェル。
効果トランジスタ、Ｎ５、Ｎ６、Ｎ７ Ｎ型電界効果ト
ランジスタ、ＩＮＶ インバータ、２００ Ｐ型基板、
１００ Ｎ型ウェル。
Claims (3)
- 【請求項１】 第１導電型半導体基板と、 前記第１導電型半導体基板上に形成された第２導電型不
純物領域と、 前記第２導電型不純物領域上に形成された前記第１導電
型第１電界効果トランジスタとを含み、 前記第１導電型第１電界効果トランジスタの一方電極が
第１電位に接続され、他方電極および制御電極が第２電
位に接続され、 前記第２導電型不純物領域上に形成され、前記第１およ
び第２電位のうちの高いほうの電位を選択的に前記第２
導電型不純物領域に印加する選択的印加手段を含む半導
体装置。 - 【請求項２】 前記選択的印加手段は、 前記第１電位を供給する第１電位供給端子と前記第２導
電型不純物領域との間に設けられた前記第１導電型第２
電界効果トランジスタと、 前記第２電位を供給する第２電位供給端子と前記第２導
電型不純物領域との間に設けられた前記第１導電型第３
電界効果トランジスタとを含み、 前記第１導電型第２電界効果トランジスタの制御電極が
前記第２電位供給端子に接続され、前記第１導電型第３
電界効果トランジスタの制御電極が前記第１電位供給端
子に接続された請求項１に記載の半導体装置。 - 【請求項３】 第１導電型半導体基板と、 前記第１導電型半導体基板上に形成された第２導電型不
純物領域と、 前記第２導電型不純物領域上に形成された前記第１導電
型第１電界効果トランジスタとを含み、 前記第１導電型第１電界効果トランジスタの一方電極が
第１電位に接続され、他方電極が第２電位に接続され、 さらに、前記第１および第２電位のうちの高いほうの電
位を選択的に前記第２導電型不純物領域に印加する選択
的印加手段を含み、 前記選択的印加手段は、 前記第１電位を供給する第１電位供給端子と前記第２導
電型不純物領域との間に設けられた第１導電型第２電界
効果トランジスタと、 前記第２電位を供給する第２電位供給端子と前記第２導
電型不純物領域との間に設けられた第１導電型第３電界
効果トランジスタとを含み、前記第１導電型第２電界効
果トランジスタの制御電極が前記第２電位供給端子に接
続され、前記第１導電型第３電界効果トランジスタの制
御電極が前記第１電位供給端子に接続され、 さらに、前記第１および第２電位のうちの高いほうの電
位または接地電位である第３電位を出力する第３電位準
備手段を含み、 前記第３電位が前記第１導電型電界効果トランジスタの
制御電極に接続された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231373A JPH0897366A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6231373A JPH0897366A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897366A true JPH0897366A (ja) | 1996-04-12 |
Family
ID=16922609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6231373A Withdrawn JPH0897366A (ja) | 1994-09-27 | 1994-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897366A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047274A1 (ja) * | 2002-11-18 | 2004-06-03 | Renesas Technology Corp. | 昇圧回路 |
| US7245513B2 (en) | 2004-10-13 | 2007-07-17 | Renesas Technology Corp. | Semiconductor integrated circuit device, contactless electronic device, and handheld terminal |
-
1994
- 1994-09-27 JP JP6231373A patent/JPH0897366A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004047274A1 (ja) * | 2002-11-18 | 2004-06-03 | Renesas Technology Corp. | 昇圧回路 |
| US7245513B2 (en) | 2004-10-13 | 2007-07-17 | Renesas Technology Corp. | Semiconductor integrated circuit device, contactless electronic device, and handheld terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3385960B2 (ja) | 負電圧チャージポンプ回路 | |
| JP3533306B2 (ja) | 半導体集積回路装置 | |
| US7102422B1 (en) | Semiconductor booster circuit having cascaded MOS transistors | |
| JPS62120121A (ja) | Ｃｍｏｓ出力ドライブ回路 | |
| EP0134731A1 (en) | Complementary logic integrated circuit | |
| GB1589414A (en) | Fet driver circuits | |
| JPH0228386A (ja) | 半導体集積回路 | |
| JPH0344423B2 (ja) | ||
| JPH0897366A (ja) | 半導体装置 | |
| JP2002026720A (ja) | 低消費電力回路 | |
| JP3386661B2 (ja) | 出力バッファ | |
| US5463240A (en) | CMIS device with increased gain | |
| JP3423217B2 (ja) | 集積回路用の電圧制限回路 | |
| US4503550A (en) | Dynamic CCD input source pulse generating circuit | |
| JPS62160750A (ja) | 基板電圧発生回路 | |
| JPH11150449A (ja) | ヒステリシス入力回路 | |
| JP3453455B2 (ja) | 昇圧回路 | |
| JPH0219979B2 (ja) | ||
| KR20030022816A (ko) | 누설 전류를 감소시키는 회로, 장치 및 방법 | |
| KR100244287B1 (ko) | 씨모스펫 | |
| JP2671304B2 (ja) | 論理回路 | |
| JPH06232728A (ja) | 入出力回路 | |
| JP2776072B2 (ja) | レベル変換回路 | |
| JPH0326477B2 (ja) | ||
| JPH10322193A (ja) | 論理ゲート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040109 |