JPH0897406A - Gate turn-off thyristor and semiconductor device - Google Patents

Gate turn-off thyristor and semiconductor device

Info

Publication number
JPH0897406A
JPH0897406A JP6228542A JP22854294A JPH0897406A JP H0897406 A JPH0897406 A JP H0897406A JP 6228542 A JP6228542 A JP 6228542A JP 22854294 A JP22854294 A JP 22854294A JP H0897406 A JPH0897406 A JP H0897406A
Authority
JP
Japan
Prior art keywords
layer
electrode
cathode
gate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6228542A
Other languages
Japanese (ja)
Inventor
Mitsuru Hanakura
満 花倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP6228542A priority Critical patent/JPH0897406A/en
Publication of JPH0897406A publication Critical patent/JPH0897406A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】 【目的】 P型エミッタ層1と、該P型エミッタ層1上
に設けられたN型ベース層2と、該N型ベース層2上に
設けられたP型ベース層3と、該P型ベース層3の表面
層へ部分的に細分化されて形成された複数のN型エミッ
タ領域4と、前記P型エミッタ層1に設けられたアノー
ド電極5と、前記複数のN型エミッタ領域4の各々の表
面に設けられたカソード金属電極16とを備えた圧接型
のゲートターンオフサイリスタにおいて、圧接時の偏圧
によりカソード電極の変形が生じてもカソード電極とゲ
ート電極が短絡または絶縁不良とならないようにする。 【構成】 カソード電極16を、カソード領域に近い層
は硬質金属16aで構成し、且つ外部圧接電極に近い層
は軟質金属16bで構成する。圧接時の圧接面の反りや
偏圧は、軟質金属16bのそ性変形により緩和される。
また偏圧がある一定レベルより大きくなっても、硬質金
属16aがあるためそ性変形しない。
(57) [Abstract] [Purpose] A P-type emitter layer 1, an N-type base layer 2 provided on the P-type emitter layer 1, and a P-type base layer 3 provided on the N-type base layer 2. A plurality of N-type emitter regions 4 formed by partially subdividing the surface layer of the P-type base layer 3, an anode electrode 5 provided on the P-type emitter layer 1, and a plurality of N-type emitter regions. In a pressure contact type gate turn-off thyristor provided with a cathode metal electrode 16 provided on each surface of the mold emitter region 4, even if the cathode electrode is deformed due to biased pressure during pressure contact, the cathode electrode and the gate electrode are short-circuited or Make sure that there is no insulation failure. [Structure] In the cathode electrode 16, a layer close to the cathode region is made of hard metal 16a, and a layer close to the external pressure welding electrode is made of soft metal 16b. Warpage and bias of the pressure contact surface during pressure contact are alleviated by the elastic deformation of the soft metal 16b.
Even if the bias pressure exceeds a certain level, the hard metal 16a does not cause the plastic deformation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体素子、特に自己消
弧型スイッチング素子であるゲートターンオフサイリス
タに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a gate turn-off thyristor which is a self-turn-off switching device.

【0002】[0002]

【従来の技術】ゲートターンオフサイリスタ(以下GT
Oと略記する)は、電力用自己消弧素子として、大電流
制御分野でますます特徴を発揮しつつあり、現在では4
500Aのアノード電流をターンオフできるものが開発
されている。特にSi半導体部分のアノード領域に電極
としてタングステンなどの熱緩衝板をロー付けしない、
いわゆるアロイフリー構造が性能とコストの面から注目
されている。アロイフリー構造のGTOの特徴の1つ
に、微細化に有利であるという点がある。これは熱緩衝
板をロー付けしないのでICやLSIのウェハープロセ
スで用いられている高精度の微細化装置が利用できるこ
とによる。
2. Description of the Related Art Gate turn-off thyristor (hereinafter GT
Abbreviated as O) is increasingly exerting its characteristics as a self-extinguishing element for electric power in the field of large current control.
A device capable of turning off the anode current of 500 A has been developed. In particular, do not braze a thermal buffer plate such as tungsten as an electrode on the anode region of the Si semiconductor part,
The so-called alloy-free structure has been attracting attention in terms of performance and cost. One of the features of the alloy-free GTO is that it is advantageous for miniaturization. This is because the thermal buffer plate is not brazed, so that a highly accurate miniaturization device used in the IC or LSI wafer process can be used.

【0003】しかしながら、GTOではゲート電極を形
成するために半導体表面をエッチングしてやる必要があ
り、このエッチングにより発生する不活性領域が微細化
を阻止していた。そこで、図3に示すような、より微細
化が可能なアロイフリーGTOに適したゲート構造のG
TOが提案されている。
However, in the GTO, it is necessary to etch the semiconductor surface in order to form the gate electrode, and the inactive region generated by this etching has prevented miniaturization. Therefore, as shown in FIG. 3, G having a gate structure suitable for an alloy-free GTO that can be further miniaturized.
TO is proposed.

【0004】図3に示すGTOは、P型高不純物濃度層
12上にカソード電極6よりも厚みの薄い金属ゲート薄
膜(ゲート電極)10を設け、さらに電極取り出しの圧
接の際にカソード電極6とゲート電極10とが短絡しな
いように、金属ゲート薄膜10上にポリイミド等の絶縁
膜8を設け、これらの金属ゲート薄膜10と絶縁膜8と
の厚みの和がカソード電極6の厚みを越えないようにし
たもので、従来のようなエッチングを用いないゲート構
造である。
In the GTO shown in FIG. 3, a metal gate thin film (gate electrode) 10 having a thickness smaller than that of the cathode electrode 6 is provided on the P-type high impurity concentration layer 12, and the cathode electrode 6 and the cathode electrode 6 are formed at the time of pressure welding for electrode extraction. An insulating film 8 such as polyimide is provided on the metal gate thin film 10 so that the gate electrode 10 is not short-circuited, and the sum of the thicknesses of the metal gate thin film 10 and the insulating film 8 does not exceed the thickness of the cathode electrode 6. This is a gate structure that does not use etching as in the past.

【0005】図3において1はP型エミッタ層、2はN
型ベース層、3はP型ベース層、4はN型エミッタ領
域、5はアノード電極、6はカソード電極、11は絶縁
薄膜である。
In FIG. 3, 1 is a P-type emitter layer, and 2 is N.
A type base layer, 3 is a P type base layer, 4 is an N type emitter region, 5 is an anode electrode, 6 is a cathode electrode, and 11 is an insulating thin film.

【0006】[0006]

【発明が解決しようとする課題】図3に示す従来の構造
では同一平面上に形成されたカソード電極とゲート電極
が短絡または絶縁不良となる不都合が発生していた。こ
れはカソード電極を圧接したときに偏圧があると特定の
カソード電極が変形し、その部分でカソード電極の高さ
とゲート電極との高さが接近することにより起こるもの
である。もちろんゲート電極上にはこの場合に備えて絶
縁膜が形成されているが、カソード電極の変形により絶
縁膜に圧接加重がかかることになり信頼性の面から問題
があった。
In the conventional structure shown in FIG. 3, the cathode electrode and the gate electrode formed on the same plane are short-circuited or the insulation is defective. This is because when a biased pressure is applied to the cathode electrode, the specific cathode electrode is deformed, and the height of the cathode electrode and the height of the gate electrode approach each other at that portion. Of course, an insulating film is formed on the gate electrode in preparation for this case, but the deformation of the cathode electrode causes pressure contact load on the insulating film, which is problematic in terms of reliability.

【0007】通常カソード領域は数千本の微小スリット
に分割されていて、圧接時はこれらスリットに設けられ
たカソード電極すべてに外部電極が圧接されることが要
求される。このためカソード電極はアルミニウム等の軟
質金属からなっており、圧接時に圧接面の反りや偏圧が
多少存在してもカソード電極がそ性変形することにより
均一な圧接状態となるようにしている。しかしながら、
偏圧がある一定レベルより大きくなると逆に上記のよう
な電極のそ性変形による不都合が生じるわけである。
Usually, the cathode region is divided into several thousands of minute slits, and it is required that the external electrodes are pressed against all the cathode electrodes provided in these slits during pressure contact. For this reason, the cathode electrode is made of a soft metal such as aluminum, and even if there is some warp or bias in the pressure contact surface during pressure contact, the cathode electrode is deformed to a uniform pressure contact state. However,
On the contrary, when the bias pressure exceeds a certain level, the above-mentioned inconvenience occurs due to the elastic deformation of the electrodes.

【0008】本発明は上述の問題点に鑑みてなされたも
ので、その目的は、圧接時の偏圧によりカソード電極の
変形が生じてもカソード電極とゲート電極が短絡または
絶縁不良とならない高信頼性を付加したゲートターンオ
フサイリスタおよび半導体素子を提供することにある。
The present invention has been made in view of the above problems, and an object thereof is high reliability that the cathode electrode and the gate electrode are not short-circuited or have poor insulation even if the cathode electrode is deformed due to biased pressure during pressure welding. To provide a gate turn-off thyristor and a semiconductor device having added characteristics.

【0009】[0009]

【課題を解決するための手段】本発明は、P型エミッタ
層と、該P型エミッタ層上に設けられたN型ベース層
と、該N型ベース層上に設けられたP型ベース層と、該
P型ベース層の表面層へ部分的に細分化されて形成され
た複数のN型エミッタ領域と、前記P型ベース層の表面
層へ前記N型エミッタ領域を囲むように形成されたP型
ゲート領域を有し、前記P型エミッタ層の表面にアノー
ド金属電極を設け、前記複数のN型エミッタ領域の各々
の表面にカソード金属電極を設け、前記P型ゲート領域
の表面にゲート金属電極を設けて成り、前記ゲート金属
電極のうち外部電極と直接接続されない部分の厚みは前
記カソード電極の厚みより薄くし、該薄いゲート金属電
極上に絶縁膜を設け、前記薄いゲート金属電極の厚みに
前記絶縁膜の厚みを加えた厚みが前記カソード金属電極
の厚みより薄く構成し、前記ゲート金属電極にゲート信
号を印加して前記アノード・カソード金属電極間の電流
をターンオン又はターンオフさせる圧接型のゲートター
ンオフサイリスタにおいて、前記カソード金属電極は2
層以上の金属膜から成り、少なくともカソード領域に近
い層はタングステン、モリブデン、チタン等の硬い金属
からなり、且つ外部圧接電極に近い層はアルミニウム等
の軟らかい金属からなることを特徴としている。
According to the present invention, there is provided a P-type emitter layer, an N-type base layer provided on the P-type emitter layer, and a P-type base layer provided on the N-type base layer. A plurality of N-type emitter regions formed by partially subdividing the surface layer of the P-type base layer, and a P formed on the surface layer of the P-type base layer so as to surround the N-type emitter region. An anode metal electrode is provided on the surface of the P-type emitter layer, a cathode metal electrode is provided on each surface of the plurality of N-type emitter regions, and a gate metal electrode is provided on the surface of the P-type gate region. The thickness of the portion of the gate metal electrode that is not directly connected to the external electrode is thinner than the thickness of the cathode electrode, and an insulating film is provided on the thin gate metal electrode to reduce the thickness of the thin gate metal electrode. The thickness of the insulating film The thickness of the cathode metal electrode is smaller than that of the cathode metal electrode, and a gate signal is applied to the gate metal electrode to turn on or off a current between the anode and cathode metal electrodes. 2 electrodes
At least the layer near the cathode region is made of a hard metal such as tungsten, molybdenum, and titanium, and the layer near the external pressure welding electrode is made of a soft metal such as aluminum.

【0010】[0010]

【作用】圧接時の圧接面の反りや偏圧は、カソード金属
電極の軟らかい金属のそ性変形により緩和される。また
偏圧がある一定レベルより大きくなっても、そ性変形し
にくい硬い金属があるためそ性変形しない。このためカ
ソード金属電極とゲート金属電極が短絡または絶縁不良
になることはない。これによって信頼性の高い素子が得
られる。
The warp and bias of the pressure contact surface during pressure contact are alleviated by the soft deformation of the soft metal of the cathode metal electrode. Also, even if the bias pressure exceeds a certain level, it does not deform due to the hard metal that does not easily deform. Therefore, the cathode metal electrode and the gate metal electrode do not short-circuit or have poor insulation. As a result, a highly reliable element can be obtained.

【0011】[0011]

【実施例】以下、図面を参照しながら本発明の一実施例
を説明する。図1において図3と同一部分は同一符号を
もって示している。図1において図3と異なる部分は、
カソード電極(16)をN型エミッタ領域側の硬質金属
16aと圧接面側の軟質金属16bの2層で構成したこ
とにあり、その他の部分は図3と同一に構成されてい
る。前記硬質金属16aはタングステン、モリブデン、
チタン等から成り、軟質金属16bはアルミニウム等か
ら成る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1, the same parts as those in FIG. 3 are indicated by the same reference numerals. 1 is different from FIG. 3 in that
The cathode electrode (16) is composed of two layers, a hard metal 16a on the N-type emitter region side and a soft metal 16b on the pressure contact surface side, and the other parts are configured the same as in FIG. The hard metal 16a is tungsten, molybdenum,
The soft metal 16b is made of aluminum or the like.

【0012】上記のように構成されたGTOにおいて、
圧接時の圧接面の反りや偏圧は軟質金属16bのそ性変
形により従来と同様に緩和される。しかし、偏圧がある
一定レベルより大きくなっても、そ性変形しにくい硬質
金属16aがあるためにゲート電極部(金属ゲート薄膜
10)および絶縁膜8に加重がかかる程度にはカソード
電極16はそ性変形しない。このために、硬質金属16
aの厚みは金属ゲート薄膜10の厚みと絶縁膜8の厚み
の和以上あることが望ましい。
In the GTO configured as described above,
Warpage and bias of the pressure contact surface during pressure contact are alleviated as in the conventional case by the elastic deformation of the soft metal 16b. However, since the hard metal 16a is less likely to undergo elastic deformation even if the bias pressure exceeds a certain level, the cathode electrode 16 does not have enough weight to the gate electrode portion (metal gate thin film 10) and the insulating film 8. It does not deform. For this purpose, hard metal 16
The thickness of a is preferably equal to or more than the sum of the thickness of the metal gate thin film 10 and the thickness of the insulating film 8.

【0013】尚前記カソード電極16の硬質金属16a
の代わりに、同様に硬質電極として用い得る低抵抗のポ
リシリコンを用いても良い。またカソード電極16は図
1では2層で構成していたが、これに限らず3層以上で
構成しても良い。
The hard metal 16a of the cathode electrode 16
Instead of, a low resistance polysilicon that can also be used as a hard electrode may be used. Although the cathode electrode 16 is composed of two layers in FIG. 1, it is not limited to this and may be composed of three or more layers.

【0014】また本発明は、図3の構造のGTOのカソ
ード電極を共通電極にした図2の構造のGTOに適用し
ても良い。すなわち図2においてカソード電極を共通電
極にするために設けられた金属薄膜13をアルミニウム
等の軟質金属で構成する。このように構成した場合も前
記と同様の作用、効果が得られる。尚図2において図3
と同一部分は同一符号をもって示している。
The present invention may be applied to the GTO having the structure shown in FIG. 2 in which the cathode electrode of the GTO having the structure shown in FIG. 3 is used as a common electrode. That is, in FIG. 2, the metal thin film 13 provided to make the cathode electrode the common electrode is made of a soft metal such as aluminum. Also in the case of such a configuration, the same operation and effect as described above can be obtained. In addition, in FIG.
The same parts as are indicated by the same reference numerals.

【0015】さらに本発明は同様の圧接構造をもつ静電
誘導型サイリスタ(SIサイリスタ)や絶縁ゲート型バ
イポーラトランジスタに適用しても良く、その場合も前
記と同様の作用、効果が得られる。
Further, the present invention may be applied to an electrostatic induction type thyristor (SI thyristor) or an insulated gate type bipolar transistor having the same pressure contact structure, and in that case, the same action and effect as described above can be obtained.

【0016】[0016]

【発明の効果】以上のように本発明によれば、圧接型の
ゲートターンオフサイリスタや半導体素子において、カ
ソード金属電極を2層以上の金属膜で構成し、少なくと
もカソード領域に近い層はタングステン、モリブデン、
チタン等の硬い金属からなり、且つ外部圧接電極に近い
層はアルミニウム等の軟らかい金属からなるように構成
したので、圧接時の偏圧によりカソード電極の変形が生
じても、カソード電極とゲート電極が短絡または絶縁不
良になることはなく、これによって信頼性の高い素子が
得られる。
As described above, according to the present invention, in the pressure contact type gate turn-off thyristor or semiconductor element, the cathode metal electrode is composed of two or more metal films, and at least the layer close to the cathode region is made of tungsten or molybdenum. ,
Since the layer made of a hard metal such as titanium and the layer close to the external pressure welding electrode is made of a soft metal such as aluminum, even if the cathode electrode is deformed due to biased pressure during pressure welding, the cathode electrode and the gate electrode are There is no short circuit or poor insulation, which results in a highly reliable element.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例によるゲートターンオフサイ
リスタの概略断面図。
FIG. 1 is a schematic cross-sectional view of a gate turn-off thyristor according to an embodiment of the present invention.

【図2】本発明の他の実施例によるゲートターンオフサ
イリスタの概略断面図。
FIG. 2 is a schematic sectional view of a gate turn-off thyristor according to another embodiment of the present invention.

【図3】従来のゲートターンオフサイリスタの一例を示
す概略断面図。
FIG. 3 is a schematic sectional view showing an example of a conventional gate turn-off thyristor.

【符号の説明】[Explanation of symbols]

1…P型エミッタ層 2…N型ベース層 3…P型ベース層 4…N型エミッタ領域 5…アノード電極 6、16…カソード電極 8…絶縁膜 10…金属ゲート薄膜 11…絶縁薄膜 12…P型高不純物濃度層 13…金属薄膜 16a…硬質金属 16b…軟質金属 DESCRIPTION OF SYMBOLS 1 ... P-type emitter layer 2 ... N-type base layer 3 ... P-type base layer 4 ... N-type emitter region 5 ... Anode electrode 6, 16 ... Cathode electrode 8 ... Insulating film 10 ... Metal gate thin film 11 ... Insulating thin film 12 ... P -Type high impurity concentration layer 13 ... Metal thin film 16a ... Hard metal 16b ... Soft metal

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 P型エミッタ層と、該P型エミッタ層上
に設けられたN型ベース層と、該N型ベース層上に設け
られたP型ベース層と、該P型ベース層の表面層へ部分
的に細分化されて形成された複数のN型エミッタ領域
と、前記P型ベース層の表面層へ前記N型エミッタ領域
を囲むように形成されたP型ゲート領域を有し、前記P
型エミッタ層の表面にアノード金属電極を設け、前記複
数のN型エミッタ領域の各々の表面にカソード金属電極
を設け、前記P型ゲート領域の表面にゲート金属電極を
設けて成り、 前記ゲート金属電極のうち外部電極と直接接続されない
部分の厚みは前記カソード電極の厚みより薄くし、該薄
いゲート金属電極上に絶縁膜を設け、前記薄いゲート金
属電極の厚みに前記絶縁膜の厚みを加えた厚みが前記カ
ソード金属電極の厚みより薄く構成し、 前記ゲート金属電極にゲート信号を印加して前記アノー
ド・カソード金属電極間の電流をターンオン又はターン
オフさせる圧接型のゲートターンオフサイリスタにおい
て、 前記カソード金属電極は2層以上の金属膜から成り、少
なくともカソード領域に近い層はタングステン、モリブ
デン、チタン等の硬い金属からなり、且つ外部圧接電極
に近い層はアルミニウム等の軟らかい金属からなること
を特徴とするゲートターンオフサイリスタ。
1. A P-type emitter layer, an N-type base layer provided on the P-type emitter layer, a P-type base layer provided on the N-type base layer, and a surface of the P-type base layer. A plurality of N-type emitter regions formed by being partially subdivided into layers, and a P-type gate region formed on the surface layer of the P-type base layer so as to surround the N-type emitter regions, P
An anode metal electrode is provided on the surface of the type emitter layer, a cathode metal electrode is provided on each surface of the plurality of N type emitter regions, and a gate metal electrode is provided on the surface of the P type gate region. The thickness of the portion not directly connected to the external electrode is thinner than the thickness of the cathode electrode, an insulating film is provided on the thin gate metal electrode, and the thickness of the thin gate metal electrode is the thickness of the insulating film. In a pressure contact type gate turn-off thyristor configured to be thinner than the thickness of the cathode metal electrode and applying a gate signal to the gate metal electrode to turn on or off the current between the anode and the cathode metal electrode, wherein the cathode metal electrode is It is composed of two or more metal films, and at least the layer close to the cathode region is made of tungsten, molybdenum, or titanium. Hard a metal, and a layer close to the external pressure electrode gate turn-off thyristor, comprising the soft such as aluminum metals.
【請求項2】 前記カソード金属電極のカソード領域に
近い層の厚みは、前記薄いゲート金属電極の厚みに前記
絶縁膜の厚みを加えた厚みよりも厚いことを特徴とする
請求項1に記載のゲートターンオフサイリスタ。
2. The thickness of the layer near the cathode region of the cathode metal electrode is thicker than the thickness of the thin gate metal electrode plus the thickness of the insulating film. Gate turn-off thyristor.
【請求項3】 前記カソード金属電極のカソード領域に
近い層は低抵抗のポリシリコン層からなることを特徴と
する請求項1又は2に記載のゲートターンオフサイリス
タ。
3. The gate turn-off thyristor according to claim 1, wherein the layer of the cathode metal electrode near the cathode region is formed of a low resistance polysilicon layer.
【請求項4】 P型エミッタ層と、該P型エミッタ層上
に設けられたN型ベース層と、該N型ベース層上に設け
られたP型ベース層と、該P型ベース層の表面層へ部分
的に細分化されて形成された複数のN型エミッタ領域
と、前記P型ベース層の表面層へ前記N型エミッタ領域
を囲むように形成されたP型ゲート領域を有し、前記P
型エミッタ層の表面にアノード金属電極を設け、前記複
数のN型エミッタ領域の各々の表面にカソード金属電極
を設け、前記P型ゲート領域の表面にゲート金属電極を
設けて成り、 前記ゲート金属電極のうち外部電極と直接接続されない
部分の厚みは前記カソード電極の厚みより薄くし、該薄
いゲート金属電極上に絶縁膜を設け、前記薄いゲート金
属電極の厚みに前記絶縁膜の厚みを加えた厚みが前記カ
ソード金属電極の厚みより薄く構成し、 前記絶縁膜およびカソード金属電極の表面に、カソード
電極を共通電極にするための金属薄膜を設け、 前記ゲート金属電極にゲート信号を印加して前記アノー
ド・カソード金属電極間の電流をターンオン又はターン
オフさせる圧接型のゲートターンオフサイリスタにおい
て、 前記金属薄膜は軟らかい金属からなることを特徴とする
ゲートターンオフサイリスタ。
4. A P-type emitter layer, an N-type base layer provided on the P-type emitter layer, a P-type base layer provided on the N-type base layer, and a surface of the P-type base layer. A plurality of N-type emitter regions formed by being partially subdivided into layers, and a P-type gate region formed on the surface layer of the P-type base layer so as to surround the N-type emitter regions, P
An anode metal electrode is provided on the surface of the type emitter layer, a cathode metal electrode is provided on each surface of the plurality of N type emitter regions, and a gate metal electrode is provided on the surface of the P type gate region. The thickness of the portion not directly connected to the external electrode is thinner than the thickness of the cathode electrode, an insulating film is provided on the thin gate metal electrode, and the thickness of the thin gate metal electrode is the thickness of the insulating film. Is thinner than the thickness of the cathode metal electrode, a metal thin film for making the cathode electrode a common electrode is provided on the surface of the insulating film and the cathode metal electrode, and a gate signal is applied to the gate metal electrode to apply the anode signal to the anode.・ In a pressure contact type gate turn-off thyristor that turns on or off a current between cathode metal electrodes, the metal thin film is soft A gate turn-off thyristor characterized by being made of a metal.
【請求項5】 nベース層とpアノード層を積層し、前
記nベース層の表面に、前記積層方向に直交する方向に
pゲート層とnカソード層を所定間隔で交互に複数個形
成し、前記pゲート層の上部表面にゲート電極を形成
し、前記nカソード層の上部表面にカソード電極を形成
して成る圧接型の半導体素子において、 前記カソード電極は2層以上の金属膜から成り、少なく
ともnカソード層に近い層はタングステン、モリブデ
ン、チタン等の硬い金属からなり、且つ外部圧接電極に
近い層はアルミニウム等の軟らかい金属からなることを
特徴とする半導体素子。
5. An n base layer and ap anode layer are laminated, and a plurality of p gate layers and n cathode layers are alternately formed at predetermined intervals on the surface of the n base layer in a direction orthogonal to the laminating direction. In a pressure contact type semiconductor device in which a gate electrode is formed on the upper surface of the p gate layer and a cathode electrode is formed on the upper surface of the n cathode layer, the cathode electrode is formed of two or more metal films, A semiconductor element characterized in that a layer close to the n cathode layer is made of a hard metal such as tungsten, molybdenum, or titanium, and a layer close to the external pressure welding electrode is made of a soft metal such as aluminum.
【請求項6】 前記半導体素子は静電誘導型サイリスタ
で構成されていることを特徴とする請求項5に記載の半
導体素子。
6. The semiconductor device according to claim 5, wherein the semiconductor device is composed of an electrostatic induction thyristor.
【請求項7】 前記半導体素子は絶縁ゲート型バイポー
ラトランジスタで構成されていることを特徴とする請求
項5に記載の半導体素子。
7. The semiconductor device according to claim 5, wherein the semiconductor device is composed of an insulated gate bipolar transistor.
JP6228542A 1994-09-26 1994-09-26 Gate turn-off thyristor and semiconductor device Pending JPH0897406A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6228542A JPH0897406A (en) 1994-09-26 1994-09-26 Gate turn-off thyristor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6228542A JPH0897406A (en) 1994-09-26 1994-09-26 Gate turn-off thyristor and semiconductor device

Publications (1)

Publication Number Publication Date
JPH0897406A true JPH0897406A (en) 1996-04-12

Family

ID=16878026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6228542A Pending JPH0897406A (en) 1994-09-26 1994-09-26 Gate turn-off thyristor and semiconductor device

Country Status (1)

Country Link
JP (1) JPH0897406A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249438A (en) * 2010-05-25 2011-12-08 Honda Motor Co Ltd Method for manufacturing semiconductor device
CN102693913A (en) * 2011-03-24 2012-09-26 宜兴市环洲微电子有限公司 Method for manufacturing semiconductor device chip with resistor
CN111293113A (en) * 2020-02-21 2020-06-16 电子科技大学 SGTO device adopting single-layer metal process and layout structure and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249438A (en) * 2010-05-25 2011-12-08 Honda Motor Co Ltd Method for manufacturing semiconductor device
CN102693913A (en) * 2011-03-24 2012-09-26 宜兴市环洲微电子有限公司 Method for manufacturing semiconductor device chip with resistor
CN111293113A (en) * 2020-02-21 2020-06-16 电子科技大学 SGTO device adopting single-layer metal process and layout structure and manufacturing method thereof
CN111293113B (en) * 2020-02-21 2023-01-10 电子科技大学 SGTO device using single-layer metal process, its layout structure, and manufacturing method

Similar Documents

Publication Publication Date Title
JP7422799B2 (en) Power semiconductor devices, package structures and electronic devices
JP5378045B2 (en) Semiconductor device
US5990501A (en) Multichip press-contact type semiconductor device
US5360985A (en) Press-contact type semiconductor device
EP0146928B1 (en) Power semiconductor device with mesa type structure
JP2962136B2 (en) Insulated gate semiconductor device and power conversion device using the same
JPH11340246A (en) Power semiconductor device manufacturing method
US6445013B1 (en) Gate commutated turn-off semiconductor device
JP2799252B2 (en) MOS type semiconductor device and method of manufacturing the same
CN117476634A (en) IGBT device structure and preparation method thereof
WO2019123931A1 (en) Power semiconductor device, module, and manufacturing method
JP2002319685A (en) Semiconductor device and manufacturing method thereof
JP2006100481A (en) Semiconductor device
JPS5923115B2 (en) Mesa type semiconductor device
JPH0533546U (en) Insulated gate type semiconductor device
JPH08330571A (en) Self-extinguishing type semiconductor device
JPH0328836B2 (en)
JPH05326930A (en) Gate turn-off thyristor
JP3242478B2 (en) High voltage semiconductor device
JPH06283709A (en) Gate turn-off thyristor
JPH07335865A (en) Semiconductor device
JP5133527B2 (en) Manufacturing method of pressure contact type semiconductor device
JPH07193213A (en) Method for manufacturing semiconductor device
JPH08316256A (en) Pressure contact type semiconductor device
JP2582716Y2 (en) Voltage controlled switching element