JPH0897406A - ゲートターンオフサイリスタおよび半導体素子 - Google Patents
ゲートターンオフサイリスタおよび半導体素子Info
- Publication number
- JPH0897406A JPH0897406A JP22854294A JP22854294A JPH0897406A JP H0897406 A JPH0897406 A JP H0897406A JP 22854294 A JP22854294 A JP 22854294A JP 22854294 A JP22854294 A JP 22854294A JP H0897406 A JPH0897406 A JP H0897406A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- electrode
- gate
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 238000003466 welding Methods 0.000 claims abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 8
- 239000010937 tungsten Substances 0.000 claims abstract description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000011733 molybdenum Substances 0.000 claims abstract description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010936 titanium Substances 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 57
- 239000010408 film Substances 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000006698 induction Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- -1 aluminum metals Chemical class 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 239000004411 aluminium Substances 0.000 abstract 2
- 238000005452 bending Methods 0.000 abstract 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 6
- 230000005489 elastic deformation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 Ｐ型エミッタ層１と、該Ｐ型エミッタ層１上
に設けられたＮ型ベース層２と、該Ｎ型ベース層２上に
設けられたＰ型ベース層３と、該Ｐ型ベース層３の表面
層へ部分的に細分化されて形成された複数のＮ型エミッ
タ領域４と、前記Ｐ型エミッタ層１に設けられたアノー
ド電極５と、前記複数のＮ型エミッタ領域４の各々の表
面に設けられたカソード金属電極１６とを備えた圧接型
のゲートターンオフサイリスタにおいて、圧接時の偏圧
によりカソード電極の変形が生じてもカソード電極とゲ
ート電極が短絡または絶縁不良とならないようにする。 【構成】 カソード電極１６を、カソード領域に近い層
は硬質金属１６ａで構成し、且つ外部圧接電極に近い層
は軟質金属１６ｂで構成する。圧接時の圧接面の反りや
偏圧は、軟質金属１６ｂのそ性変形により緩和される。
また偏圧がある一定レベルより大きくなっても、硬質金
属１６ａがあるためそ性変形しない。
に設けられたＮ型ベース層２と、該Ｎ型ベース層２上に
設けられたＰ型ベース層３と、該Ｐ型ベース層３の表面
層へ部分的に細分化されて形成された複数のＮ型エミッ
タ領域４と、前記Ｐ型エミッタ層１に設けられたアノー
ド電極５と、前記複数のＮ型エミッタ領域４の各々の表
面に設けられたカソード金属電極１６とを備えた圧接型
のゲートターンオフサイリスタにおいて、圧接時の偏圧
によりカソード電極の変形が生じてもカソード電極とゲ
ート電極が短絡または絶縁不良とならないようにする。 【構成】 カソード電極１６を、カソード領域に近い層
は硬質金属１６ａで構成し、且つ外部圧接電極に近い層
は軟質金属１６ｂで構成する。圧接時の圧接面の反りや
偏圧は、軟質金属１６ｂのそ性変形により緩和される。
また偏圧がある一定レベルより大きくなっても、硬質金
属１６ａがあるためそ性変形しない。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子、特に自己消
弧型スイッチング素子であるゲートターンオフサイリス
タに関する。
弧型スイッチング素子であるゲートターンオフサイリス
タに関する。
【０００２】
【従来の技術】ゲートターンオフサイリスタ（以下ＧＴ
Ｏと略記する）は、電力用自己消弧素子として、大電流
制御分野でますます特徴を発揮しつつあり、現在では４
５００Ａのアノード電流をターンオフできるものが開発
されている。特にＳｉ半導体部分のアノード領域に電極
としてタングステンなどの熱緩衝板をロー付けしない、
いわゆるアロイフリー構造が性能とコストの面から注目
されている。アロイフリー構造のＧＴＯの特徴の１つ
に、微細化に有利であるという点がある。これは熱緩衝
板をロー付けしないのでＩＣやＬＳＩのウェハープロセ
スで用いられている高精度の微細化装置が利用できるこ
とによる。
Ｏと略記する）は、電力用自己消弧素子として、大電流
制御分野でますます特徴を発揮しつつあり、現在では４
５００Ａのアノード電流をターンオフできるものが開発
されている。特にＳｉ半導体部分のアノード領域に電極
としてタングステンなどの熱緩衝板をロー付けしない、
いわゆるアロイフリー構造が性能とコストの面から注目
されている。アロイフリー構造のＧＴＯの特徴の１つ
に、微細化に有利であるという点がある。これは熱緩衝
板をロー付けしないのでＩＣやＬＳＩのウェハープロセ
スで用いられている高精度の微細化装置が利用できるこ
とによる。
【０００３】しかしながら、ＧＴＯではゲート電極を形
成するために半導体表面をエッチングしてやる必要があ
り、このエッチングにより発生する不活性領域が微細化
を阻止していた。そこで、図３に示すような、より微細
化が可能なアロイフリーＧＴＯに適したゲート構造のＧ
ＴＯが提案されている。
成するために半導体表面をエッチングしてやる必要があ
り、このエッチングにより発生する不活性領域が微細化
を阻止していた。そこで、図３に示すような、より微細
化が可能なアロイフリーＧＴＯに適したゲート構造のＧ
ＴＯが提案されている。
【０００４】図３に示すＧＴＯは、Ｐ型高不純物濃度層
１２上にカソード電極６よりも厚みの薄い金属ゲート薄
膜（ゲート電極）１０を設け、さらに電極取り出しの圧
接の際にカソード電極６とゲート電極１０とが短絡しな
いように、金属ゲート薄膜１０上にポリイミド等の絶縁
膜８を設け、これらの金属ゲート薄膜１０と絶縁膜８と
の厚みの和がカソード電極６の厚みを越えないようにし
たもので、従来のようなエッチングを用いないゲート構
造である。
１２上にカソード電極６よりも厚みの薄い金属ゲート薄
膜（ゲート電極）１０を設け、さらに電極取り出しの圧
接の際にカソード電極６とゲート電極１０とが短絡しな
いように、金属ゲート薄膜１０上にポリイミド等の絶縁
膜８を設け、これらの金属ゲート薄膜１０と絶縁膜８と
の厚みの和がカソード電極６の厚みを越えないようにし
たもので、従来のようなエッチングを用いないゲート構
造である。
【０００５】図３において１はＰ型エミッタ層、２はＮ
型ベース層、３はＰ型ベース層、４はＮ型エミッタ領
域、５はアノード電極、６はカソード電極、１１は絶縁
薄膜である。
型ベース層、３はＰ型ベース層、４はＮ型エミッタ領
域、５はアノード電極、６はカソード電極、１１は絶縁
薄膜である。
【０００６】
【発明が解決しようとする課題】図３に示す従来の構造
では同一平面上に形成されたカソード電極とゲート電極
が短絡または絶縁不良となる不都合が発生していた。こ
れはカソード電極を圧接したときに偏圧があると特定の
カソード電極が変形し、その部分でカソード電極の高さ
とゲート電極との高さが接近することにより起こるもの
である。もちろんゲート電極上にはこの場合に備えて絶
縁膜が形成されているが、カソード電極の変形により絶
縁膜に圧接加重がかかることになり信頼性の面から問題
があった。
では同一平面上に形成されたカソード電極とゲート電極
が短絡または絶縁不良となる不都合が発生していた。こ
れはカソード電極を圧接したときに偏圧があると特定の
カソード電極が変形し、その部分でカソード電極の高さ
とゲート電極との高さが接近することにより起こるもの
である。もちろんゲート電極上にはこの場合に備えて絶
縁膜が形成されているが、カソード電極の変形により絶
縁膜に圧接加重がかかることになり信頼性の面から問題
があった。
【０００７】通常カソード領域は数千本の微小スリット
に分割されていて、圧接時はこれらスリットに設けられ
たカソード電極すべてに外部電極が圧接されることが要
求される。このためカソード電極はアルミニウム等の軟
質金属からなっており、圧接時に圧接面の反りや偏圧が
多少存在してもカソード電極がそ性変形することにより
均一な圧接状態となるようにしている。しかしながら、
偏圧がある一定レベルより大きくなると逆に上記のよう
な電極のそ性変形による不都合が生じるわけである。
に分割されていて、圧接時はこれらスリットに設けられ
たカソード電極すべてに外部電極が圧接されることが要
求される。このためカソード電極はアルミニウム等の軟
質金属からなっており、圧接時に圧接面の反りや偏圧が
多少存在してもカソード電極がそ性変形することにより
均一な圧接状態となるようにしている。しかしながら、
偏圧がある一定レベルより大きくなると逆に上記のよう
な電極のそ性変形による不都合が生じるわけである。
【０００８】本発明は上述の問題点に鑑みてなされたも
ので、その目的は、圧接時の偏圧によりカソード電極の
変形が生じてもカソード電極とゲート電極が短絡または
絶縁不良とならない高信頼性を付加したゲートターンオ
フサイリスタおよび半導体素子を提供することにある。
ので、その目的は、圧接時の偏圧によりカソード電極の
変形が生じてもカソード電極とゲート電極が短絡または
絶縁不良とならない高信頼性を付加したゲートターンオ
フサイリスタおよび半導体素子を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、Ｐ型エミッタ
層と、該Ｐ型エミッタ層上に設けられたＮ型ベース層
と、該Ｎ型ベース層上に設けられたＰ型ベース層と、該
Ｐ型ベース層の表面層へ部分的に細分化されて形成され
た複数のＮ型エミッタ領域と、前記Ｐ型ベース層の表面
層へ前記Ｎ型エミッタ領域を囲むように形成されたＰ型
ゲート領域を有し、前記Ｐ型エミッタ層の表面にアノー
ド金属電極を設け、前記複数のＮ型エミッタ領域の各々
の表面にカソード金属電極を設け、前記Ｐ型ゲート領域
の表面にゲート金属電極を設けて成り、前記ゲート金属
電極のうち外部電極と直接接続されない部分の厚みは前
記カソード電極の厚みより薄くし、該薄いゲート金属電
極上に絶縁膜を設け、前記薄いゲート金属電極の厚みに
前記絶縁膜の厚みを加えた厚みが前記カソード金属電極
の厚みより薄く構成し、前記ゲート金属電極にゲート信
号を印加して前記アノード・カソード金属電極間の電流
をターンオン又はターンオフさせる圧接型のゲートター
ンオフサイリスタにおいて、前記カソード金属電極は２
層以上の金属膜から成り、少なくともカソード領域に近
い層はタングステン、モリブデン、チタン等の硬い金属
からなり、且つ外部圧接電極に近い層はアルミニウム等
の軟らかい金属からなることを特徴としている。
層と、該Ｐ型エミッタ層上に設けられたＮ型ベース層
と、該Ｎ型ベース層上に設けられたＰ型ベース層と、該
Ｐ型ベース層の表面層へ部分的に細分化されて形成され
た複数のＮ型エミッタ領域と、前記Ｐ型ベース層の表面
層へ前記Ｎ型エミッタ領域を囲むように形成されたＰ型
ゲート領域を有し、前記Ｐ型エミッタ層の表面にアノー
ド金属電極を設け、前記複数のＮ型エミッタ領域の各々
の表面にカソード金属電極を設け、前記Ｐ型ゲート領域
の表面にゲート金属電極を設けて成り、前記ゲート金属
電極のうち外部電極と直接接続されない部分の厚みは前
記カソード電極の厚みより薄くし、該薄いゲート金属電
極上に絶縁膜を設け、前記薄いゲート金属電極の厚みに
前記絶縁膜の厚みを加えた厚みが前記カソード金属電極
の厚みより薄く構成し、前記ゲート金属電極にゲート信
号を印加して前記アノード・カソード金属電極間の電流
をターンオン又はターンオフさせる圧接型のゲートター
ンオフサイリスタにおいて、前記カソード金属電極は２
層以上の金属膜から成り、少なくともカソード領域に近
い層はタングステン、モリブデン、チタン等の硬い金属
からなり、且つ外部圧接電極に近い層はアルミニウム等
の軟らかい金属からなることを特徴としている。
【００１０】
【作用】圧接時の圧接面の反りや偏圧は、カソード金属
電極の軟らかい金属のそ性変形により緩和される。また
偏圧がある一定レベルより大きくなっても、そ性変形し
にくい硬い金属があるためそ性変形しない。このためカ
ソード金属電極とゲート金属電極が短絡または絶縁不良
になることはない。これによって信頼性の高い素子が得
られる。
電極の軟らかい金属のそ性変形により緩和される。また
偏圧がある一定レベルより大きくなっても、そ性変形し
にくい硬い金属があるためそ性変形しない。このためカ
ソード金属電極とゲート金属電極が短絡または絶縁不良
になることはない。これによって信頼性の高い素子が得
られる。
【００１１】
【実施例】以下、図面を参照しながら本発明の一実施例
を説明する。図１において図３と同一部分は同一符号を
もって示している。図１において図３と異なる部分は、
カソード電極（１６）をＮ型エミッタ領域側の硬質金属
１６ａと圧接面側の軟質金属１６ｂの２層で構成したこ
とにあり、その他の部分は図３と同一に構成されてい
る。前記硬質金属１６ａはタングステン、モリブデン、
チタン等から成り、軟質金属１６ｂはアルミニウム等か
ら成る。
を説明する。図１において図３と同一部分は同一符号を
もって示している。図１において図３と異なる部分は、
カソード電極（１６）をＮ型エミッタ領域側の硬質金属
１６ａと圧接面側の軟質金属１６ｂの２層で構成したこ
とにあり、その他の部分は図３と同一に構成されてい
る。前記硬質金属１６ａはタングステン、モリブデン、
チタン等から成り、軟質金属１６ｂはアルミニウム等か
ら成る。
【００１２】上記のように構成されたＧＴＯにおいて、
圧接時の圧接面の反りや偏圧は軟質金属１６ｂのそ性変
形により従来と同様に緩和される。しかし、偏圧がある
一定レベルより大きくなっても、そ性変形しにくい硬質
金属１６ａがあるためにゲート電極部（金属ゲート薄膜
１０）および絶縁膜８に加重がかかる程度にはカソード
電極１６はそ性変形しない。このために、硬質金属１６
ａの厚みは金属ゲート薄膜１０の厚みと絶縁膜８の厚み
の和以上あることが望ましい。
圧接時の圧接面の反りや偏圧は軟質金属１６ｂのそ性変
形により従来と同様に緩和される。しかし、偏圧がある
一定レベルより大きくなっても、そ性変形しにくい硬質
金属１６ａがあるためにゲート電極部（金属ゲート薄膜
１０）および絶縁膜８に加重がかかる程度にはカソード
電極１６はそ性変形しない。このために、硬質金属１６
ａの厚みは金属ゲート薄膜１０の厚みと絶縁膜８の厚み
の和以上あることが望ましい。
【００１３】尚前記カソード電極１６の硬質金属１６ａ
の代わりに、同様に硬質電極として用い得る低抵抗のポ
リシリコンを用いても良い。またカソード電極１６は図
１では２層で構成していたが、これに限らず３層以上で
構成しても良い。
の代わりに、同様に硬質電極として用い得る低抵抗のポ
リシリコンを用いても良い。またカソード電極１６は図
１では２層で構成していたが、これに限らず３層以上で
構成しても良い。
【００１４】また本発明は、図３の構造のＧＴＯのカソ
ード電極を共通電極にした図２の構造のＧＴＯに適用し
ても良い。すなわち図２においてカソード電極を共通電
極にするために設けられた金属薄膜１３をアルミニウム
等の軟質金属で構成する。このように構成した場合も前
記と同様の作用、効果が得られる。尚図２において図３
と同一部分は同一符号をもって示している。
ード電極を共通電極にした図２の構造のＧＴＯに適用し
ても良い。すなわち図２においてカソード電極を共通電
極にするために設けられた金属薄膜１３をアルミニウム
等の軟質金属で構成する。このように構成した場合も前
記と同様の作用、効果が得られる。尚図２において図３
と同一部分は同一符号をもって示している。
【００１５】さらに本発明は同様の圧接構造をもつ静電
誘導型サイリスタ（ＳＩサイリスタ）や絶縁ゲート型バ
イポーラトランジスタに適用しても良く、その場合も前
記と同様の作用、効果が得られる。
誘導型サイリスタ（ＳＩサイリスタ）や絶縁ゲート型バ
イポーラトランジスタに適用しても良く、その場合も前
記と同様の作用、効果が得られる。
【００１６】
【発明の効果】以上のように本発明によれば、圧接型の
ゲートターンオフサイリスタや半導体素子において、カ
ソード金属電極を２層以上の金属膜で構成し、少なくと
もカソード領域に近い層はタングステン、モリブデン、
チタン等の硬い金属からなり、且つ外部圧接電極に近い
層はアルミニウム等の軟らかい金属からなるように構成
したので、圧接時の偏圧によりカソード電極の変形が生
じても、カソード電極とゲート電極が短絡または絶縁不
良になることはなく、これによって信頼性の高い素子が
得られる。
ゲートターンオフサイリスタや半導体素子において、カ
ソード金属電極を２層以上の金属膜で構成し、少なくと
もカソード領域に近い層はタングステン、モリブデン、
チタン等の硬い金属からなり、且つ外部圧接電極に近い
層はアルミニウム等の軟らかい金属からなるように構成
したので、圧接時の偏圧によりカソード電極の変形が生
じても、カソード電極とゲート電極が短絡または絶縁不
良になることはなく、これによって信頼性の高い素子が
得られる。
【図１】本発明の一実施例によるゲートターンオフサイ
リスタの概略断面図。
リスタの概略断面図。
【図２】本発明の他の実施例によるゲートターンオフサ
イリスタの概略断面図。
イリスタの概略断面図。
【図３】従来のゲートターンオフサイリスタの一例を示
す概略断面図。
す概略断面図。
１…Ｐ型エミッタ層 ２…Ｎ型ベース層 ３…Ｐ型ベース層 ４…Ｎ型エミッタ領域 ５…アノード電極 ６、１６…カソード電極 ８…絶縁膜 １０…金属ゲート薄膜 １１…絶縁薄膜 １２…Ｐ型高不純物濃度層 １３…金属薄膜 １６ａ…硬質金属 １６ｂ…軟質金属
Claims (7)
- 【請求項１】 Ｐ型エミッタ層と、該Ｐ型エミッタ層上
に設けられたＮ型ベース層と、該Ｎ型ベース層上に設け
られたＰ型ベース層と、該Ｐ型ベース層の表面層へ部分
的に細分化されて形成された複数のＮ型エミッタ領域
と、前記Ｐ型ベース層の表面層へ前記Ｎ型エミッタ領域
を囲むように形成されたＰ型ゲート領域を有し、前記Ｐ
型エミッタ層の表面にアノード金属電極を設け、前記複
数のＮ型エミッタ領域の各々の表面にカソード金属電極
を設け、前記Ｐ型ゲート領域の表面にゲート金属電極を
設けて成り、 前記ゲート金属電極のうち外部電極と直接接続されない
部分の厚みは前記カソード電極の厚みより薄くし、該薄
いゲート金属電極上に絶縁膜を設け、前記薄いゲート金
属電極の厚みに前記絶縁膜の厚みを加えた厚みが前記カ
ソード金属電極の厚みより薄く構成し、 前記ゲート金属電極にゲート信号を印加して前記アノー
ド・カソード金属電極間の電流をターンオン又はターン
オフさせる圧接型のゲートターンオフサイリスタにおい
て、 前記カソード金属電極は２層以上の金属膜から成り、少
なくともカソード領域に近い層はタングステン、モリブ
デン、チタン等の硬い金属からなり、且つ外部圧接電極
に近い層はアルミニウム等の軟らかい金属からなること
を特徴とするゲートターンオフサイリスタ。 - 【請求項２】 前記カソード金属電極のカソード領域に
近い層の厚みは、前記薄いゲート金属電極の厚みに前記
絶縁膜の厚みを加えた厚みよりも厚いことを特徴とする
請求項１に記載のゲートターンオフサイリスタ。 - 【請求項３】 前記カソード金属電極のカソード領域に
近い層は低抵抗のポリシリコン層からなることを特徴と
する請求項１又は２に記載のゲートターンオフサイリス
タ。 - 【請求項４】 Ｐ型エミッタ層と、該Ｐ型エミッタ層上
に設けられたＮ型ベース層と、該Ｎ型ベース層上に設け
られたＰ型ベース層と、該Ｐ型ベース層の表面層へ部分
的に細分化されて形成された複数のＮ型エミッタ領域
と、前記Ｐ型ベース層の表面層へ前記Ｎ型エミッタ領域
を囲むように形成されたＰ型ゲート領域を有し、前記Ｐ
型エミッタ層の表面にアノード金属電極を設け、前記複
数のＮ型エミッタ領域の各々の表面にカソード金属電極
を設け、前記Ｐ型ゲート領域の表面にゲート金属電極を
設けて成り、 前記ゲート金属電極のうち外部電極と直接接続されない
部分の厚みは前記カソード電極の厚みより薄くし、該薄
いゲート金属電極上に絶縁膜を設け、前記薄いゲート金
属電極の厚みに前記絶縁膜の厚みを加えた厚みが前記カ
ソード金属電極の厚みより薄く構成し、 前記絶縁膜およびカソード金属電極の表面に、カソード
電極を共通電極にするための金属薄膜を設け、 前記ゲート金属電極にゲート信号を印加して前記アノー
ド・カソード金属電極間の電流をターンオン又はターン
オフさせる圧接型のゲートターンオフサイリスタにおい
て、 前記金属薄膜は軟らかい金属からなることを特徴とする
ゲートターンオフサイリスタ。 - 【請求項５】 ｎベース層とｐアノード層を積層し、前
記ｎベース層の表面に、前記積層方向に直交する方向に
ｐゲート層とｎカソード層を所定間隔で交互に複数個形
成し、前記ｐゲート層の上部表面にゲート電極を形成
し、前記ｎカソード層の上部表面にカソード電極を形成
して成る圧接型の半導体素子において、 前記カソード電極は２層以上の金属膜から成り、少なく
ともｎカソード層に近い層はタングステン、モリブデ
ン、チタン等の硬い金属からなり、且つ外部圧接電極に
近い層はアルミニウム等の軟らかい金属からなることを
特徴とする半導体素子。 - 【請求項６】 前記半導体素子は静電誘導型サイリスタ
で構成されていることを特徴とする請求項５に記載の半
導体素子。 - 【請求項７】 前記半導体素子は絶縁ゲート型バイポー
ラトランジスタで構成されていることを特徴とする請求
項５に記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22854294A JPH0897406A (ja) | 1994-09-26 | 1994-09-26 | ゲートターンオフサイリスタおよび半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22854294A JPH0897406A (ja) | 1994-09-26 | 1994-09-26 | ゲートターンオフサイリスタおよび半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897406A true JPH0897406A (ja) | 1996-04-12 |
Family
ID=16878026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22854294A Pending JPH0897406A (ja) | 1994-09-26 | 1994-09-26 | ゲートターンオフサイリスタおよび半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897406A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249438A (ja) * | 2010-05-25 | 2011-12-08 | Honda Motor Co Ltd | 半導体装置の製造方法 |
| CN102693913A (zh) * | 2011-03-24 | 2012-09-26 | 宜兴市环洲微电子有限公司 | 一种带电阻半导体器件芯片的制造方法 |
| CN111293113A (zh) * | 2020-02-21 | 2020-06-16 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
-
1994
- 1994-09-26 JP JP22854294A patent/JPH0897406A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011249438A (ja) * | 2010-05-25 | 2011-12-08 | Honda Motor Co Ltd | 半導体装置の製造方法 |
| CN102693913A (zh) * | 2011-03-24 | 2012-09-26 | 宜兴市环洲微电子有限公司 | 一种带电阻半导体器件芯片的制造方法 |
| CN111293113A (zh) * | 2020-02-21 | 2020-06-16 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
| CN111293113B (zh) * | 2020-02-21 | 2023-01-10 | 电子科技大学 | 采用单层金属工艺的sgto器件及其版图结构、制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7422799B2 (ja) | パワー半導体デバイス、パッケージ構造および電子デバイス | |
| JP5378045B2 (ja) | 半導体装置 | |
| US5990501A (en) | Multichip press-contact type semiconductor device | |
| US5360985A (en) | Press-contact type semiconductor device | |
| EP0146928B1 (en) | Power semiconductor device with mesa type structure | |
| JP2962136B2 (ja) | 絶縁ゲート型半導体装置及びそれを用いた電力変換装置 | |
| JPH11340246A (ja) | パワ―半導体デバイスの製造方法 | |
| US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
| JPH0897406A (ja) | ゲートターンオフサイリスタおよび半導体素子 | |
| JP2799252B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| CN117476634A (zh) | Igbt器件结构及其制备方法 | |
| JP2002319685A (ja) | 半導体装置およびその製造方法 | |
| JP2006100481A (ja) | 半導体装置 | |
| JPS5923115B2 (ja) | メサ型半導体装置 | |
| JPH0533546U (ja) | 絶縁ゲート型半導体素子 | |
| JPH08330571A (ja) | 自己消弧型半導体装置 | |
| JPH0328836B2 (ja) | ||
| JPH05326930A (ja) | ゲートターンオフサイリスタ | |
| WO2019123931A1 (ja) | パワー半導体装置、モジュール及び製造方法 | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JPH06283709A (ja) | ゲートターンオフサイリスタ | |
| JPH07335865A (ja) | 半導体装置 | |
| JP5133527B2 (ja) | 圧接型半導体装置の製造方法 | |
| JPH07193213A (ja) | 半導体装置の製造方法 | |
| JPH08316256A (ja) | 圧接型半導体装置 |