JPH0898390A - ディジタル保護継電器 - Google Patents
ディジタル保護継電器Info
- Publication number
- JPH0898390A JPH0898390A JP6225452A JP22545294A JPH0898390A JP H0898390 A JPH0898390 A JP H0898390A JP 6225452 A JP6225452 A JP 6225452A JP 22545294 A JP22545294 A JP 22545294A JP H0898390 A JPH0898390 A JP H0898390A
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer
- channel
- calibration voltage
- multiplexers
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 title claims description 6
- 230000005856 abnormality Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵの負荷を増すことなく、アナログ入力
部の全てのマルチプレクサの故障・異常をチェックでき
るようにする。 【構成】 複数のマルチプレクサ１１、１２、１３とマ
ルチプレクサ出力の切り替えスイッチ１４を有するアナ
ログ入力部において、マルチプレクサ１３の１つのチャ
ンネルに校正電圧を印加し、この校正電圧が印加された
マルチプレクサの出力を次段のマルチプレクサ１２の１
つのチャンネルに印加する校正電圧の順送り印加回路に
構成し、最終段のマルチプレクサ１１の出力のうち校正
電圧が印加されるチャンネルの信号が設定誤差範囲内に
あるか否かによってアナログ入力部の故障・異常をチェ
ックする。これにより、全てのマルチプレクサの故障・
異常の有無をチェックし、しかも１回のチェック処理で
済むようにする。
部の全てのマルチプレクサの故障・異常をチェックでき
るようにする。 【構成】 複数のマルチプレクサ１１、１２、１３とマ
ルチプレクサ出力の切り替えスイッチ１４を有するアナ
ログ入力部において、マルチプレクサ１３の１つのチャ
ンネルに校正電圧を印加し、この校正電圧が印加された
マルチプレクサの出力を次段のマルチプレクサ１２の１
つのチャンネルに印加する校正電圧の順送り印加回路に
構成し、最終段のマルチプレクサ１１の出力のうち校正
電圧が印加されるチャンネルの信号が設定誤差範囲内に
あるか否かによってアナログ入力部の故障・異常をチェ
ックする。これにより、全てのマルチプレクサの故障・
異常の有無をチェックし、しかも１回のチェック処理で
済むようにする。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル保護継電器
に係り、特にアナログ入力部の監視回路に関する。
に係り、特にアナログ入力部の監視回路に関する。
【０００２】
【従来の技術】ディジタル保護継電器では、電力系統な
どの保護対象の電圧や電流信号（アナログ信号）を取り
込み、ディジタル量に変換して保護演算に使用する。
どの保護対象の電圧や電流信号（アナログ信号）を取り
込み、ディジタル量に変換して保護演算に使用する。
【０００３】これらアナログ信号は、保護機能が多くな
るに伴って多数のチャンネルになる。このため、ディジ
タル保護継電器のアナログ入力部は、図３に例を示すよ
うに、２つのマルチプレクサ１、２によりチャンネル１
〜１５の信号を時分割でサンプルホールドして取り込
み、このサンプル信号列をＡ／Ｄ変換器３により順次デ
ィジタル量に変換する。スイッチ４は、マルチプレクサ
１と２の出力を同期切り替えしてＡ／Ｄ変換器３に取り
込む。
るに伴って多数のチャンネルになる。このため、ディジ
タル保護継電器のアナログ入力部は、図３に例を示すよ
うに、２つのマルチプレクサ１、２によりチャンネル１
〜１５の信号を時分割でサンプルホールドして取り込
み、このサンプル信号列をＡ／Ｄ変換器３により順次デ
ィジタル量に変換する。スイッチ４は、マルチプレクサ
１と２の出力を同期切り替えしてＡ／Ｄ変換器３に取り
込む。
【０００４】メモリ５はＡ／Ｄ変換器３により変換され
たディジタル量を計測値として保存し、ＣＰＵ６は該計
測値を使った保護演算を行う。
たディジタル量を計測値として保存し、ＣＰＵ６は該計
測値を使った保護演算を行う。
【０００５】このようなアナログ入力部の監視には、マ
ルチプレクサ２の１つのチャンネル入力（第１６チャン
ネル）として高精度の既知の直流電圧を校正電圧として
印加し、この校正電圧をＡ／Ｄ変換器３でディジタル量
に変換してメモリ５に他の計測データと同様に書込み、
ＣＰＵ６により該電圧値が設定誤差範囲内にあるか否か
をチェックする。
ルチプレクサ２の１つのチャンネル入力（第１６チャン
ネル）として高精度の既知の直流電圧を校正電圧として
印加し、この校正電圧をＡ／Ｄ変換器３でディジタル量
に変換してメモリ５に他の計測データと同様に書込み、
ＣＰＵ６により該電圧値が設定誤差範囲内にあるか否か
をチェックする。
【０００６】これにより、マルチプレクサ１、２とＡ／
Ｄ変換器３及びメモリ５までのアナログ入力部の故障及
び温度変動や経年変化をチェックする。
Ｄ変換器３及びメモリ５までのアナログ入力部の故障及
び温度変動や経年変化をチェックする。
【０００７】
【発明が解決しようとする課題】従来の監視回路におい
て、マルチプレクサ１が故障又は内部のサンプルホール
ド回路に異常が発生したとき、マルチプレクサ１からの
異常なチャンネル信号はそのままＡ／Ｄ変換されてメモ
リ５に保存され、ＣＰＵ６が異常のチェックができない
まま保護演算をしてしまう。
て、マルチプレクサ１が故障又は内部のサンプルホール
ド回路に異常が発生したとき、マルチプレクサ１からの
異常なチャンネル信号はそのままＡ／Ｄ変換されてメモ
リ５に保存され、ＣＰＵ６が異常のチェックができない
まま保護演算をしてしまう。
【０００８】この問題を解消するには、マルチプレクサ
２の校正電圧入力をマルチプレクサ１の１つのチャンネ
ルにも並列的に印加することが考えられるが、ＣＰＵ６
では２回のチェック処理が必要となってチェックのため
の負荷が高くなる。
２の校正電圧入力をマルチプレクサ１の１つのチャンネ
ルにも並列的に印加することが考えられるが、ＣＰＵ６
では２回のチェック処理が必要となってチェックのため
の負荷が高くなる。
【０００９】この問題は、複数のマルチプレクサを持つ
アナログ入力部構成とする場合に起きる。
アナログ入力部構成とする場合に起きる。
【００１０】本発明の目的は、ＣＰＵの負荷を増すこと
なく、アナログ入力部の全てのマルチプレクサの故障・
異常をチェックできるディジタル保護継電器を提供する
ことにある。
なく、アナログ入力部の全てのマルチプレクサの故障・
異常をチェックできるディジタル保護継電器を提供する
ことにある。
【００１１】
【課題を解決するための手段】本発明は、前記課題の解
決を図るため、複数のマルチプレクサとマルチプレクサ
出力の切り替えスイッチによって多数のアナログ入力を
時分割で取り込み、該アナログ入力をディジタル量に変
換するアナログ入力部を有するディジタル保護継電器に
おいて、前記各マルチプレクサのうち、１つのマルチプ
レクサの１つのチャンネルに校正電圧を印加し、この校
正電圧が印加されたマルチプレクサの出力を次段のマル
チプレクサの１つのチャンネルに印加する校正電圧の順
送り印加回路に構成し、最終段のマルチプレクサの出力
のうち校正電圧が印加されるチャンネルの信号が設定誤
差範囲内にあるか否かによってアナログ入力部の故障・
異常をチェックする構成を特徴とする。
決を図るため、複数のマルチプレクサとマルチプレクサ
出力の切り替えスイッチによって多数のアナログ入力を
時分割で取り込み、該アナログ入力をディジタル量に変
換するアナログ入力部を有するディジタル保護継電器に
おいて、前記各マルチプレクサのうち、１つのマルチプ
レクサの１つのチャンネルに校正電圧を印加し、この校
正電圧が印加されたマルチプレクサの出力を次段のマル
チプレクサの１つのチャンネルに印加する校正電圧の順
送り印加回路に構成し、最終段のマルチプレクサの出力
のうち校正電圧が印加されるチャンネルの信号が設定誤
差範囲内にあるか否かによってアナログ入力部の故障・
異常をチェックする構成を特徴とする。
【００１２】
【作用】各マルチプレクサには校正電圧の順送り回路に
よってそれぞれ１つのチャンネルに校正電圧を印加し、
順送り回路の最終段のマルチプレクサの校正電圧出力に
ついて故障・異常のチェックを行うことで、全てのマル
チプレクサの故障・異常の有無を１回のチェック処理で
済むようにする。
よってそれぞれ１つのチャンネルに校正電圧を印加し、
順送り回路の最終段のマルチプレクサの校正電圧出力に
ついて故障・異常のチェックを行うことで、全てのマル
チプレクサの故障・異常の有無を１回のチェック処理で
済むようにする。
【００１３】
【実施例】図１は、本発明の一実施例を示す要部回路図
である。同図が図３と異なる部分は、マルチプレクサ２
の出力をスイッチ４への入力とすると共に、マルチプレ
クサ１の第８チャンネルの入力とする構成にある。
である。同図が図３と異なる部分は、マルチプレクサ２
の出力をスイッチ４への入力とすると共に、マルチプレ
クサ１の第８チャンネルの入力とする構成にある。
【００１４】本実施例において、マルチプレクサ１と２
の同期したチャンネル切り替えは、マルチプレクサ１の
第１チャンネルから第８チャンネルまでの切り替えに続
いて、マルチプレクサ２の第９チャンネルから第１６チ
ャンネルまでの切り替えになる。
の同期したチャンネル切り替えは、マルチプレクサ１の
第１チャンネルから第８チャンネルまでの切り替えに続
いて、マルチプレクサ２の第９チャンネルから第１６チ
ャンネルまでの切り替えになる。
【００１５】したがって、マルチプレクサ１のチャンネ
ル切り替え時には、マルチプレクサ２のチャンネル位置
はその第１６チャンネルに保持されており、マルチプレ
クサ１の第８チャンネル位置の信号をスイッチ４を通し
てＡ／Ｄ変換器３に取り込むタイミングではマルチプレ
クサ２の第１６チャンネルの入力が印加される。
ル切り替え時には、マルチプレクサ２のチャンネル位置
はその第１６チャンネルに保持されており、マルチプレ
クサ１の第８チャンネル位置の信号をスイッチ４を通し
てＡ／Ｄ変換器３に取り込むタイミングではマルチプレ
クサ２の第１６チャンネルの入力が印加される。
【００１６】これにより、校正電圧はマルチプレクサ２
を通してマルチプレクサ１の第８チャンネルに印加さ
れ、マルチプレクサ１を通してスイッチ４側に取り出さ
れ、校正電圧によるマルチプレクサ１の故障・異常をチ
ェックすることができる。
を通してマルチプレクサ１の第８チャンネルに印加さ
れ、マルチプレクサ１を通してスイッチ４側に取り出さ
れ、校正電圧によるマルチプレクサ１の故障・異常をチ
ェックすることができる。
【００１７】このとき、マルチプレクサ２の故障・異常
も同時にチェックすることになり、ＣＰＵ側は、マルチ
プレクサ１の第８チャンネルからの入力のみをチェック
することでマルチプレクサ２のチェックもすることがで
きる。すなわち、従来と同じチェック周期にしながら両
マルチプレクサ１、２の同時チェックができる。
も同時にチェックすることになり、ＣＰＵ側は、マルチ
プレクサ１の第８チャンネルからの入力のみをチェック
することでマルチプレクサ２のチェックもすることがで
きる。すなわち、従来と同じチェック周期にしながら両
マルチプレクサ１、２の同時チェックができる。
【００１８】図２は、本発明の他の実施例を示す回路図
である。本実施例は、３つのマルチプレクサ１１、１
２、１３を持つアナログ入力部構成の場合を示し、各マ
ルチプレクサ１１、１２、１３の出力をスイッチ１４で
同期切り替えしてＡ／Ｄ変換器１５に取り込む。
である。本実施例は、３つのマルチプレクサ１１、１
２、１３を持つアナログ入力部構成の場合を示し、各マ
ルチプレクサ１１、１２、１３の出力をスイッチ１４で
同期切り替えしてＡ／Ｄ変換器１５に取り込む。
【００１９】本実施例においても最終段のマルチプレク
サ１３の最終チャンネルに校正電圧を印加し、その出力
をスイッチ１４に与えると共に前段のマルチプレクサ１
２の最終チャンネルに印加し、マルチプレクサ１２の出
力をスイッチ１４に与えると共に前段のマルチプレクサ
１１の最終チャンネルに印加するという校正電圧の順送
り回路に構成する。
サ１３の最終チャンネルに校正電圧を印加し、その出力
をスイッチ１４に与えると共に前段のマルチプレクサ１
２の最終チャンネルに印加し、マルチプレクサ１２の出
力をスイッチ１４に与えると共に前段のマルチプレクサ
１１の最終チャンネルに印加するという校正電圧の順送
り回路に構成する。
【００２０】これにより、全てのマルチプレクサ１１、
１２、１３の故障・異常をチェックできる。しかも、Ｃ
ＰＵ側は、校正電圧の順送り回路の最終段になるマルチ
プレクサ１１の最終チャンネルからの入力をチェックす
る１回のチェック処理で全てのマルチプレクサの故障・
異常をチェックできる。
１２、１３の故障・異常をチェックできる。しかも、Ｃ
ＰＵ側は、校正電圧の順送り回路の最終段になるマルチ
プレクサ１１の最終チャンネルからの入力をチェックす
る１回のチェック処理で全てのマルチプレクサの故障・
異常をチェックできる。
【００２１】なお、実施例において、各マルチプレクサ
への校正電圧の印加は、最終チャンネルに限らず、任意
のチャンネルに変更することができる。また、最終のマ
ルチプレクサに校正電圧を印加するのに代えて、先頭の
マルチプレクサに印加し、その出力を次段のマルチプレ
クサの１つのチャンネル入力とする順方向の校正電圧の
取り込みにしても良い。
への校正電圧の印加は、最終チャンネルに限らず、任意
のチャンネルに変更することができる。また、最終のマ
ルチプレクサに校正電圧を印加するのに代えて、先頭の
マルチプレクサに印加し、その出力を次段のマルチプレ
クサの１つのチャンネル入力とする順方向の校正電圧の
取り込みにしても良い。
【００２２】
【発明の効果】以上のとおり、本発明によれば、複数の
マルチプレクサとマルチプレクサ出力の切り替えスイッ
チを有するアナログ入力部において、各マルチプレクサ
の１つのチャンネルに校正電圧を印加し、この校正電圧
が印加されたマルチプレクサの出力を次段のマルチプレ
クサの１つのチャンネルに印加する校正電圧の順送り印
加回路に構成し、最終段のマルチプレクサの出力のうち
校正電圧が印加されるチャンネルの信号が設定誤差範囲
内にあるか否かによってアナログ入力部の故障・異常を
チェックするようにしたため、全てのマルチプレクサの
故障・異常の有無をチェックし、しかも１回のチェック
処理で済む効果がある。
マルチプレクサとマルチプレクサ出力の切り替えスイッ
チを有するアナログ入力部において、各マルチプレクサ
の１つのチャンネルに校正電圧を印加し、この校正電圧
が印加されたマルチプレクサの出力を次段のマルチプレ
クサの１つのチャンネルに印加する校正電圧の順送り印
加回路に構成し、最終段のマルチプレクサの出力のうち
校正電圧が印加されるチャンネルの信号が設定誤差範囲
内にあるか否かによってアナログ入力部の故障・異常を
チェックするようにしたため、全てのマルチプレクサの
故障・異常の有無をチェックし、しかも１回のチェック
処理で済む効果がある。
【図１】本発明の一実施例を示す要部回路図。
【図２】他の実施例を示す要部回路図。
【図３】従来のアナログ入力部の回路図。
１、２、１１、１２、１３…マルチプレクサ ３、１５…Ａ／Ｄ変換器 ４、１４…切り替えスイッチ ５…メモリ ６…ＣＰＵ
Claims (1)
- 【請求項１】 複数のマルチプレクサとマルチプレクサ
出力の切り替えスイッチによって多数のアナログ入力を
時分割で取り込み、該アナログ入力をディジタル量に変
換するアナログ入力部を有するディジタル保護継電器に
おいて、 前記各マルチプレクサのうち、１つのマルチプレクサの
１つのチャンネルに校正電圧を印加し、この校正電圧が
印加されたマルチプレクサの出力を次段のマルチプレク
サの１つのチャンネルに印加する校正電圧の順送り印加
回路に構成し、最終段のマルチプレクサの出力のうち校
正電圧が印加されるチャンネルの信号が設定誤差範囲内
にあるか否かによってアナログ入力部の故障・異常をチ
ェックする構成を特徴とするディジタル保護継電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6225452A JPH0898390A (ja) | 1994-09-21 | 1994-09-21 | ディジタル保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6225452A JPH0898390A (ja) | 1994-09-21 | 1994-09-21 | ディジタル保護継電器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0898390A true JPH0898390A (ja) | 1996-04-12 |
Family
ID=16829577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6225452A Pending JPH0898390A (ja) | 1994-09-21 | 1994-09-21 | ディジタル保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0898390A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007233573A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ten Ltd | 電子制御装置 |
| JP2010206981A (ja) * | 2009-03-04 | 2010-09-16 | Toshiba Corp | デジタル保護継電装置 |
-
1994
- 1994-09-21 JP JP6225452A patent/JPH0898390A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007233573A (ja) * | 2006-02-28 | 2007-09-13 | Fujitsu Ten Ltd | 電子制御装置 |
| US7903539B2 (en) | 2006-02-28 | 2011-03-08 | Fujitsu Ten Limited | Electronic control unit |
| JP2010206981A (ja) * | 2009-03-04 | 2010-09-16 | Toshiba Corp | デジタル保護継電装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923512A (en) | Fault tolerant circuit arrangements | |
| US20080061795A1 (en) | Wiring Connected State Inspecting Instrument | |
| JPH08330959A (ja) | Ａ−ｄ入力回路の故障検出方法 | |
| JP2010154441A (ja) | Ａ／ｄ入力回路の故障診断装置及び故障診断方法 | |
| KR100266936B1 (ko) | 보드 배선 고장 검출 장치 | |
| US9958507B2 (en) | Channel verification of multiple channels on one chip | |
| JP2654049B2 (ja) | アナログ／デイジタル変換器の監視回路 | |
| JPH028760A (ja) | 半導体集積回路装置 | |
| JPH10123204A (ja) | Ｄｃ並列測定回路 | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| JPH11205139A (ja) | マルチプレクサを用いた信号処理回路 | |
| JPH0418003Y2 (ja) | ||
| SU1267616A1 (ru) | Многоканальный аналого-цифровой преобразователь | |
| JPS5912626Y2 (ja) | 入力マルチプレクサ | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| JP3214581B2 (ja) | テスト回路 | |
| JPH0567185B2 (ja) | ||
| JPS63208326A (ja) | アナログ−デイジタル変換回路 | |
| JP4103789B2 (ja) | 保護制御装置 | |
| JPH02146921A (ja) | 入力回路の点検方式 | |
| JPH041399B2 (ja) | ||
| SU849572A1 (ru) | Устройство дл индикации отказовВ РЕзЕРВиРОВАННыХ СиСТЕМАХ | |
| SU1084801A1 (ru) | Устройство дл индикации отказов в резервированных системах | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| SU1425720A1 (ru) | Устройство дл контрол структурной целостности объекта |