JPH09101908A - ウォッチドッグタイマ回路 - Google Patents

Abstract

(57)【要約】 【課題】 ウォッチドッグタイマ回路の誤動作する確率
を低くする。 【解決手段】 ＣＰＵ上で走行するプログラムは、キー
レジスタにキーを格納した後で、制御レジスタにキー値
及びカウンタ書き込み許可信号を格納する。比較器は、
キーレジスタと制御レジスタの双方に格納されているキ
ーを比較する。両方のキーが一致した場合、制御回路
は、制御レジスタ内に格納された信号を解析し、カウン
タを書き込み可にする。続いてプログラムは、カウンタ
に任意の初期値を格納する。初期値を格納後、制御回路
はカウンタを再度書き込み不可にする。その後、カウン
トを開始したカウンタは、クロックを入力して値を１づ
つ増加させていく。カウンタが桁あふれをおこす前に、
プログラムは再度カウンタを初期値に戻す。プログラム
が動作異常をおこしたときは、カウンタはタイムアウト
信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、中央処理装置（プ
ロセッサ）又は中央処理装置上で走行するプログラムの
障害を検出するウォッチドッグタイマ回路（Ｗａｔｃｈ
Ｄｏｇ Ｔｉｍｅｒ回路）に関し、例えば、電子交換
機に適用し得るものである。

【０００２】

【従来の技術】電子交換機（特に局用電子交換機）で
は、ソフトウェアの走行状態や呼処理状態の正常性を確
認するために、中央処理装置とは独立したウォッチドッ
グタイマ回路（外部監視装置：ＥＳＥ）が使用されてい
て、ウォッチドッグタイマ回路が異常を検出したときに
は中央処理装置に割り込みをかけたりオペレータや保守
員に通報したりして障害回復処理を行っていた。

【０００３】図２はこのようなウォッチドッグタイマ回
路の従来構成を示すものであり、カウンタ２０１及び２
０２と、フリップフロップ２０３及び２０４と、２入力
ナンドゲート２０９からなる。

【０００４】第１のカウンタ２０１はｎ進カウンタ（ｎ
は正の整数）で、第２のカウンタ２０２はｍ進カウンタ
（ｍは正の整数）である。第１のクロック２０５が入力
される度に、第１のカウンタ２０１は、値を１づつ増加
させていく。第１のカウンタ２０１が最大値から０に戻
るときに桁上げ信号を出力し（ＯＵＴ１）、それを受け
て（ＩＮ２）第２のカウンタ２０２は値を１増加させ
る。このように、二つのカウンタ２０１及び２０２で、
ｎ×ｍ進カウンタとして機能する。

【０００５】第２のカウンタ２０２が桁あふれをおこす
前に、中央処理装置上で走行するプログラムがリセット
信号２０７を入力することにより、両カウンタ２０１及
び２０２を０に初期化する。

【０００６】何らかの障害で、第２のカウンタが桁あふ
れをおこすと（ＯＵＴ２）、第１のフリップフロップ２
０３及び第２のフリップフロップ２０４は、第２のクロ
ック２０６と同期をとり、２入力ナンドゲート２０９か
らタイムアウト信号２０８を発生させる。タイムアウト
信号２０８は図示しないシーケンサ等に伝えられ、中央
処理装置の動作は停止する。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
ウォッチドッグタイマ回路では、カウンタの初期値が固
定となっていたため、アプリケーションプログラムの変
更等によりタイムアウト時間を変更したい場合には対応
できず、汎用性に欠けていた。そこで、バス等を介して
カウンタに任意の初期値をロードできるウォッチドッグ
タイマ回路が考えられている。しかし、このようなウォ
ッチドッグタイマ回路でも、中央処理装置又は中央処理
装置上で走行するプログラムに障害（プログラムの暴走
等）が発生したときは、中央処理装置の内部状態を制御
することができないので、カウンタの値が不本意に再度
ロードされてしまいウォッチドッグタイマ回路自体が正
常に動作しなくなる危険性があった。

【０００８】

【課題を解決するための手段】請求項１の発明は、中央
処理装置を備えた処理システムにおける中央処理装置と
は独立したウォッチドッグタイマ回路であって、カウン
タを備え、クロックを入力するたびにカウンタの値を一
方向に一定量だけ変化させ、中央処理装置上で走行する
プログラムが出力する特定の信号を検出したときにカウ
ンタを初期値に戻し、カウンタが所定数を計数したとき
に中央処理装置又は中央処理装置上で走行するプログラ
ムの処理障害をおこしたと判断するウォッチドッグタイ
マ回路において、以下の手段を備えたことを特徴とす
る。

【０００９】すなわち、中央処理装置上で走行するプロ
グラムが出力する信号が正常なものであるかどうかを識
別するためのキー値を格納するキー格納手段と、中央処
理装置上で走行するプログラムが出力した信号に付加さ
れたキー値とキー格納手段に格納されたキー値を比較
し、両方のキー値が一致しないときにカウンタを初期値
に戻すことを防止するカウンタ書き込み防止手段とを備
えた。

【００１０】請求項１の発明では、中央処理装置上で走
行するプログラムが出力した信号に付加されたキー値と
キー格納手段に格納されたキー値を比較し、カウンタ書
き込み防止手段が両方のキー値が一致しないときにカウ
ンタを初期値に戻すことを防止することにより、タイム
アウト時間が可変になり、さらにウォッチドッグタイマ
回路の誤動作がおこる確率を低下させる。

【００１１】請求項２の発明は、中央処理装置を備えた
処理システムにおける中央処理装置とは独立したウォッ
チドッグタイマ回路であって、カウンタを備え、クロッ
クを入力するたびにカウンタの値を一方向に一定量だけ
変化させ、中央処理装置上で走行するプログラムが出力
する特定の信号を検出したときにカウンタを初期値に戻
し、カウンタが所定数を計数したときに中央処理装置又
は中央処理装置上で走行するプログラムの処理障害をお
こしたと判断するウォッチドッグタイマ回路において、
以下の手段を備えたことを特徴とする。

【００１２】すなわち、中央処理装置上で走行するプロ
グラムが出力する信号が正常なものであるかどうかを識
別するためのキー値を格納するキー格納手段と、カウン
タの初期値を格納する初期値格納手段と、中央処理装置
上で走行するプログラムが出力した信号に付加されたキ
ー値とキー格納手段に格納されたキー値を比較し、両方
のキー値が一致しないときに上記初期値格納手段に初期
値を格納することを防止する初期値格納防止手段とを備
え、カウンタを初期値に戻すときには、初期値格納手段
に格納された値でカウンタを初期化する。

【００１３】請求項２の発明では、中央処理装置上で走
行するプログラムが出力した信号に付加されたキー値と
キー格納手段に格納されたキー値を比較し、初期値格納
防止手段が両方のキー値が一致しないときに初期値格納
手段に初期値を格納することを防止し、カウンタを初期
値に戻すときには、初期値格納手段に格納された値でカ
ウンタを初期化することにより、カウンタを初期値に戻
す動作を１サイクルで行える。

【００１４】請求項３の発明は、請求項１又は請求項２
の発明において、クロックを任意の比率で分周する可変
分周手段を備え、カウンタは、可変分周手段により任意
の比率で分周されたクロックが入力される度にカウンタ
の値を一方向に一定量だけ変化させることを特徴とす
る。

【００１５】請求項３の発明では、可変分周手段がクロ
ックを任意の比率で分周し、カウンタは可変分周手段に
より分周されたクロックが入力される度にカウンタの値
を一方向に一定量だけ変化させることにより、ウォッチ
ドッグタイマ回路のタイムアウト時間を変化させる。

【００１６】

【発明の実施の形態】

（第１の実施の形態）図１に第１の実施の形態のウォッ
チドッグタイマ回路の構成を示す。ウォッチドッグタイ
マ回路は、キーレジスタ２、制御レジスタ３、比較器
４、制御回路５、カウンタ６、及び各部を接続する信号
線Ｌ１〜Ｌ９からなり、キーレジスタ２、制御レジスタ
３、カウンタ６はそれぞれ信号線を介してバス１に接続
されている。

【００１７】バス１は図示しない図示しない中央処理装
置上で走行するプログラムから出力される信号をウォッ
チドッグタイマ回路に伝えるものである。

【００１８】キーレジスタ２は、中央処理装置上で走行
するプログラムが出力した任意のキー値を格納する記憶
装置である。

【００１９】制御レジスタ３は、中央処理装置上で走行
するプログラムが出力した制御信号を格納する記憶装置
である。図３は、中央処理装置上で走行するプログラム
が出力する制御信号ＣＳ０のビット構成を示したもので
あり、制御信号ＣＳ０はキー部ＣＳ１と制御信号部ＣＳ
２とからなり、キー部ＣＳ１がＬＳＢ側に配置され制御
信号部ＣＳ２がＭＳＢ側に配置されている。

【００２０】比較器４は、キーレジスタ２に格納された
キー値と制御レジスタに格納されたキー値を比較し両キ
ー値が一致したときに制御回路に一致信号を出力するも
のである。

【００２１】制御回路５は、比較器４からの一致信号を
受けて制御レジスタ３内に格納された制御信号を解読す
るものである。また、制御回路５は、カウンタ６に対す
る書き込みを制御する。

【００２２】カウンタ６は、クロックＳ１を受けて値を
１つづつ増加させていき、カウンタが桁あふれをおこし
たときにタイムアウト信号Ｓ２を出力するものである。

【００２３】以下に第１の実施の形態におけるウォッチ
ドッグタイマ回路の動作を図４を参照しながら説明す
る。

【００２４】中央処理装置上で走行するプログラムは、
バス１及び信号線Ｌ１を介しキーレジスタ２に任意のキ
ー値を格納する（ステップ４０１）。

【００２５】その後、中央処理装置上で走行するプログ
ラムは、バス１及び信号線Ｌ３を介し制御レジスタ３に
キー値ＣＳ１及びカウンタ書き込み許可を意味する制御
信号ＣＳ２を格納する。比較器４は、信号線Ｌ２，Ｌ４
を介して、キーレジスタ２に格納されているキー値と制
御レジスタ３に格納されているキー値ＣＳ２を取得し、
両方のキー値を比較して一致していた場合にのみ信号線
Ｌ５を介して制御回路５に一致信号を送る。一致信号を
受けた制御回路５は、信号線Ｌ６を介し制御レジスタ３
から、制御信号ＣＳ２を入力し、制御信号を解析する。
制御信号を解析した結果、制御信号ＣＳ２がカウンタ書
き込み許可信号である場合、制御回路６は、信号線Ｌ７
を介してカウンタ６を書き込み可能状態にする（ステッ
プ４０２）。

【００２６】続いて、中央処理装置上で走行するプログ
ラムは、バス１及び信号線Ｌ８を介しカウンタ６に任意
の初期値を格納する。初期値を格納したカウンタ６は、
初期値が書き込まれたことを信号線Ｌ９を介して制御回
路５に伝える。通知を受けた制御回路５は、信号線Ｌ７
を介してカウンタ６を再度書き込み不可能状態にする
（ステップ４０３，４０４）。

【００２７】中央処理装置上で走行するプログラムは、
バス１及び信号線Ｌ３を介し制御レジスタ３にキー値Ｃ
Ｓ１及びカウント開始意味する制御信号ＣＳ２を格納す
る。比較器４は、信号線Ｌ２，Ｌ４を介して、キーレジ
スタ２に格納されているキー値と制御レジスタ３に格納
されているキー値ＣＳ２を取得し、両方のキー値を比較
して一致していた場合にのみ信号線Ｌ５を介して制御回
路５に一致信号を送る。一致信号を受けた制御回路５
は、信号線Ｌ６を介し制御レジスタ３から、制御信号Ｃ
Ｓ２を入力し、制御信号を解析する。制御信号を解析し
た結果、制御信号ＣＳ２がカウント開始を意味する信号
である場合、信号線Ｌ７を介して制御回路６は、カウン
タ６のカウントを開始させる（ステップ４０５）。

【００２８】カウントを開始したカウンタ６は、クロッ
クＳ１を受けて、値を１づつ増加させていく（ステップ
４０６）。

【００２９】カウンタ６が桁あふれをおこす前に、中央
処理装置上で走行するプログラムは、上記のステップ４
０２〜４０４の動作を再度行うことにより、カウンタを
初期値に戻す。中央処理装置上で走行するプログラムが
動作異常をおこしたときは、カウンタ６を初期値に戻せ
ないので、カウンタ６が桁あふれをおこし、カウンタ６
はタイムアウト信号Ｓ２を制御回路５及び図示しないシ
ーケンサに出力する。タイムアウト信号Ｓ２を受けて、
制御回路５はカウンタの動作を停止させ、シーケンサは
中央処理装置のリセットを行う（ステップ４０７，４０
８）。

【００３０】以上の第１の実施の形態によれば、比較器
により制御信号のキー値を比較し、キー値が一致したと
きのみカウンタを初期化できるようにしたので、プログ
ラムが暴走し、データバス上にランダムな値が移動して
きてもウォッチドッグタイマ回路が誤動作する確率は極
めて低くなる。

【００３１】（第２の実施の形態）図５に第２の実施の
形態のウォッチドッグタイマ回路の構成を示す。ウォッ
チドッグタイマ回路は、キーレジスタ２、制御レジスタ
３、比較器４、制御回路５、カウンタ６、プリロードレ
ジスタ７及び各部を接続する信号線Ｌ１〜Ｌ１１からな
り、キーレジスタ２、制御レジスタ３、プリロードレジ
スタ７はそれぞれ信号線を介してバス１に接続されてい
る。プリロードレジスタ７と制御回路５以外の各部は第
１の実施の形態と同様に機能するのでその説明は省略す
る。また第１の実施の形態との同一、同様部分には、同
一の符号を付した。

【００３２】プリロードレジスタ７はバス１とカウンタ
６の間に位置し、カウンタ６に与える任意の初期値をウ
ォッチドッグタイマ回路内に保持しておくための記憶装
置である。

【００３３】制御回路５は、比較器４からの一致信号を
受けて制御レジスタ３内に格納された制御信号を解読す
るものである。また、制御回路５は、プリロードレジス
タ７に対する書き込みを制御する。

【００３４】中央処理装置上で走行するプログラムは、
バス１及び信号線Ｌ１を介しキーレジスタ２に任意のキ
ー値を格納する。

【００３５】その後、中央処理装置上で走行するプログ
ラムは、バス１及び信号線Ｌ３を介し制御レジスタ３に
キー値ＣＳ１及びカウンタ書き込み許可を意味する制御
信号ＣＳ２を格納する。比較器４は、信号線Ｌ２，Ｌ４
を介して、キーレジスタ２に格納されているキー値と制
御レジスタ３に格納されているキー値ＣＳ２を取得し、
両方のキー値を比較して一致していた場合にのみ信号線
Ｌ５を介して制御回路５に一致信号を送る。一致信号を
受けた制御回路５は、信号線Ｌ６を介し制御レジスタ３
から、制御信号ＣＳ２を入力し、制御信号を解析する。
制御信号を解析した結果、制御信号ＣＳ２がプリロード
レジスタ書き込み許可信号である場合、制御回路６は、
信号線Ｌ７を介してプリロードレジスタ７を書き込み可
能状態にする。

【００３６】続いて、中央処理装置上で走行するプログ
ラムは、バス１及び信号線Ｌ８を介しプリロードレジス
タ７に任意の初期値を格納する。初期値を格納したプリ
ロードレジスタ７は、初期値が書き込まれたことを信号
線Ｌ１１を介して制御回路５に伝える。通知を受けた制
御回路５は、信号線Ｌ７を介してプリロードレジスタ７
を再度書き込み不可能状態にする。また、カウンタ６
は、プリロードレジスタ７に初期値が書き込まれたら、
その値を信号線Ｌ１０を介してカウンタ６に格納する。

【００３７】中央処理装置上で走行するプログラムが、
カウント開始意味する制御信号を出力することにより、
カウンタ６のカウントを開始させる。詳細は第１の実施
の形態と同じであるので省略する。

【００３８】カウントを開始したカウンタ６は、クロッ
クＳ１を受けて、値を１づつ増加させていく。

【００３９】カウンタ６が桁あふれをおこす前に、中央
処理装置上で走行するプログラムは、バス１及び信号線
Ｌ３を介し制御レジスタ３にキー値ＣＳ１及びカウンタ
リセットを意味する制御信号ＣＳ２を格納する。比較器
４は、信号線Ｌ２，Ｌ４を介して、キーレジスタ２に格
納されているキー値と制御レジスタ３に格納されている
キー値ＣＳ２を取得し、両方のキー値を比較して一致し
ていた場合にのみ信号線Ｌ５を介して制御回路５に一致
信号を送る。一致信号を受けた制御回路５は、信号線Ｌ
６を介し制御レジスタ３から、制御信号ＣＳ２を入力
し、制御信号を解析する。制御信号ＣＳ２を解析した結
果、制御信号ＣＳ２がカウンタのリセットを意味する信
号である場合、制御回路６は、カウンタ６をプリロード
レジスタ７に格納された初期値に設定する。中央処理装
置上で走行するプログラムが動作異常をおこしたとき
は、カウンタ６を初期値に戻せないので、カウンタ６が
桁あふれをおこし、カウンタ６はタイムアウト信号Ｓ２
を制御回路５及び図示しないシーケンサに出力する。タ
イムアウト信号Ｓ２を受けて、制御回路５はカウンタの
動作を停止させ、シーケンサは中央処理装置のリセット
を行う。

【００４０】以上のように第２の実施の形態によれば、
第１の実施の形態と同様の効果を奏する。これに加え
て、第２の実施の形態では、プリロードレジスタに初期
値を一旦格納し、カウンタを初期化するときには、プリ
ロードレジスタに格納された値でカウンタを初期化する
ようにしたので、カウンタの初期化を１マシンサイクル
で行うことができ、カウンタの初期化の信号を出力する
プログラムを簡略化することができる。

【００４１】（第３の実施の形態）図６に第３の実施の
形態のウォッチドッグタイマ回路の構成を示す。ウォッ
チドッグタイマ回路は、キーレジスタ２、制御レジスタ
３、比較器４、制御回路５、カウンタ６、分周器８及び
各部を接続する信号線Ｌ１〜Ｌ９，Ｌ１２〜Ｌ１５から
なり、キーレジスタ２、制御レジスタ３、カウンタ６、
分周器８はそれぞれ信号線を介してバス１に接続されて
いる。分周器８以外の各部は第１の実施の形態と同様に
機能するのでその説明は省略する。また第１の実施の形
態との同一、同様部分には、同一の符号を付した。

【００４２】分周器８はカウンタ６に入力されるクロッ
クＳ１を任意の比率で分周するものである。

【００４３】中央処理装置上で走行するプログラムは、
バス１及び信号線Ｌ１を介しキーレジスタ２に任意のキ
ー値を格納する。

【００４４】中央処理装置上で走行するプログラムは、
バス１及び信号線Ｌ３を介し制御レジスタ３にキー値Ｃ
Ｓ１及び分周器書き込み許可を意味する制御信号ＣＳ２
を格納する。比較器４は、信号線Ｌ２，Ｌ４を介して、
キーレジスタ２に格納されているキー値と制御レジスタ
３に格納されているキー値ＣＳ２を取得し、両方のキー
値を比較して一致していた場合にのみ信号線Ｌ５を介し
て制御回路５に一致信号を送る。一致信号を受けた制御
回路５は、信号線Ｌ６を介し制御レジスタ３から、制御
信号ＣＳ２を入力し、制御信号を解析する。制御信号を
解析した結果、制御信号ＣＳ２が分周器書き込み許可信
号である場合、制御回路６は、信号線Ｌ１２を介して分
周器８を書き込み可能状態にする。

【００４５】続いて、中央処理装置上で走行するプログ
ラムは、バス１及び信号線Ｌ１３を介し分周器８に任意
の分周値を格納する。分周値を格納した分周器８は、分
周値が書き込まれたことを信号線Ｌ１５を介して制御回
路５に伝える。通知を受けた制御回路５は、信号線Ｌ１
２を介して分周器８を再度書き込み不可能状態にする。

【００４６】以下の動作は第１の実施の形態と同様であ
るので省略する。第１の実施の形態との違いは、分周器
８によってクロックＳ１を分周値に対応させて分周し、
その分周されたクロックを入力してカウンタ６が値を変
化させることである。

【００４７】以上のように第３の実施の形態によれば、
第１の実施の形態と同様の効果を奏する。これに加え
て、第３の実施の形態では、分周器によりクロックを任
意の比率で分周するようにしたので、タイムアウト時間
を容易に変更することができる。

【００４８】（その他の実施の形態）第１〜第３の実施
の形態では、制御信号のビット構成はキー部がＬＳＢ側
に配置され制御信号部がＭＳＢ側に配置されていたが、
キー部がＭＳＢ側になる配置でもよく、キー部及び制御
信号部の各ビットは任意の配置でもよい。また、制御信
号のビット長も任意である。

【００４９】また、第１〜第３の実施の形態では、クロ
ックのタイミングによりカウンタを１づつ増加させてい
くようになっていたが、カウンタを１づつ減少させてい
くようにしてもよい。

【００５０】第２の実施の形態で説明したプリロードレ
ジスタと第３の実施の形態で説明した分周器の両方を備
えたウォッチドッグタイマ回路の構成を図７に示す。な
お、第２の実施の形態及び第３の実施の形態との同一、
対応部分には、同一の符号を付した。機能的には、第２
の実施の形態及び第３の実施の形態のウォッチドッグタ
イマ回路の両方の機能を合わせ持つ。

【００５１】さらに、本発明は電子交換機以外にも電話
端末等にも適用できる。

【００５２】

【発明の効果】以上説明したように本発明によれば、制
御信号に付加されたキー値により、中央処理装置上で走
行するプログラムが出力した制御信号の正常性を検査す
るようにしたので、ウォッチドッグタイマ回路が誤動作
する確率を低下させることができる。

【図面の簡単な説明】

【図１】第１の実施の形態のウォッチドッグタイマ回路
の構成を示すブロック図である。

【図２】従来のウォッチドッグタイマ回路の構成を示す
回路図である。

【図３】本発明の制御信号のビット構成を示す図であ
る。

【図４】第１の実施の形態のウォッチドッグタイマ回路
の処理の流れを示す図である。

【図５】第２の実施の形態のウォッチドッグタイマ回路
の構成を示すブロック図である。

【図６】第３の実施の形態のウォッチドッグタイマ回路
の構成を示すブロック図である。

【図７】その他の実施の形態のウォッチドッグタイマ回
路の構成を示すブロック図である。

【符号の説明】

２ キーレジスタ ３ 制御レジスタ ４ 比較器 ５ 制御回路 ６ カウンタ ７ プリロードレジスタ ８ 分周器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 中央処理装置を備えた処理システムにお
   ける中央処理装置とは独立したウォッチドッグタイマ回
   路であって、 カウンタを備え、クロックを入力するたびにカウンタの
   値を一方向に一定量だけ変化させ、中央処理装置上で走
   行するプログラムが出力する特定の信号を検出したとき
   にカウンタを初期値に戻し、カウンタが所定数を計数し
   たときに中央処理装置又は中央処理装置上で走行するプ
   ログラムが処理障害をおこしたと判断するウォッチドッ
   グタイマ回路において、 中央処理装置上で走行するプログラムが出力する信号が
   正常なものであるかどうかを識別するためのキー値を格
   納するキー格納手段と、 中央処理装置上で走行するプログラムが出力した信号に
   付加されたキー値と上記キー格納手段に格納されたキー
   値を比較し、両方のキー値が一致しないときにカウンタ
   を初期値に戻すことを防止するカウンタ書き込み防止手
   段とを備えたことを特徴とするウォッチドッグタイマ回
   路。
2. 【請求項２】 央処理装置を備えた処理システムにおけ
   る中央処理装置とは独立したウォッチドッグタイマ回路
   であって、 カウンタを備え、クロックを入力するたびにカウンタの
   値を一方向に一定量だけ変化させ、中央処理装置上で走
   行するプログラムが出力する特定の信号を検出したとき
   にカウンタを初期値に戻し、カウンタが所定数を計数し
   たときに中央処理装置又は中央処理装置上で走行するプ
   ログラムが処理障害をおこしたと判断するウォッチドッ
   グタイマ回路において、 中央処理装置上で走行するプログラムが出力する信号が
   正常なものであるかどうかを識別するためのキー値を格
   納するキー格納手段と、 カウンタの初期値を格納する初期値格納手段と、 中央処理装置上で走行するプログラムが出力した信号に
   付加されたキー値と上記キー格納手段に格納されたキー
   値を比較し、両方のキー値が一致しないときに上記初期
   値格納手段に初期値を格納することを防止する初期値格
   納防止手段とを備え、 カウンタを初期値に戻すときには、上記初期値格納手段
   に格納された値でカウンタを初期化することを特徴とす
   るウォッチドッグタイマ回路。
3. 【請求項３】 クロックを任意の比率で分周する可変分
   周手段を備え、 カウンタは、上記可変分周手段により任意の比率に分周
   されたクロックが入力される度にカウンタの値を一方向
   に一定量だけ変化させることを特徴とする請求項１又は
   ２に記載のウォッチドッグタイマ回路。