JPS63291137A - プログラム暴走監視タイマ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラムにより処理あるいは制御を行う情報
処理装置に関し、特にプログラム実行時の暴走を監視す
るタイマに関する。

〔従来の技術〕

従来この種のタイマ（以下タイムカウンタとする）単純
な分周回路によるカウンタで構成されている。このタイ
ムカウンタは命令によってリセ・・ｌ卜することができ
プログラム実行中は一定７！フック例えば命令の実行毎
にカウントアツプする。そこでプログラム中で定期的に
タイムカウンタをリセットする処理を行うと正常にプロ
グラムが実行されているかぎりタイムカウンタのオーバ
ーフローが起きない。暴走により特定の処理で無限ルー
プに入った場合、このオーバーフローを検出することで
正常の処理を再会する処理を行うことができる。

〔発明が解決しようとする問題点〕

上述の従来技術ではタイムカウンタを初期化することの
みを行っているので暴走経路や、暴走し、て無限のルー
プに陥った場合等、そのループの中に初期化の処理を包
含してしま３た場合は暴走力検出が行なわれなくなると
いう欠点がある。

従来技術では無条件にタイムカウンタを初期化している
が本発明では特定のデータを与えることでタイムカウン
タを初期化するものでありその特定のデータは初期化す
ることにより動的に変化するという特徴をもっておりプ
ログラムが正常に流れていることを検出することが可能
である。

〔問題点を解決するための手段〕

本発明のプログラム暴走監視タイマは、従来の初期化可
能なタイムカウンタの他に初期化の回数をカウントする
カウンタ、この初期化の回数をカウントするカウンタの
値と等しい値を与えられた時にタイムカウンタを初期化
する手段を有する。

〔実施例〕

本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示すブロック図である
。タイムカウンタ１は入力されたカウントクロックをカ
ウントし予め定めた値に達するとオーバーフローを出力
する。また、ＯＲ回路３の出力によりカウンタの内容が
リセットされる。初期化カウンタ２は一致検出回路４１
の出力をカウントクロックとし、リセット信号によりリ
セ・ントされる。ＯＲ回路３の入力はリセット信号と一
致検出回路４１の出力となっている。初期化カウンタ２
の内容とＣＰＵ　（図示していない）の与える比較デー
タが一致した場合、−数枚出回路４１から一致信号が出
力されタイムカウンタ１のリセットおよび初期化カウン
タのカウントアツプが行なわれる。比較処理は比較信号
によって行なわれる。

このような構成で、まず、リセット信号入力により初期
化カウンタ２をリセットすると同時にＯＲ回路３を通し
てタイムカウンタ１をリセットする。ここでタイムカウ
ンタ１はカウントクロックをカウントするがオーバーフ
ローする前にプログラム中で比較データと比較信号を与
えることでこの一致信号によりリセットされる。同時に
初期化カウンタ２もカウントされる。次にタイムカウン
タ１をリセットする為には比較データとして今回の比較
データに“１′”を加えたものを使用する必要がある。

第２図はプログラム中での本カウンタの使用例を説明す
る図である。プログラムの流れに従ってさらに説明を加
える。タイムカウンタ１がオーバーフローしない範囲で
処理１．処理２．処理３を構成し各処理の間に比較デー
タを与えて比較信号を発する。１回目は比較デーダニｏ
’、２回目は比較データ゛’１”、３回目は比較デーラ
ダ゛２°°で比較するものとする。ここで、処理１の中
で暴走して処理１からぬけ出せなくなった場合を考える
と、処理１で従来通りタイムカウンタ１がオーバーフロ
ーとなり暴走を検出できる。このとき、暴走して処理１
の途中で処理３ヘプログラムの実行が飛んでしまった場
合は、従来であれば処理３が実行されることからタイム
カウンタ１はリセットされオーバーフローは発生しない
。しかし、この実施例では１回目の比較を比較データ“
２°′で行うことになり比較一致信号は出力されずタイ
ムカウンタ１はリセットされない。タイムカウンタ１の
カウントはそのまま続けられオーバーフローする。従っ
て暴走を検出できる。

第３図はプログラムの流れの別の例を示す図である。処
理１がｍ回のループとなっている場合にループの内側つ
まり処理１を１回行うごとにカウンタのリセットを行い
たい場合には比較データは変数としてプログラム中に用
意されたループカウンタＭの値を使用することで実現さ
れる。この例の場合も、処理途中で暴走し、他の処理へ
飛んでしまっても比較データが一致しないことがらタイ
ムカウンタ１はオーバーフローとなり暴走を検出できる
。

第４図は本発明の第２の実施例を示すブロック図である
。第１の実施例に対しＯＲ回路５が追加され、−数枚出
回路４のかわりに一致・不一致検出回路４２が使用され
ている。一致・不一致検出回路４２は比較信号の入力時
に比軸データと初期化カウンタの内容を比較し一致して
いれば一致信号がＯＲ回ｌ￥８３と初期値カウンタ２に
入力され、不一致であれば不一致信号がＯＲ回路５を介
してオーバーフロー信号となる。ＯＲ回路５の他の入力
はタイムカウンタ１のオーバーフローである。

本実施例では従来のタイムカウンタ１のオーバーフロー
に加えて暴走により本来比較すべき比較データでないも
のでタイムカウンタ１のリセットの為の比較を行う、つ
まり初期化カウンタ２の値と異なる比較データで比較を
行った場合正常のプログラムの処理が行なわれていない
と判断しタイムカウンタ１のオーバーフローを待たずに
ＯＲ回路５により一致・不一致検出回路４２の不一致信
号をもって正常処理への復旧を行うトリガーとする。

〔発明の効果〕

本発明は、従来の暴走監視タイマに於て「暴走経路にタ
イマのリセット処理がある」場合、暴走であっても正常
であるとして動作するためその機能をはたせないという
欠点を改善することができる。本発明により予期せぬ外
来ノイズ等によるプログラム制御方式の電子機器の誤動
作を確実に防ぐことが可能となるという効果がある。さ
らに、初期化カウンタの値から、その暴走した処理が何
に相当するのかも知ることができるため、暴走に対する
処置を敏速に行うことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の示すブロック図、第２
ＵｙＪは本発明の詳細な説明する図、第３図は本発明の
他の動作例を説明する図、第４図は本発明の第２の実施
例を示すブロック図である。 １・・・タイムカウンタ、２・・・初期化カウンタ、３
・・・ＯＲ回路、４１・・・−数構出回路、４２・・・
一致・不一致検出回路、５・・・ＯＲ回路。 代理人　弁理士　内　原　　晋゛゛ −Ｌ−Ｋ ・３６ ）へ や

Claims (1)

【特許請求の範囲】
1. プログラム実行時の暴走を検出するプログラム暴走監視
   タイマにおいて、入力されたクロックをカウントするタ
   イムカウンタと、前記タイムカウンタを初期化するごと
   に初期化の回数をカウントする初期化カウンタと、前記
   初期化カウンタ出力と前記プログラムの実行に伴い入力
   されるこの初期化の回数に対応する比較データとを比較
   し一致したとき前記タイムカウンタを初期化する手段を
   有することを特徴とするプログラム暴走監視タイマ。