JPH09101981A - 論理回路解析装置及び論理回路解析方法 - Google Patents

Abstract

(57)【要約】 【課題】 解析作業に誤りが生じる可能性が低く、解析
時間が短くてすむ論理回路解析装置及び論理回路解析方
法を提供する。 【解決手段】 ネットリスト１及び論理シミュレーショ
ン結果８に基づき論理回路の動作解析を行う論理回路解
析装置であって、上記ネットリストを読み込み上記ネッ
トリストに記述されている信号名の中から解析を希望す
る信号名が付された信号について、該信号に関与する素
子を上記ネットリストから抽出し抽出した上記素子の論
理シンボルを生成する（２，３，４）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路の論理シ
ミュレーション結果を解析する論理回路解析装置及び論
理回路解析方法に関する。

【０００２】

【従来の技術】従来、ネットリストをもとに論理シミュ
レーション結果を解析する場合、以下の二つの方法があ
った。 （１）期待通りの値が出力されていない信号を出発点と
して、回路の主入力の方向に向かって各信号とその値を
追跡する。各素子間の接続情報は、設計者がネットリス
トから読み取る。この場合の例を図７、図８を用いて以
下に説明する。図７はシミュレーション結果解析の対象
となる、ある論理回路を表現するネットリストを示して
いる。図８は図７に示されるネットリストに基づく論理
回路図である。尚、解析時においては、この論理回路図
は存在しないものとする。又、論理シミュレーションの
結果、時刻ｔｌにおける信号ＯＵＴ１の論理値が期待通
りに出力されていないとする。この原因を調べるため
に、まず信号ＯＵＴ１がどの素子と接続されているかを
調べる必要がある。これは、図７のネットリストを設計
者が見て調べる。この例では上記ネットリストに基づけ
ば、信号ＯＵＴ１にはＡＮＤという素子が接続され、そ
のＡＮＤには信号Ｎ１，Ｎ２が接続されていることが分
かる。そして、この接続関係を分かりやすく視覚的に表
すために、設計者が論理回路図を作成していく。作成さ
れた論理回路図の例を図８に示す。次に時刻ｔｌ付近に
おけるＮ１，Ｎ２の論理値を設計者がタイミングチャー
トなどで表現されたシミュレーション結果から読み取
る。これらの作業を回路の主入力方向に向かって繰り返
すことにより、期待通りに動作しない原因を調べてい
く。 （２）他の一つの方法は次のものである。ネットリスト
から論理回路図を自動生成する。生成した論理回路図を
もとに上記（１）と同様の方法で論理シミュレーション
結果を解析する。

【０００３】

【発明が解決しようとする課題】上記（１）の手法で
は、設計者が素子間の接続情報をネットリストから読み
取る必要がある。また、読み取った結果を手書きあるい
は回路図エディタを用いて、論理回路図を作成する必要
がある。従って、解析作業に誤りが生じる可能性が高
い。また解析に必要な時間が長くなる。一方、指定され
た時刻における信号の論理値は、タイミングチャートな
どで表現されたシミュレーション結果から設計者が読み
取る。従って、解析作業に誤が生じる可能性が高い。ま
た解析に必要な時間が長くなる。又、上記（２）の手法
では、回路の規模が大きくなると、自動生成された回路
図が設計者にとって非常に見にくいものとなる。この結
果、解析作業が困難となるという問題がある。本発明は
このような問題点を解決するためになされたもので、解
析作業に誤りが生じる可能性が低く、解析時間が短くて
すむ論理回路解析装置及び論理回路解析方法を提供する
ことを目的とする。

【０００４】

【課題を解決するための手段】本発明の一態様による論
理回路解析装置は、ネットリスト及び論理シミュレーシ
ョン結果に基づき論理回路の動作解析を行う論理回路解
析装置であって、上記ネットリストを読み込み上記ネッ
トリストに記述されている信号名のうち解析を希望する
信号名が付された信号に関与する素子の論理シンボルを
生成することを特徴とする。

【０００５】ここで、解析を希望する信号名は、例えば
信号名指定手段を用いて設計者により指定され、論理シ
ンボルの生成は例えば部分回路図生成手段にて実行され
る。よって設計者は解析を希望する信号名を指定するこ
とで、指定した信号名の信号に関与する素子の論理シン
ボルが生成される。

【０００６】又、本発明の第２の態様による論理回路解
析装置は、ネットリスト及び論理シミュレーション結果
に基づき論理回路の動作解析を行う論理回路解析装置で
あって、上記ネットリストを読み込み上記ネットリスト
に含まれる信号名を表示する信号名表示手段と、表示さ
れた信号名のうち解析を希望する信号名が付された信号
に関与する素子の論理シンボルを生成する部分回路図生
成手段と、を備えたことを特徴とする。

【０００７】ここで、信号名表示手段はネットリストの
読み込み及び信号名の表示を行う。部分回路図生成手段
は、解析を希望する信号名が付された信号に関与する素
子について論理シンボルを生成する。

【０００８】又、本発明の第３の態様による論理回路解
析方法は、ネットリスト及び論理シミュレーション結果
に基づき論理回路の動作解析を行う論理回路解析方法で
あって、上記ネットリストを読み込み上記ネットリスト
に記述されている信号名のうち解析を希望する信号名が
付された信号に関与する素子の論理シンボルを生成し、
上記生成された論理シンボルのうち解析を希望する指定
論理シンボルに接続されている他の素子について上記指
定論理シンボルとの接続関係をも明示した論理回路図を
作成することを特徴とする。

【０００９】

【発明の実施の形態】本発明の一実施形態である論理回
路解析装置について図を参照しながら以下に説明する。
尚、本発明の他の実施形態である論理回路解析方法は上
記論理回路解析装置において実行されるものである。上
記論理回路解析装置は図２に示すように、解析制御装置
１１、ディスプレイ１２、キーボード１３、メモリ１
４、２次記憶装置１５、座標入力装置１６を備え、これ
らの各装置は互いに電気的に接続されている。図１を参
照しより具体的に構成を説明する。解析制御装置１１に
対応する機能を行うものが信号名表示制御手段２、部分
回路図生成手段４、部分回路図表示制御手段６及び、論
理値表示制御手段１０であり、キーボード１３及び座標
入力装置１６に対応する機能を行うものが信号名指定手
段３，素子指定手段５及び、時刻指定手段９であり、メ
モリ１４に対応する機能を行うものが部分回路図保存手
段７であり、２次記憶装置１５にはネットリスト１及び
論理シミュレーション結果８が格納されている。

【００１０】信号名表示制御手段２は、解析を行う対象
となる論理回路について記述されているネットリストを
読み込み、該回路中に存在する信号名の一覧表を上記デ
ィスプレイ１２に表示させる。信号名表示制御手段２
が、図７に示すネットリストを読み込み、ディスプレイ
１２上に信号名の一覧表を表示させた状態を図３に示
す。信号名指定手段３は、上述ようにしてディスプレイ
１２上に表示されている信号名一覧表に列挙される信号
名から解析を希望する信号の信号名を設計者が指定する
ための手段である。尚、このとき指定する信号は、一つ
であっても複数であってもよい。部分回路図生成手段４
は、信号名指定手段３にて指定された信号が関与する素
子、例えば上記信号を出力する素子や上記信号が入力さ
れる素子に対応する論理シンボルを生成する手段であ
る。部分回路図表示制御手段６は、部分回路図生成手段
４によって生成された論理シンボルをディスプレイ１２
上に表示させるための手段である。図３に示す信号名一
覧表に表示される例えば「ＯＵＴ１」の信号を信号指定
手段３にて設計者が指定した場合、部分回路図生成手段
４にて上記「ＯＵＴ１」の信号を出力する素子がネット
リスト１に基づき抽出され、抽出された素子に対応する
論理シンボルが生成される。上記例の場合、「ＯＵＴ
１」の信号を出力するＡＮＤ回路２０が部分回路図とし
て生成され、このＡＮＤ回路２０は部分回路図表示制御
手段６にて図４に示すように表示される。

【００１１】素子指定手段５は、部分回路図表示制御手
段６によってディスプレイ１２上に表示されている回路
図中の一又は複数の素子を指定する手段である。素子指
定手段５によって指定された素子について、部分回路図
生成手段４は、ネットリスト１に基づき、さらに上記指
定された素子に接続されている他の素子を抽出し、該素
子についての論理シンボルを生成するとともに、上記指
定した素子の論理シンボルと上記他の素子の論理シンボ
ルとの接続関係が分かるようにしながら、さらに部分回
路図を生成する。このようにしてさらに生成された部分
回路図は、部分回路図表示制御手段６によってその回路
図がディスプレイ１２上に表示される。尚、図５に、素
子指定手段５にて上記ＡＮＤ回路２０を指定した場合、
該ＡＮＤ回路２０に接続される他の素子である、ＡＮＤ
回路２１及びＡＮＤ回路２２がＡＮＤ回路２０との接続
関係が分かるように表示された状態を示す。部分回路図
保存手段７は、部分回路図表示制御手段６において表示
されている回路図を保存する動作を行う。

【００１２】時刻指定手段９は、ある時刻における信号
の論理値を論理シミュレーション結果８から知りたい場
合に、その時刻を指定する手段である。論理値表示制御
手段１０は、時刻指定手段９により指定された時刻にお
ける各信号の論理値を論理シミュレーション結果８に基
づき抽出し、抽出した論理値を表示されている回路図中
に表示する手段である。このようにして論理値をディス
プレイ１２上に表示した状態を図６に示す。

【００１３】このように構成される論理回路解析装置の
動作を以下に説明する。まず、解析制御装置１１は、ネ
ットリスト１のデータと論理シミュレーション結果８の
データを読み込みメモリ１４に格納する。信号名表示制
御手段２はネットリスト１に基づき、上述した信号名一
覧表を作成しディスプレイ１２上に表示する。設計者は
表示された上記信号名一覧表に列挙される信号名から例
えばマウス等を使用し解析を希望する信号の信号名を指
定する。解析を希望する信号が指定されることで、ネッ
トリスト１を読み込んだ部分回路図生成手段４は解析希
望信号が関与する素子をネットリスト１から抽出し抽出
した素子の論理シンボルを生成する。部分回路図表示制
御手段６は生成された論理シンボルをディスプレイ１２
上に表示する。このようにしてディスプレイ１２上に表
示された一つもしくは複数の論理シンボルの中から、設
計者は、さらに解析を希望する論理シンボルを、例えば
マウス等の素子指定手段５を使用して指定する。この論
理シンボルの指定により、再び部分回路図生成手段４
は、ネットリスト１に基づき、上記指定された論理シン
ボルの素子に接続する他の素子を抽出し該素子の論理シ
ンボルを生成する。生成された論理シンボルは、部分回
路図表示制御手段６によって、指定された論理シンボル
との接続をも表示しながら、上記他の素子の論理シンボ
ルをディスプレイ１２上に表示する。

【００１４】又、設計者が、時刻指定手段９を使用して
任意の時刻を指定した場合、論理値表示制御手段１０に
よって上記指定時刻における信号の論理値がシミュレー
ション結果８に基づき抽出され、部分回路図が表示され
ているディスプレイ１２上に表示される。又、このよう
にして生成された部分回路図は部分回路図保持手段７に
格納される。

【００１５】このように、本実施形態による論理回路解
析装置によれば、解析対象となる論理回路のネットリス
トを読み込み、指定された信号名に接続されている素子
の論理シンボルを生成し表示するので、信号追跡を容易
に行うことができる。さらに又、指定された指定論理シ
ンボルに接続されている他の素子の論理シンボルについ
て、上記指定論理シンボルと上記他の論理シンボルとの
接続関係が分かるようにして表示を行うので、信号追跡
を容易に行うことができる。さらに又、指定された時刻
における各信号の論理値を部分回路図上に表示するの
で、論理シミュレーション結果の解析を容易に行うこと
ができる。

【００１６】

【発明の効果】以上詳述したように本発明の一態様及び
第２の態様の論理回路解析装置によれば、解析対象とな
る論理回路のネットリストを読み込み、指定された信号
名に接続されている素子の論理シンボルを生成すること
より、信号追跡を容易に行うことができる。又、ネット
リストの解析に人が関与しないので解析作業に誤りが生
じる可能性が低く、解析時間を短くすることができる。
又、本発明に第３の態様の論理回路解析方法によれば、
まず解析を希望する信号を指定することで指定された信
号に関与する素子の論理シンボルが生成され、次に、こ
のように生成された論理シンボルを指定することで、該
指定論理シンボルに接続する他の素子の論理シンボル
が、上記指定論理シンボルとの接続状態をも含めて表示
するようにしたことより、対話的に解析動作を行うこと
ができるとともに、信号追跡を容易に行うことができ、
又、ネットリストの解析に人が関与しないので解析作業
に誤りが生じる可能性が低く、解析時間を短くすること
ができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態における論理回路解析装
置の構成を示すブロック図である。

【図２】 図１に示す論理回路解析装置のハードウエア
構成例を示すブロック図である。

【図３】 図１に示す論理回路解析装置にてネットリス
トに基づき作成された信号名一覧表を示す図である。

【図４】 図３に示す信号名一覧表から指定された信号
が関与する素子について論理シンボルが表示された状態
を示す図である。

【図５】 図４に示す論理シンボルに接続されている他
の論理シンボルについて表示された状態を示す図であ
る。

【図６】 所定時刻における各信号の論理値を表示した
状態を示す図である。

【図７】 ネットリストを示す図である。

【図８】 図７に示すネットリストに記述される内容を
論理回路図に表した状態を示す図である。

【符号の説明】

１…ネットリスト、２…信号名表示制御手段、３…信号
名指定手段、４…部分回路図生成手段、５…素子指定手
段、６…部分回路図表示制御手段、７…部分回路図保持
手段、８…シミュレーション結果、９…時刻指定手段、
１０…論理値表示制御手段、１１…解析制御装置、１２
…ディスプレイ、１３…キーボード、１４…メモリ、１
５…２次記憶装置、１６…座標入力装置、２０，２１，
２２…ＡＮＤ回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ネットリスト及び論理シミュレーション
   結果に基づき論理回路の動作解析を行う論理回路解析装
   置であって、 上記ネットリストを読み込み上記ネットリストに記述さ
   れている信号名のうち解析を希望する信号名が付された
   信号に関与する素子の論理シンボルを生成することを特
   徴とする論理回路解析装置。
2. 【請求項２】 上記生成された論理シンボルのうち解析
   を希望する指定論理シンボルに接続されている他の素子
   について上記指定論理シンボルとの接続関係をも明示し
   た論理回路図を作成する、請求項１記載の論理回路解析
   装置。
3. 【請求項３】 上記論理シミュレーション結果内の指定
   された時刻における信号の論理値を上記論理シミュレー
   ション結果から読み取り表示する、請求項１又は２記載
   の論理回路解析装置。
4. 【請求項４】 ネットリスト及び論理シミュレーション
   結果に基づき論理回路の動作解析を行う論理回路解析装
   置であって、 上記ネットリストを読み込み上記ネットリストに含まれ
   る信号名を表示する信号名表示手段と、 表示された信号名のうち解析を希望する信号名が付され
   た信号に関与する素子の論理シンボルを生成する部分回
   路図生成手段と、を備えたことを特徴とする論理回路解
   析装置。
5. 【請求項５】 上記部分回路図生成手段に接続され上記
   部分回路図生成手段にて生成された論理シンボルの中か
   ら解析を希望する指定論理シンボルを指定する素子指定
   手段を備え、 上記部分回路図生成手段は、さらに、上記素子指定手段
   にて指定された指定論理シンボルに接続されている他の
   素子について上記指定論理シンボルとの接続関係をも明
   示した論理回路図を作成する、請求項４記載の論理回路
   解析装置。
6. 【請求項６】 上記部分回路図作成手段に接続され、上
   記論理シミュレーション結果における時刻内から指定さ
   れた任意の時刻における信号の論理値を上記論理シミュ
   レーション結果から読み取り上記論理回路図内に表示す
   る論理値表示手段をさらに備えた、請求項５記載の論理
   回路解析装置。
7. 【請求項７】 ネットリスト及び論理シミュレーション
   結果に基づき論理回路の動作解析を行う論理回路解析方
   法であって、 上記ネットリストを読み込み上記ネットリストに記述さ
   れている信号名のうち解析を希望する信号名が付された
   信号に関与する素子の論理シンボルを生成し、 上記生成された論理シンボルのうち解析を希望する指定
   論理シンボルに接続されている他の素子について上記指
   定論理シンボルとの接続関係をも明示した論理回路図を
   作成することを特徴とする論理回路解析方法。