JPH11345252A - 論理検証装置 - Google Patents
論理検証装置Info
- Publication number
- JPH11345252A JPH11345252A JP10152753A JP15275398A JPH11345252A JP H11345252 A JPH11345252 A JP H11345252A JP 10152753 A JP10152753 A JP 10152753A JP 15275398 A JP15275398 A JP 15275398A JP H11345252 A JPH11345252 A JP H11345252A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- display area
- display
- displayed
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 論理回路のシミュレーション結果の波形表示
を工夫することによって、解析に際して行う波形表示操
作の効率を向上させることができる論理検証装置を提供
する。 【解決手段】 表示部４は、複数表示領域作成部５を有
し、第１の波形表示領域６ａと第２の波形表示領域６ｂ
を一つの画面上に形成する。表示対象相関情報設定部３
では、各波形表示領域で表示する対象となる信号又は信
号を出力する回路を特定する表示対象情報が設定され
る。この表示対象情報に基づいて表示すべき信号の波形
が特定されてその信号の波形データ（シミュレーション
結果）が抽出される。第１の波形表示領域６ａには、或
る回路の全体の信号の出力波形が表示される。そして、
この第１の波形表示領域６ａにおいてマウス等によって
所定箇所を操作者が指示すると、この指示箇所における
情報と前記表示対象情報とに基づいて第２の波形表示領
域６ｂには、所定の信号の波形が表示される。
を工夫することによって、解析に際して行う波形表示操
作の効率を向上させることができる論理検証装置を提供
する。 【解決手段】 表示部４は、複数表示領域作成部５を有
し、第１の波形表示領域６ａと第２の波形表示領域６ｂ
を一つの画面上に形成する。表示対象相関情報設定部３
では、各波形表示領域で表示する対象となる信号又は信
号を出力する回路を特定する表示対象情報が設定され
る。この表示対象情報に基づいて表示すべき信号の波形
が特定されてその信号の波形データ（シミュレーション
結果）が抽出される。第１の波形表示領域６ａには、或
る回路の全体の信号の出力波形が表示される。そして、
この第１の波形表示領域６ａにおいてマウス等によって
所定箇所を操作者が指示すると、この指示箇所における
情報と前記表示対象情報とに基づいて第２の波形表示領
域６ｂには、所定の信号の波形が表示される。
Description
【０００１】
【発明の属する技術分野】この発明は、論理回路のシミ
ュレーション結果を波形で表示する波形表示機能を備え
た論理検証装置に関する。
ュレーション結果を波形で表示する波形表示機能を備え
た論理検証装置に関する。
【０００２】
【従来の技術】論理回路のシミュレーション結果の解
析、即ち、不具合信号の発見および不具合信号の原因探
索は、例えば、論理シミュレータが出力したダンプファ
イルを論理検証装置に読み込ませて各信号の波形表示を
行ったり、或いは、論理シミュレータ自身が備える論理
検証装置にて波形表示を行い、自動的に或いは当該波形
を検証者が検証することにより行っている。そして、近
年においては、検証者による不具合の原因発見が効率的
に行えるように、論理検証装置には、波形表示の対象と
なる機能ブロックや信号（入出力端子）を任意に選択す
る機能、或いは波形を拡大表示する機能などが備えられ
ている。更に、出力端子から入力端子に逆上って、或る
出力信号の不定値の出現原因をトレースしていく機能も
開発されている（特開平５−１３５１３２号公報参照
ＩＰＣ Ｇ０６Ｆ １５／６０）。
析、即ち、不具合信号の発見および不具合信号の原因探
索は、例えば、論理シミュレータが出力したダンプファ
イルを論理検証装置に読み込ませて各信号の波形表示を
行ったり、或いは、論理シミュレータ自身が備える論理
検証装置にて波形表示を行い、自動的に或いは当該波形
を検証者が検証することにより行っている。そして、近
年においては、検証者による不具合の原因発見が効率的
に行えるように、論理検証装置には、波形表示の対象と
なる機能ブロックや信号（入出力端子）を任意に選択す
る機能、或いは波形を拡大表示する機能などが備えられ
ている。更に、出力端子から入力端子に逆上って、或る
出力信号の不定値の出現原因をトレースしていく機能も
開発されている（特開平５−１３５１３２号公報参照
ＩＰＣ Ｇ０６Ｆ １５／６０）。
【０００３】
【発明が解決しようとする課題】しかしながら、シミュ
レーションの結果において不具合が見つかった場合、そ
の原因は一つではなく複数存在している場合があり、ま
た、不定値の出現原因をトレースしていく場合にも、出
現原因が多数見つかる場合があるため、解析に多くの手
間を要しているのが実情である。
レーションの結果において不具合が見つかった場合、そ
の原因は一つではなく複数存在している場合があり、ま
た、不定値の出現原因をトレースしていく場合にも、出
現原因が多数見つかる場合があるため、解析に多くの手
間を要しているのが実情である。
【０００４】この発明は、上記の事情に鑑み、論理回路
のシミュレーション結果の波形表示を工夫することによ
って、解析に際して行う波形表示操作の効率を向上でき
る論理検証装置を提供することを目的とする。
のシミュレーション結果の波形表示を工夫することによ
って、解析に際して行う波形表示操作の効率を向上でき
る論理検証装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明の論理検証装置
は、上記の課題を解決するために、少なくとも第１の波
形表示領域と第２の波形表示領域を一つの画面上に形成
できるように構成された表示手段と、各波形表示領域で
表示する対象となる信号又は信号を出力する回路を特定
する表示対象情報が設定される表示対象情報設定部と、
第１の波形表示領域上で操作者によって指示されること
で得られる情報と前記表示対象情報とに基づいて第２の
波形表示領域に表示すべき波形を選択して表示する制御
を行う表示制御手段と、を備えたことを特徴とする。
は、上記の課題を解決するために、少なくとも第１の波
形表示領域と第２の波形表示領域を一つの画面上に形成
できるように構成された表示手段と、各波形表示領域で
表示する対象となる信号又は信号を出力する回路を特定
する表示対象情報が設定される表示対象情報設定部と、
第１の波形表示領域上で操作者によって指示されること
で得られる情報と前記表示対象情報とに基づいて第２の
波形表示領域に表示すべき波形を選択して表示する制御
を行う表示制御手段と、を備えたことを特徴とする。
【０００６】上記の構成において、例えば、或る全体回
路の出力端Ａ，Ｂ，Ｃ，Ｄの出力波形が第１の波形表示
領域上に表示されるとする。また、表示対象情報とし
て、前記全体回路の一部を構成している所定回路の信号
名称が設定されているとする。そして、前記第１の波形
表示領域上で操作者によって前記出力端Ａの出力波形が
例えばポインティングデバイスによって指示されたとす
る。すると、例えば、出力端Ａの出力波形の波形と前記
所定回路の信号の波形とが第２の波形表示領域上に表示
されることになる。この第２の波形表示領域の表示波形
を見ることで、出力端Ａの出力波形と前記所定回路の信
号との関係を直ちに検証することが可能になる。
路の出力端Ａ，Ｂ，Ｃ，Ｄの出力波形が第１の波形表示
領域上に表示されるとする。また、表示対象情報とし
て、前記全体回路の一部を構成している所定回路の信号
名称が設定されているとする。そして、前記第１の波形
表示領域上で操作者によって前記出力端Ａの出力波形が
例えばポインティングデバイスによって指示されたとす
る。すると、例えば、出力端Ａの出力波形の波形と前記
所定回路の信号の波形とが第２の波形表示領域上に表示
されることになる。この第２の波形表示領域の表示波形
を見ることで、出力端Ａの出力波形と前記所定回路の信
号との関係を直ちに検証することが可能になる。
【０００７】つまり、少なくとも第１と第２の波形表示
領域が一つの画面上に形成されることで、様々な波形を
一度に効率的に見ることができ、しかも、第１の波形表
示領域に表示される信号波形と第２波形表示領域に表示
される信号波形は、前記表示対象情報に基づいた所定の
関連を有するものであり、更に、第２の波形表示領域に
表示しようとする波形を操作者は第１の波形表示領域上
においてポインティングデバイス等によって指定するこ
とができるので、解析に際して行う波形表示操作の効率
が向上する。更に述べれば、一つの波形表示領域しかな
いために例えば不定値の出現原因をトレースしていく場
合に波形の拡大や表示対象の切換を何度も繰り返すとい
った手間を無くすことが可能になるので、回路の動作解
析に要する時間を削減できることになる。
領域が一つの画面上に形成されることで、様々な波形を
一度に効率的に見ることができ、しかも、第１の波形表
示領域に表示される信号波形と第２波形表示領域に表示
される信号波形は、前記表示対象情報に基づいた所定の
関連を有するものであり、更に、第２の波形表示領域に
表示しようとする波形を操作者は第１の波形表示領域上
においてポインティングデバイス等によって指定するこ
とができるので、解析に際して行う波形表示操作の効率
が向上する。更に述べれば、一つの波形表示領域しかな
いために例えば不定値の出現原因をトレースしていく場
合に波形の拡大や表示対象の切換を何度も繰り返すとい
った手間を無くすことが可能になるので、回路の動作解
析に要する時間を削減できることになる。
【０００８】回路接続情報が格納された記憶手段を備え
るとともに、前記表示制御手段は、前記回路接続情報を
更に考慮して第２の波形表示領域に表示すべき波形を選
択して表示する制御を行うようになっていてもよい。ま
た、前記表示制御手段は、第１の波形表示領域上で操作
者によって指示されることで得られる情報と前記表示対
象情報とに基づいて第２の波形表示領域に表示すべき波
形の時間範囲を決定するようになっていてもよい。
るとともに、前記表示制御手段は、前記回路接続情報を
更に考慮して第２の波形表示領域に表示すべき波形を選
択して表示する制御を行うようになっていてもよい。ま
た、前記表示制御手段は、第１の波形表示領域上で操作
者によって指示されることで得られる情報と前記表示対
象情報とに基づいて第２の波形表示領域に表示すべき波
形の時間範囲を決定するようになっていてもよい。
【０００９】
【発明の実施の形態】以下、この発明の実施の形態を図
に基づいて説明する。
に基づいて説明する。
【００１０】図１は、この発明の実施の形態の論理検証
装置の概略構成を示したブロック図である。第１記憶部
１には、回路接続情報（ネットリスト）が格納されてい
る。回路接続情報とは、回路を構成している論理素子及
び論理素子間の接続関係等を定義する情報であり、例え
ば、図３に示すように、回路（ｔｏｐ）が回路（ｉｎｓ
ｔ０）や回路（ｉｎｓｔ１）を備えているといった情
報、回路（ｔｏｐ）は信号ＷＣＬＫ，ＴＣＮＴ，ＤＢＵ
Ｓ，ＩＮＩＴ，ＸＴＲＧを入出力するといった情報、回
路（ｉｎｓｔ０）は信号ＡＡ，ＢＢ，ＣＣ，ＤＤを入出
力するといった情報、或いは、図５（ｃ）に示すよう
に、回路（ｉｎｓｔ２）は信号ＸＴＲＧを入力するとい
った情報などがある。また、第２記憶部２には、シミュ
レーション結果である波形情報が格納されている。波形
情報は、図示しない論理シミュレータから与えられた
り、或いは論理検証装置自体がシミュレーションを行っ
て得ることができる。
装置の概略構成を示したブロック図である。第１記憶部
１には、回路接続情報（ネットリスト）が格納されてい
る。回路接続情報とは、回路を構成している論理素子及
び論理素子間の接続関係等を定義する情報であり、例え
ば、図３に示すように、回路（ｔｏｐ）が回路（ｉｎｓ
ｔ０）や回路（ｉｎｓｔ１）を備えているといった情
報、回路（ｔｏｐ）は信号ＷＣＬＫ，ＴＣＮＴ，ＤＢＵ
Ｓ，ＩＮＩＴ，ＸＴＲＧを入出力するといった情報、回
路（ｉｎｓｔ０）は信号ＡＡ，ＢＢ，ＣＣ，ＤＤを入出
力するといった情報、或いは、図５（ｃ）に示すよう
に、回路（ｉｎｓｔ２）は信号ＸＴＲＧを入力するとい
った情報などがある。また、第２記憶部２には、シミュ
レーション結果である波形情報が格納されている。波形
情報は、図示しない論理シミュレータから与えられた
り、或いは論理検証装置自体がシミュレーションを行っ
て得ることができる。
【００１１】表示対象相関情報設定部３は、表示対象と
なる信号又は信号を出力する回路を特定する表示対象情
報を設定するための機能ブロックである。表示対象情報
は、例えば、図２（ａ）（ｂ）（ｃ）に各々示すような
記述によって作成される。かかる記述は、操作者がキー
ボード等を用いて行うことができる。
なる信号又は信号を出力する回路を特定する表示対象情
報を設定するための機能ブロックである。表示対象情報
は、例えば、図２（ａ）（ｂ）（ｃ）に各々示すような
記述によって作成される。かかる記述は、操作者がキー
ボード等を用いて行うことができる。
【００１２】ここで、図２（ａ）の記述による表示対象
情報は、回路（ｔｏｐ）における信号の波形を表示する
こと、及び表示時間を特定せずに例えば全時間における
波形を表示することを示している。また、図２（ｂ）の
記述による表示対象情報は、回路（ｔｏｐ）を構成して
いる回路（ｉｎｓｔ０）の信号の波形を表示すること、
回路（ｔｏｐ）を構成している回路（ｉｎｓｔ１）のＣ
ＬＫ信号の波形を表示すること、ＳＥＬＥＣＴＥＤの信
号の波形を表示すること、及び表示時間はＳＥＬＥＣＴ
ＥＤを基準に前後１００ｎｓの間であることを示してい
る。また、図２（ｃ）の記述による表示対象情報は、回
路（ｔｏｐ）を構成している回路（ｉｎｓｔ１）のＣＬ
Ｋ信号の波形を表示すること、ＳＥＬＥＣＴＥＤを入力
（ＩＮＰＵＴ）する回路の信号の波形を表示すること、
及び表示時間はＳＥＬＥＣＴＥＤを基準に前後２０ｎｓ
の間であることを示している。なお、上記のＳＥＬＥＣ
ＴＥＤは、後述する第１の波形表示領域上で操作者によ
って指示されることで得られる情報であり、図４（ａ）
に示すように指定された場合は、ＳＥＬＥＣＴＥＤは、
“／ｔｏｐ／ＷＣＬＫ”及び“８０００ｎｓ”となる。
情報は、回路（ｔｏｐ）における信号の波形を表示する
こと、及び表示時間を特定せずに例えば全時間における
波形を表示することを示している。また、図２（ｂ）の
記述による表示対象情報は、回路（ｔｏｐ）を構成して
いる回路（ｉｎｓｔ０）の信号の波形を表示すること、
回路（ｔｏｐ）を構成している回路（ｉｎｓｔ１）のＣ
ＬＫ信号の波形を表示すること、ＳＥＬＥＣＴＥＤの信
号の波形を表示すること、及び表示時間はＳＥＬＥＣＴ
ＥＤを基準に前後１００ｎｓの間であることを示してい
る。また、図２（ｃ）の記述による表示対象情報は、回
路（ｔｏｐ）を構成している回路（ｉｎｓｔ１）のＣＬ
Ｋ信号の波形を表示すること、ＳＥＬＥＣＴＥＤを入力
（ＩＮＰＵＴ）する回路の信号の波形を表示すること、
及び表示時間はＳＥＬＥＣＴＥＤを基準に前後２０ｎｓ
の間であることを示している。なお、上記のＳＥＬＥＣ
ＴＥＤは、後述する第１の波形表示領域上で操作者によ
って指示されることで得られる情報であり、図４（ａ）
に示すように指定された場合は、ＳＥＬＥＣＴＥＤは、
“／ｔｏｐ／ＷＣＬＫ”及び“８０００ｎｓ”となる。
【００１３】表示部４は、図示しないＣＲＴ等の表示画
面及び映像信号発生手段等の基本的な映像表示構成を備
える。そして、前記表示対象相関情報設定部３から表示
対象となる信号を知得し、この表示対象となる信号の波
形データ（シミュレーション結果）を第２記憶部２から
取り出して表示波形となる映像信号を発生させるととも
に、前記表示対象相関情報設定部３からの情報によって
は、回路接続情報が必要になるので、この場合には、第
１記憶部１から回路接続情報を取り出して表示すべき信
号を割り出し、その信号の波形データを第２記憶部２か
ら取り出すようになっている。
面及び映像信号発生手段等の基本的な映像表示構成を備
える。そして、前記表示対象相関情報設定部３から表示
対象となる信号を知得し、この表示対象となる信号の波
形データ（シミュレーション結果）を第２記憶部２から
取り出して表示波形となる映像信号を発生させるととも
に、前記表示対象相関情報設定部３からの情報によって
は、回路接続情報が必要になるので、この場合には、第
１記憶部１から回路接続情報を取り出して表示すべき信
号を割り出し、その信号の波形データを第２記憶部２か
ら取り出すようになっている。
【００１４】表示部４における複数表示領域作成部５
は、この実施の形態では、第１の波形表示領域６ａと第
２の波形表示領域６ｂの二つの波形表示領域を発生させ
る。例えば、一つの表示画面を予め決められた大きさの
第１の波形表示領域６ａと第２の波形表示領域６ｂに区
分けしておき、第１の波形表示領域６ａにおいてＳＥＬ
ＥＣＴＥＤが指定されたときに、第２の波形表示領域６
ｂに所定の波形表示を行う手法、或いは、当初において
は第１の波形表示領域６ａのみを形成し、この第１の波
形表示領域６ａにおいてＳＥＬＥＣＴＥＤが指定された
ときに、第２の波形表示領域６ｂをウィンドウとして発
生させて所定の波形表示を行う手法などが考えられる。
は、この実施の形態では、第１の波形表示領域６ａと第
２の波形表示領域６ｂの二つの波形表示領域を発生させ
る。例えば、一つの表示画面を予め決められた大きさの
第１の波形表示領域６ａと第２の波形表示領域６ｂに区
分けしておき、第１の波形表示領域６ａにおいてＳＥＬ
ＥＣＴＥＤが指定されたときに、第２の波形表示領域６
ｂに所定の波形表示を行う手法、或いは、当初において
は第１の波形表示領域６ａのみを形成し、この第１の波
形表示領域６ａにおいてＳＥＬＥＣＴＥＤが指定された
ときに、第２の波形表示領域６ｂをウィンドウとして発
生させて所定の波形表示を行う手法などが考えられる。
【００１５】表示制御部７は、操作者の指示に従って、
前記第１の波形表示領域６ａと第２の波形表示領域６ｂ
の表示切換、各波形表示領域の移動、或いは表示の拡大
／縮小といった制御を行う。
前記第１の波形表示領域６ａと第２の波形表示領域６ｂ
の表示切換、各波形表示領域の移動、或いは表示の拡大
／縮小といった制御を行う。
【００１６】図４（ａ）は、第１の波形表示領域６ａの
表示内容を示した説明図であり、図４（ｂ）は、図２
（ｂ）の記述によって表示対象相関情報が設定されてい
る場合において、前記第１の波形表示領域６ａにおける
ｔｏｐ／ＷＣＬＫの波形を表示している箇所の中の所定
箇所（図において“ここを選択”で示される箇所）がマ
ウス等で指定されたときに、第２の波形表示領域６ｂに
表示される波形を示した説明図である。即ち、図２
（ｂ）の記述に基づき、回路（ｔｏｐ）を構成している
回路（ｉｎｓｔ０）の各信号（ＡＡ，ＢＢ，ＣＣ，Ｄ
Ｄ）及び回路（ｉｎｓｔ１）のＣＬＫ信号の波形を表示
するるとともに、ｔｏｐ／ＷＣＬＫの波形も表示するこ
とになる。そして、その時間範囲は、前記所定箇所（指
定箇所）が８０００ｎｓに相当する箇所であったので、
ＳＥＬＥＣＴＥＤは８０００ｎｓであるとして、その前
後１００ｎｓの間とされる。
表示内容を示した説明図であり、図４（ｂ）は、図２
（ｂ）の記述によって表示対象相関情報が設定されてい
る場合において、前記第１の波形表示領域６ａにおける
ｔｏｐ／ＷＣＬＫの波形を表示している箇所の中の所定
箇所（図において“ここを選択”で示される箇所）がマ
ウス等で指定されたときに、第２の波形表示領域６ｂに
表示される波形を示した説明図である。即ち、図２
（ｂ）の記述に基づき、回路（ｔｏｐ）を構成している
回路（ｉｎｓｔ０）の各信号（ＡＡ，ＢＢ，ＣＣ，Ｄ
Ｄ）及び回路（ｉｎｓｔ１）のＣＬＫ信号の波形を表示
するるとともに、ｔｏｐ／ＷＣＬＫの波形も表示するこ
とになる。そして、その時間範囲は、前記所定箇所（指
定箇所）が８０００ｎｓに相当する箇所であったので、
ＳＥＬＥＣＴＥＤは８０００ｎｓであるとして、その前
後１００ｎｓの間とされる。
【００１７】図５（ａ）は、第１の波形表示領域６ａの
表示内容を示した説明図であり、図５（ｂ）は、図２
（ｃ）の記述によって表示対象相関情報が設定されてい
る場合において、前記第１の波形表示領域６ａにおける
ｔｏｐ／ＸＴＲＧの波形を表示している箇所の中の所定
箇所（図において“ここを選択”で示される箇所）がマ
ウス等で指定されたときに、第２の波形表示領域６ｂに
表示される波形を示した説明図である。即ち、図２
（ｃ）の記述に基づき、ＳＥＬＥＣＴＥＤで示される信
号を入力（ＩＮＰＵＴ）する回路の信号の波形を表示す
ることになるが、ＳＥＬＥＣＴＥＤはｔｏｐ／ＸＴＲＧ
であるから、これを入力する回路は回路（ｔｏｐ／ｉｎ
ｓｔ２）であることを回路接続情報に基づいて知得し
（図５（ｃ）参照）、回路（ｔｏｐ／ｉｎｓｔ２）の各
信号（ＡＡ，ＢＢ，ＣＣ）を表示するとともに、ｔｏｐ
／ＸＴＲＧの波形も表示する。そして、その時間範囲
は、前記所定箇所が８０００ｎｓに相当する箇所であっ
たので、ＳＥＬＥＣＴＥＤは８０００ｎｓであるとし
て、その前後２０ｎｓの間とされる。
表示内容を示した説明図であり、図５（ｂ）は、図２
（ｃ）の記述によって表示対象相関情報が設定されてい
る場合において、前記第１の波形表示領域６ａにおける
ｔｏｐ／ＸＴＲＧの波形を表示している箇所の中の所定
箇所（図において“ここを選択”で示される箇所）がマ
ウス等で指定されたときに、第２の波形表示領域６ｂに
表示される波形を示した説明図である。即ち、図２
（ｃ）の記述に基づき、ＳＥＬＥＣＴＥＤで示される信
号を入力（ＩＮＰＵＴ）する回路の信号の波形を表示す
ることになるが、ＳＥＬＥＣＴＥＤはｔｏｐ／ＸＴＲＧ
であるから、これを入力する回路は回路（ｔｏｐ／ｉｎ
ｓｔ２）であることを回路接続情報に基づいて知得し
（図５（ｃ）参照）、回路（ｔｏｐ／ｉｎｓｔ２）の各
信号（ＡＡ，ＢＢ，ＣＣ）を表示するとともに、ｔｏｐ
／ＸＴＲＧの波形も表示する。そして、その時間範囲
は、前記所定箇所が８０００ｎｓに相当する箇所であっ
たので、ＳＥＬＥＣＴＥＤは８０００ｎｓであるとし
て、その前後２０ｎｓの間とされる。
【００１８】図６は、この実施の形態の論理検証装置に
おける波形表示のための処理内容を示したフローチャー
トである。まず、第２記憶部２からシミュレーション結
果を読み込み（ステップＳ１）、波形表示させる回路ブ
ロック名の入力を受け付ける（ステップ２）。操作者に
よって例えば、図２（ａ）の記述のごとく回路ブロック
名が入力されると、第１の波形表示領域を発生させて波
形表示を行う（ステップ３）。このときの波形表示が例
えば図４（ａ）の状態に相当する。次に、表示対象相関
情報の入力（例えば図２（ｂ）（ｃ）の記述）を受け付
ける（ステップＳ４）。そして、波形部分選択待ちを行
う（ステップ５）。操作者によって波形部分選択が行わ
れると（図４（ａ），図５（ａ）参照）、第２の波形表
示領域を発生させ（ステップ６）、表示対象の波形デー
タを出力する（ステップ７）。
おける波形表示のための処理内容を示したフローチャー
トである。まず、第２記憶部２からシミュレーション結
果を読み込み（ステップＳ１）、波形表示させる回路ブ
ロック名の入力を受け付ける（ステップ２）。操作者に
よって例えば、図２（ａ）の記述のごとく回路ブロック
名が入力されると、第１の波形表示領域を発生させて波
形表示を行う（ステップ３）。このときの波形表示が例
えば図４（ａ）の状態に相当する。次に、表示対象相関
情報の入力（例えば図２（ｂ）（ｃ）の記述）を受け付
ける（ステップＳ４）。そして、波形部分選択待ちを行
う（ステップ５）。操作者によって波形部分選択が行わ
れると（図４（ａ），図５（ａ）参照）、第２の波形表
示領域を発生させ（ステップ６）、表示対象の波形デー
タを出力する（ステップ７）。
【００１９】上記の構成であれば、第１の波形表示領域
６ａと第２の波形表示領域６ｂが一つの画面上に形成さ
れることで、様々な波形を一度に効率的に見ることがで
き、しかも、第１の波形表示領域６ａに表示される波形
と第２の波形表示領域６ｂに表示される波形は表示対象
情報に基づく所定の関連を有するものであり、更に、第
２の波形表示領域６ｂに表示しようとする波形を操作者
は第１の波形表示領域６ａ上においてマウス等によって
指定することができるので、解析に際して行う波形表示
操作の効率が向上する。
６ａと第２の波形表示領域６ｂが一つの画面上に形成さ
れることで、様々な波形を一度に効率的に見ることがで
き、しかも、第１の波形表示領域６ａに表示される波形
と第２の波形表示領域６ｂに表示される波形は表示対象
情報に基づく所定の関連を有するものであり、更に、第
２の波形表示領域６ｂに表示しようとする波形を操作者
は第１の波形表示領域６ａ上においてマウス等によって
指定することができるので、解析に際して行う波形表示
操作の効率が向上する。
【００２０】特に、図４（ａ）（ｂ）に示した態様であ
れば、全体の波形を見ながら注目する信号（更にはその
信号の時間的なポイント）を選択していって同時に他の
信号との関係を拡大表示で次々に観測していくことがで
きるという利点があり、図５（ａ）（ｂ）に示した態様
であれば、注目する信号を受け取る回路或いは注目する
信号を出力している回路のごとく、注目する信号の出所
等に関連するブロックの信号の移り変わりを次々に観測
していくことができる利点がある。
れば、全体の波形を見ながら注目する信号（更にはその
信号の時間的なポイント）を選択していって同時に他の
信号との関係を拡大表示で次々に観測していくことがで
きるという利点があり、図５（ａ）（ｂ）に示した態様
であれば、注目する信号を受け取る回路或いは注目する
信号を出力している回路のごとく、注目する信号の出所
等に関連するブロックの信号の移り変わりを次々に観測
していくことができる利点がある。
【００２１】なお、この実施の形態では、二つの波形表
示領域を一つの画面に発生させることとしたが、これに
限らず、３つ以上の波形表示領域を発生させるようにし
てもよいものである。
示領域を一つの画面に発生させることとしたが、これに
限らず、３つ以上の波形表示領域を発生させるようにし
てもよいものである。
【００２２】
【発明の効果】以上説明したように、この発明によれ
ば、少なくとも第１と第２の波形表示領域が一つの画面
上に形成されることで、様々な波形を一度に効率的に見
ることができ、しかも、第１の波形表示領域に表示され
る波形と第２波形表示領域に表示される波形は表示対象
情報に基づく所定の関連を有するものであり、更に、第
２の波形表示領域に表示しようとする波形を操作者は第
１の波形表示領域上において指定することができるの
で、解析に際して行う波形表示操作の効率が向上すると
いう効果を奏する。
ば、少なくとも第１と第２の波形表示領域が一つの画面
上に形成されることで、様々な波形を一度に効率的に見
ることができ、しかも、第１の波形表示領域に表示され
る波形と第２波形表示領域に表示される波形は表示対象
情報に基づく所定の関連を有するものであり、更に、第
２の波形表示領域に表示しようとする波形を操作者は第
１の波形表示領域上において指定することができるの
で、解析に際して行う波形表示操作の効率が向上すると
いう効果を奏する。
【図１】この発明の実施の形態の論理検証装置の構成を
示したブロック図である。
示したブロック図である。
【図２】図１の表示対象相関情報設定部における設定の
記述例を示した説明図である。
記述例を示した説明図である。
【図３】回路構成例を示す説明図である。
【図４】同図（ａ）は第１の波形表示領域の表示内容を
示した説明図であり、同図（ｂ）は第２の波形表示領域
の表示内容を示した説明図である。
示した説明図であり、同図（ｂ）は第２の波形表示領域
の表示内容を示した説明図である。
【図５】同図（ａ）は第１の波形表示領域の表示内容を
示した説明図であり、同図（ｂ）は第２の波形表示領域
の表示内容を示した説明図であり、同図（ｃ）は回路接
続情報例を示す説明図である。
示した説明図であり、同図（ｂ）は第２の波形表示領域
の表示内容を示した説明図であり、同図（ｃ）は回路接
続情報例を示す説明図である。
【図６】この発明の実施の形態の論理検証装置における
波形表示の処理内容を示したフローチャートである。
波形表示の処理内容を示したフローチャートである。
１ 第１記憶部 ２ 第２記憶部 ３ 表示対象相関情報設定部 ４ 表示部 ５ 複数表示領域作成部 ６ａ 第１の波形表示領域 ６ｂ 第２の波形表示領域 ７ 表示制御部
Claims (3)
- 【請求項１】 少なくとも第１の波形表示領域と第２の
波形表示領域を一つの画面上に形成できるように構成さ
れた表示手段と、各波形表示領域で表示する対象となる
信号又は信号を出力する回路を特定する表示対象情報が
設定される表示対象情報設定部と、第１の波形表示領域
上で操作者によって指示されることで得られる情報と前
記表示対象情報とに基づいて第２の波形表示領域に表示
すべき波形を選択して表示する制御を行う表示制御手段
と、を備えたことを特徴とする論理検証装置。 - 【請求項２】 回路接続情報が格納された記憶手段を備
えるとともに、前記表示制御手段は、前記回路接続情報
を更に考慮して第２の波形表示領域に表示すべき波形を
選択して表示する制御を行うようになっていることを特
徴とする請求項１に記載の論理検証装置。 - 【請求項３】 前記表示制御手段は、第１の波形表示領
域上で操作者によって指示されることで得られる情報と
前記表示対象情報とに基づいて第２の波形表示領域に表
示すべき波形の時間範囲を決定するようになっているこ
とを特徴とする請求項１又は請求項２に記載の論理検証
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10152753A JPH11345252A (ja) | 1998-06-02 | 1998-06-02 | 論理検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10152753A JPH11345252A (ja) | 1998-06-02 | 1998-06-02 | 論理検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11345252A true JPH11345252A (ja) | 1999-12-14 |
Family
ID=15547424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10152753A Pending JPH11345252A (ja) | 1998-06-02 | 1998-06-02 | 論理検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11345252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019212174A (ja) * | 2018-06-07 | 2019-12-12 | 東芝情報システム株式会社 | 論理シミュレーション装置及び論理シミュレーション用プログラム |
-
1998
- 1998-06-02 JP JP10152753A patent/JPH11345252A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019212174A (ja) * | 2018-06-07 | 2019-12-12 | 東芝情報システム株式会社 | 論理シミュレーション装置及び論理シミュレーション用プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112667212A (zh) | 埋点数据可视化方法、装置、终端和存储介质 | |
| JP3634391B2 (ja) | マルチメディア情報付加システム | |
| JP2012103786A (ja) | テスト支援装置、制御方法、及びプログラム | |
| US7031899B2 (en) | System for characterizing simulated circuit logic and behavior | |
| JPH06309426A (ja) | しきい値入力方法 | |
| JPH11296571A (ja) | 干渉チェック装置およびそのプログラム記録媒体 | |
| JPH11345252A (ja) | 論理検証装置 | |
| JPH11195053A (ja) | テストパタン発生装置 | |
| JPH0997272A (ja) | 回路設計支援方法およびその装置 | |
| JP3028792B2 (ja) | シミュレーション解析装置及びシミュレーション解析方法 | |
| JPH10228496A (ja) | レイアウト情報生成装置及びレイアウト情報生成方法 | |
| JP3110326B2 (ja) | 検証用テストパタン設計装置 | |
| JP2002287964A (ja) | 画面入出力仕様設計システムと方法およびプログラム | |
| JPH09101981A (ja) | 論理回路解析装置及び論理回路解析方法 | |
| JPH10312260A (ja) | リンク先情報提示装置とその動作を実行するためのプログラムを記録した記録媒体 | |
| US11099845B2 (en) | Image edit apparatus for creating synthesized images, and image edit method and recording medium | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JPH11110430A (ja) | 論理シミュレーションにおける波形情報表示方式 | |
| JPH1021062A (ja) | ビジュアルプログラミング装置及び方法 | |
| JPH1011476A (ja) | 集積回路の特性解析装置 | |
| JPH1021191A (ja) | 情報処理装置のコマンド履歴管理装置 | |
| JPH08220195A (ja) | 検証用テストパタン設計方式 | |
| JP3327748B2 (ja) | 図形処理方法及びその装置 | |
| JP2002278795A (ja) | オブジェクト指向開発用テスト支援方法および装置 | |
| JP2004220390A (ja) | 画面制御定義の自動生成方法及び装置 |