JPH09103076A - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JPH09103076A JPH09103076A JP25874695A JP25874695A JPH09103076A JP H09103076 A JPH09103076 A JP H09103076A JP 25874695 A JP25874695 A JP 25874695A JP 25874695 A JP25874695 A JP 25874695A JP H09103076 A JPH09103076 A JP H09103076A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ワイド入力の場合でも、スイッチング素子の
オン抵抗による損失を低減し、交流入力電圧のピーク値
より高い直流電圧を高い効率で出力でき、しかも実用的
な負荷を接続することができる直流電源装置を提供す
る。 【解決手段】 交流入力電圧Ｅ1 と直流出力電圧Ｖo と
の関係が、０≦Ｅ1 ≦８５ＶにおいてＶo ＝ａ・Ｅ
1 （ａ：正の定数）、８５Ｖ≦Ｅ1 においてＶo ＝ｂ＋
ｃ・Ｅ1 （ｂ，ｃ：正の定数、かつａ＞ｃ）を各々満た
すよう力率改善回路６Ａを構成する。スイッチング素子
Ｑ1 のオン抵抗による損失Ｐonは、出力電圧に対する入
力電圧のピーク値Ｅ1P／Ｖo が小さくなる程、大きくな
る。出力電圧Ｖo を一定とすると、最小の交流入力電圧
において損失Ｐonが最大となるが、入力電圧Ｅ1 の変動
に応じて出力電圧Ｖo を変動させることで、最小の交流
入力電圧Ｅ1 における損失Ｐonが小さくなる。
オン抵抗による損失を低減し、交流入力電圧のピーク値
より高い直流電圧を高い効率で出力でき、しかも実用的
な負荷を接続することができる直流電源装置を提供す
る。 【解決手段】 交流入力電圧Ｅ1 と直流出力電圧Ｖo と
の関係が、０≦Ｅ1 ≦８５ＶにおいてＶo ＝ａ・Ｅ
1 （ａ：正の定数）、８５Ｖ≦Ｅ1 においてＶo ＝ｂ＋
ｃ・Ｅ1 （ｂ，ｃ：正の定数、かつａ＞ｃ）を各々満た
すよう力率改善回路６Ａを構成する。スイッチング素子
Ｑ1 のオン抵抗による損失Ｐonは、出力電圧に対する入
力電圧のピーク値Ｅ1P／Ｖo が小さくなる程、大きくな
る。出力電圧Ｖo を一定とすると、最小の交流入力電圧
において損失Ｐonが最大となるが、入力電圧Ｅ1 の変動
に応じて出力電圧Ｖo を変動させることで、最小の交流
入力電圧Ｅ1 における損失Ｐonが小さくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、直流電源装置に関
し、より詳しくは、力率改善回路の改良に関する。
し、より詳しくは、力率改善回路の改良に関する。
【０００２】
【従来の技術】従来の直流電源装置の回路を図５に示
す。
す。
【０００３】同図に示す直流電源装置１Ｃは、商用の交
流入力電圧Ｅ1 が印加される一対の交流電源端子２ａ，
２ｂと、高周波除去用フィルタ（ＦＩＬ1 ）３と、整流
ブリッジダイオード（ＤＢ1 ）４と、負荷として例えば
ＤＣ／ＤＣコンバータ５が接続される直流出力端子５
ａ，５ｂと、力率改善回路６Ｃとを有して構成されてい
る。
流入力電圧Ｅ1 が印加される一対の交流電源端子２ａ，
２ｂと、高周波除去用フィルタ（ＦＩＬ1 ）３と、整流
ブリッジダイオード（ＤＢ1 ）４と、負荷として例えば
ＤＣ／ＤＣコンバータ５が接続される直流出力端子５
ａ，５ｂと、力率改善回路６Ｃとを有して構成されてい
る。
【０００４】力率改善回路６Ｃは、チョークコイル
Ｌ1 ，ＭＯＳＦＥＴからなるスイッチング素子Ｑ1 ，逆
流阻止用ダイオードＤ1 及び平滑コンデンサＣ1 から構
成された昇圧回路７と、抵抗Ｒ1 ，Ｒ2 からなる交流電
圧波形検出回路８と、電流検出抵抗Ｒ3 と、抵抗Ｒ4 ，
Ｒ5 からなる出力電圧検出回路９と、スイッチング素子
Ｑ1 を制御するスイッチング素子制御回路１０Ｃとを具
備している。
Ｌ1 ，ＭＯＳＦＥＴからなるスイッチング素子Ｑ1 ，逆
流阻止用ダイオードＤ1 及び平滑コンデンサＣ1 から構
成された昇圧回路７と、抵抗Ｒ1 ，Ｒ2 からなる交流電
圧波形検出回路８と、電流検出抵抗Ｒ3 と、抵抗Ｒ4 ，
Ｒ5 からなる出力電圧検出回路９と、スイッチング素子
Ｑ1 を制御するスイッチング素子制御回路１０Ｃとを具
備している。
【０００５】スイッチング素子制御回路１０Ｃは、第１
のオペアンプ（Ａ1 ）１２，乗算器１３，第２のオペア
ンプ（Ａ2 ）１４，フリップフロップ１５及び発振回路
１６を備えている。
のオペアンプ（Ａ1 ）１２，乗算器１３，第２のオペア
ンプ（Ａ2 ）１４，フリップフロップ１５及び発振回路
１６を備えている。
【０００６】このような力率改善回路６Ｃにおいて、昇
圧回路７の直流出力電圧Ｖo は、第１のオペアンプ１２
で基準電圧Ｖref と比較され、その差電圧は、交流入力
電流Ｉ1 を交流入力電圧Ｅ1 に追従させるための脈流信
号Ｉsin と乗算される。スイッチング素子Ｑ1 に流れる
電流は、電流検出抵抗Ｒ3 で検出されて乗算器１３の出
力で制御される。この結果、交流入力電流Ｉ1 を交流入
力電圧Ｅ1 に追従させながら、直流出力電圧Ｖo は交流
入力電圧のピーク値Ｅ1Pより高い電圧で制御される。
圧回路７の直流出力電圧Ｖo は、第１のオペアンプ１２
で基準電圧Ｖref と比較され、その差電圧は、交流入力
電流Ｉ1 を交流入力電圧Ｅ1 に追従させるための脈流信
号Ｉsin と乗算される。スイッチング素子Ｑ1 に流れる
電流は、電流検出抵抗Ｒ3 で検出されて乗算器１３の出
力で制御される。この結果、交流入力電流Ｉ1 を交流入
力電圧Ｅ1 に追従させながら、直流出力電圧Ｖo は交流
入力電圧のピーク値Ｅ1Pより高い電圧で制御される。
【０００７】ここで、スイッチング素子Ｑ1 のオン抵抗
による損失を考え、この損失をＰonとすると、 Ｐon＝Ｉ1P 2 ・（１／２−（４Ｅ1P）／（３πＶo ））・Ｒon …(1) 但し、Ｉ1P：交流入力電流のピーク値 Ｅ1P：交流入力電圧のピーク値 Ｖo ：直流出力電圧 となり、Ｅ1P／Ｖo が小さくなる程、損失Ｐonは大きく
なる。
による損失を考え、この損失をＰonとすると、 Ｐon＝Ｉ1P 2 ・（１／２−（４Ｅ1P）／（３πＶo ））・Ｒon …(1) 但し、Ｉ1P：交流入力電流のピーク値 Ｅ1P：交流入力電圧のピーク値 Ｖo ：直流出力電圧 となり、Ｅ1P／Ｖo が小さくなる程、損失Ｐonは大きく
なる。
【０００８】
【発明が解決しようとする課題】この力率改善回路６Ｃ
は、昇圧回路７を有しているから、直流出力電圧Ｖo は
交流入力電圧のピーク値Ｅ1Pより高くなければならず、
例えば、ＡＣ２６４Ｖ入力の場合、入力電圧のピーク値
Ｅ1Pは１．４１×２６４＝３７３Ｖとなり、要求される
出力電圧Ｖo を３９０Ｖとすると、出力電圧Ｖo に対す
る入力電圧のピーク値Ｅ1Pの割合Ｅ1P／Ｖo は、 Ｅ1P／Ｖo ＝３７３／３９０＝０．９６ となり、ＡＣ２６４Ｖ入力の場合の損失Ｐon1 は、 Ｐon1 ＝０．０９４×Ｉ1P1 2 ・Ｒon となる。
は、昇圧回路７を有しているから、直流出力電圧Ｖo は
交流入力電圧のピーク値Ｅ1Pより高くなければならず、
例えば、ＡＣ２６４Ｖ入力の場合、入力電圧のピーク値
Ｅ1Pは１．４１×２６４＝３７３Ｖとなり、要求される
出力電圧Ｖo を３９０Ｖとすると、出力電圧Ｖo に対す
る入力電圧のピーク値Ｅ1Pの割合Ｅ1P／Ｖo は、 Ｅ1P／Ｖo ＝３７３／３９０＝０．９６ となり、ＡＣ２６４Ｖ入力の場合の損失Ｐon1 は、 Ｐon1 ＝０．０９４×Ｉ1P1 2 ・Ｒon となる。
【０００９】一方、この力率改善回路６Ｃが、ＡＣ１０
０Ｖ（ＡＣ８５乃至１３２Ｖ）及びＡＣ２００Ｖ（ＡＣ
１７０乃至２６４Ｖ）の入力に対応した「ワイド入力対
応」であるとすると、例えばＡＣ８５Ｖ入力の場合は、 Ｅ1P／Ｖo ＝１．４１×８５／３９０＝０．３１ Ｐon2 ＝０．３６９×Ｉ1P2 2 ・Ｒon ＡＣ２６４Ｖ入力に対するＡＣ８５Ｖ入力の損失の割合
Ｐon2 ／Ｐon1 は、約Ｉ1P2 ／Ｉ1P1 ＝２６４／８５で
あるから、 Ｐon2 ／Ｐon1 ＝０．３９６×（２６４／８５）2 ・Ｉ1P1 2 ・Ｒon ／（０．０９４Ｉ1P1 2 ・Ｒon） ＝０．３９６×（２６４／８５）2 ／０．０９４ ＝４０．６ となり、効率が極端に悪くなるという問題があった。
０Ｖ（ＡＣ８５乃至１３２Ｖ）及びＡＣ２００Ｖ（ＡＣ
１７０乃至２６４Ｖ）の入力に対応した「ワイド入力対
応」であるとすると、例えばＡＣ８５Ｖ入力の場合は、 Ｅ1P／Ｖo ＝１．４１×８５／３９０＝０．３１ Ｐon2 ＝０．３６９×Ｉ1P2 2 ・Ｒon ＡＣ２６４Ｖ入力に対するＡＣ８５Ｖ入力の損失の割合
Ｐon2 ／Ｐon1 は、約Ｉ1P2 ／Ｉ1P1 ＝２６４／８５で
あるから、 Ｐon2 ／Ｐon1 ＝０．３９６×（２６４／８５）2 ・Ｉ1P1 2 ・Ｒon ／（０．０９４Ｉ1P1 2 ・Ｒon） ＝０．３９６×（２６４／８５）2 ／０．０９４ ＝４０．６ となり、効率が極端に悪くなるという問題があった。
【００１０】そこで、本発明は、上記に鑑みたものであ
り、ワイド入力の場合でも、スイッチング素子のオン抵
抗による損失を低減し、交流入力電圧のピーク値より高
い直流電圧を高効率で出力でき、しかも実用的な負荷を
接続することができる直流電源装置を提供することを目
的とする。
り、ワイド入力の場合でも、スイッチング素子のオン抵
抗による損失を低減し、交流入力電圧のピーク値より高
い直流電圧を高効率で出力でき、しかも実用的な負荷を
接続することができる直流電源装置を提供することを目
的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、Ｖm 以上の交流入力電圧Ｅ1 が印加される
交流電源端子と、この交流電源端子に接続された整流回
路と、直流出力端子と、前記整流回路と前記直流出力端
子との間に昇圧回路を接続してなる力率改善回路とを有
する直流電源装置において、交流入力電圧Ｅ1 と前記昇
圧回路の直流出力電圧Ｖo との関係が、０≦Ｅ1 ≦Ｖn
（Ｖn ≦Ｖm ）において Ｖo ＝ａ・Ｅ1 （ａ：正の定数） の関係式、Ｖn ≦Ｅ1 において Ｖo ＝ｂ＋ｃ・Ｅ1 （ｂ，ｃ：正の定数、かつａ＞
ｃ） の関係式を各々満たすよう前記力率改善回路を構成した
ことを特徴とする。
に本発明は、Ｖm 以上の交流入力電圧Ｅ1 が印加される
交流電源端子と、この交流電源端子に接続された整流回
路と、直流出力端子と、前記整流回路と前記直流出力端
子との間に昇圧回路を接続してなる力率改善回路とを有
する直流電源装置において、交流入力電圧Ｅ1 と前記昇
圧回路の直流出力電圧Ｖo との関係が、０≦Ｅ1 ≦Ｖn
（Ｖn ≦Ｖm ）において Ｖo ＝ａ・Ｅ1 （ａ：正の定数） の関係式、Ｖn ≦Ｅ1 において Ｖo ＝ｂ＋ｃ・Ｅ1 （ｂ，ｃ：正の定数、かつａ＞
ｃ） の関係式を各々満たすよう前記力率改善回路を構成した
ことを特徴とする。
【００１２】スイッチング素子Ｑ1 のオン抵抗による損
失Ｐonは、 Ｐon＝Ｉ1P 2 ・（１／２−（４Ｅ1P）／（３πＶo ））・Ｒon 但し、Ｉ1P：交流入力電流のピーク値 Ｅ1P：交流入力電圧のピーク値 Ｖo ：直流出力電圧 となり、Ｅ1P／Ｖo が小さくなる程、損失Ｐonは大きく
なる。
失Ｐonは、 Ｐon＝Ｉ1P 2 ・（１／２−（４Ｅ1P）／（３πＶo ））・Ｒon 但し、Ｉ1P：交流入力電流のピーク値 Ｅ1P：交流入力電圧のピーク値 Ｖo ：直流出力電圧 となり、Ｅ1P／Ｖo が小さくなる程、損失Ｐonは大きく
なる。
【００１３】従って、出力電圧Ｖo を一定とすると、最
小の入力電圧Ｅ1 において損失Ｐonが最大となる。
小の入力電圧Ｅ1 において損失Ｐonが最大となる。
【００１４】そこで、Ｖn ≦Ｅ1 においてＶo ＝ｂ＋ｃ
・Ｅ1 を満たすよう力率改善回路を構成することによ
り、入力電圧Ｅ1 の変動に応じて出力電圧Ｖo を変動さ
せて、最小の入力電圧Ｅ1 における損失Ｐonを小さくす
る。
・Ｅ1 を満たすよう力率改善回路を構成することによ
り、入力電圧Ｅ1 の変動に応じて出力電圧Ｖo を変動さ
せて、最小の入力電圧Ｅ1 における損失Ｐonを小さくす
る。
【００１５】また、定数ａ，ｂ，ｃを適宜選択すること
により、交流入力電圧のピーク値Ｅ1Pより高い直流出力
電圧Ｖo が得られ、交流入力電圧Ｅ1 の変動幅に対し、
直流出力電圧Ｖo の変動幅を小さくすることで、負荷と
して実用的なＤＣ／ＤＣコンバータ等を接続することが
できる。
により、交流入力電圧のピーク値Ｅ1Pより高い直流出力
電圧Ｖo が得られ、交流入力電圧Ｅ1 の変動幅に対し、
直流出力電圧Ｖo の変動幅を小さくすることで、負荷と
して実用的なＤＣ／ＤＣコンバータ等を接続することが
できる。
【００１６】また、前記関係式を満たすようにするため
に、前記力率改善回路は、前記整流回路の出力を平滑す
る平滑回路と、この平滑回路の出力側に直列に接続され
た２つの抵抗及びツェナーダイオードと、前記２つの抵
抗間の接続点を一方の入力端子に接続するとともに、前
記出力電圧Ｖo に比例した電圧を他方の入力端子に印加
したオペアンプとを備えたものでもよく、前記整流回路
の出力を平滑する平滑回路と、この平滑回路の出力側に
直列に接続された２つの抵抗と、前記２つの抵抗間の接
続点を一方の入力端子に接続するとともに、前記出力電
圧Ｖo に比例した電圧を他方の入力端子に印加した前段
のオペアンプと、この前段のオペアンプの出力を一方の
入力端子に印加するとともに、基準電圧を他方の入力端
子に印加した後段のオペアンプとを備えたものでもよ
い。
に、前記力率改善回路は、前記整流回路の出力を平滑す
る平滑回路と、この平滑回路の出力側に直列に接続され
た２つの抵抗及びツェナーダイオードと、前記２つの抵
抗間の接続点を一方の入力端子に接続するとともに、前
記出力電圧Ｖo に比例した電圧を他方の入力端子に印加
したオペアンプとを備えたものでもよく、前記整流回路
の出力を平滑する平滑回路と、この平滑回路の出力側に
直列に接続された２つの抵抗と、前記２つの抵抗間の接
続点を一方の入力端子に接続するとともに、前記出力電
圧Ｖo に比例した電圧を他方の入力端子に印加した前段
のオペアンプと、この前段のオペアンプの出力を一方の
入力端子に印加するとともに、基準電圧を他方の入力端
子に印加した後段のオペアンプとを備えたものでもよ
い。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１８】図１は本発明の実施の第１の形態に係る直
流電源装置の回路図である。
流電源装置の回路図である。
【００１９】本直流電源装置１Ａは、例えば５０Ｈｚの
商用の交流入力電圧Ｅ1 が印加される一対の交流電源端
子２ａ，２ｂと、この交流電源端子２ａ，２ｂに接続さ
れた高周波除去用フィルタ（ＦＩＬ1 ）３と、この高周
波除去用フィルタ３の後段に接続された整流ブリッジダ
イオード（ＤＢ1 ）４と、負荷として例えばＤＣ／ＤＣ
コンバータ５が接続される一対の直流出力端子５ａ，５
ｂと、整流ブリッジダイオード４と直流出力端子５ａ，
５ｂとの間に接続された力率改善回路６Ａとを有して構
成されている。
商用の交流入力電圧Ｅ1 が印加される一対の交流電源端
子２ａ，２ｂと、この交流電源端子２ａ，２ｂに接続さ
れた高周波除去用フィルタ（ＦＩＬ1 ）３と、この高周
波除去用フィルタ３の後段に接続された整流ブリッジダ
イオード（ＤＢ1 ）４と、負荷として例えばＤＣ／ＤＣ
コンバータ５が接続される一対の直流出力端子５ａ，５
ｂと、整流ブリッジダイオード４と直流出力端子５ａ，
５ｂとの間に接続された力率改善回路６Ａとを有して構
成されている。
【００２０】力率改善回路６Ａは、チョークコイル
Ｌ1 ，ＭＯＳＦＥＴからなるスイッチング素子Ｑ1 ，逆
流阻止用ダイオードＤ1 及び平滑コンデンサＣ1 から構
成された昇圧回路７と、整流ブリッジダイオード４の出
力段から脈流信号Ｉsin を検出する抵抗Ｒ1 ，Ｒ2 から
なる交流電圧波形検出回路８と、スイッチング素子Ｑ1
に流れる電流を検出する電流検出抵抗Ｒ3 と、直流出力
端子５ａ，５ｂ間に接続された抵抗Ｒ4 ，Ｒ5 からなる
出力電圧検出回路９と、スイッチング素子Ｑ1 を制御す
るスイッチング素子制御回路１０Ａとを具備している。
Ｌ1 ，ＭＯＳＦＥＴからなるスイッチング素子Ｑ1 ，逆
流阻止用ダイオードＤ1 及び平滑コンデンサＣ1 から構
成された昇圧回路７と、整流ブリッジダイオード４の出
力段から脈流信号Ｉsin を検出する抵抗Ｒ1 ，Ｒ2 から
なる交流電圧波形検出回路８と、スイッチング素子Ｑ1
に流れる電流を検出する電流検出抵抗Ｒ3 と、直流出力
端子５ａ，５ｂ間に接続された抵抗Ｒ4 ，Ｒ5 からなる
出力電圧検出回路９と、スイッチング素子Ｑ1 を制御す
るスイッチング素子制御回路１０Ａとを具備している。
【００２１】スイッチング素子制御回路１０Ａは、整流
ブリッジダイオード４の出力に接続されたダイオードＤ
ａ及びコンデンサＣａからなる平滑回路１１と、コンデ
ンサＣａの電圧を分圧する抵抗Ｒａ，Ｒｂと、抵抗Ｒｂ
に直列に接続されたツェナーダイオードＤｂと、抵抗Ｒ
ａと抵抗Ｒｂとの接続点をプラス側入力端子に接続する
とともに、出力電圧検出回路９の抵抗Ｒ4 と抵抗Ｒ5 と
の接続点をマイナス側入力端子に接続した第１のオペア
ンプ（Ａ1 ）１２と、交流電圧波形検出回路８からの脈
流信号Ｉsin と第１のオペアンプ１２の出力とを乗算す
る乗算器１３と、乗算器１３の出力側をプラス側入力端
子に接続するとともに、スイッチング素子Ｑ1 と電流検
出抵抗Ｒ3 との接続点をマイナス側入力端子に接続した
第２のオペアンプ（Ａ2 ）１４と、スイッチング素子Ｑ
1 の制御端子（ゲート）に出力端子Ｑを接続するととも
に、第２のオペアンプ１４の出力をセット端子Ｓに接続
したフリップフロップ１５と、フリップフロップ１５の
リセット端子Ｒにリセット信号を入力する発振回路１６
とを備えている。
ブリッジダイオード４の出力に接続されたダイオードＤ
ａ及びコンデンサＣａからなる平滑回路１１と、コンデ
ンサＣａの電圧を分圧する抵抗Ｒａ，Ｒｂと、抵抗Ｒｂ
に直列に接続されたツェナーダイオードＤｂと、抵抗Ｒ
ａと抵抗Ｒｂとの接続点をプラス側入力端子に接続する
とともに、出力電圧検出回路９の抵抗Ｒ4 と抵抗Ｒ5 と
の接続点をマイナス側入力端子に接続した第１のオペア
ンプ（Ａ1 ）１２と、交流電圧波形検出回路８からの脈
流信号Ｉsin と第１のオペアンプ１２の出力とを乗算す
る乗算器１３と、乗算器１３の出力側をプラス側入力端
子に接続するとともに、スイッチング素子Ｑ1 と電流検
出抵抗Ｒ3 との接続点をマイナス側入力端子に接続した
第２のオペアンプ（Ａ2 ）１４と、スイッチング素子Ｑ
1 の制御端子（ゲート）に出力端子Ｑを接続するととも
に、第２のオペアンプ１４の出力をセット端子Ｓに接続
したフリップフロップ１５と、フリップフロップ１５の
リセット端子Ｒにリセット信号を入力する発振回路１６
とを備えている。
【００２２】次に、本直流電源装置１Ａの動作を説明す
る。
る。
【００２３】電源スイッチＳの接続により一対の電源端
子２ａ，２ｂにＡＣ電圧Ｅ1 が印加されると、全波整流
電圧波形が整流ブリッジダイオード４の出力段に得られ
る。
子２ａ，２ｂにＡＣ電圧Ｅ1 が印加されると、全波整流
電圧波形が整流ブリッジダイオード４の出力段に得られ
る。
【００２４】整流ブリッジダイオード４の出力段に電圧
が得られると、この電圧に基づき発振回路１６からフリ
ップフロップ１５のリセット端子Ｒにリセット信号が与
えられ、フリップフロップ１５の出力端子Ｑによってス
イッチング素子Ｑ1 がオンになる。
が得られると、この電圧に基づき発振回路１６からフリ
ップフロップ１５のリセット端子Ｒにリセット信号が与
えられ、フリップフロップ１５の出力端子Ｑによってス
イッチング素子Ｑ1 がオンになる。
【００２５】スイッチング素子Ｑ1 がオンになると、チ
ョークコイルＬ1 とスイッチング素子Ｑ1 とから成る回
路に電流が流れ、チョークコイルＬ1 にエネルギが蓄積
される。チョークコイルＬ1 の電流は、スイッチング素
子Ｑ1 のオン期間に徐々に増大する。
ョークコイルＬ1 とスイッチング素子Ｑ1 とから成る回
路に電流が流れ、チョークコイルＬ1 にエネルギが蓄積
される。チョークコイルＬ1 の電流は、スイッチング素
子Ｑ1 のオン期間に徐々に増大する。
【００２６】このオン期間の電流は、電流検出抵抗Ｒ3
で検出され、第２のオペアンプ１４のマイナス側入力端
子に入力され、乗算器１３から与えられる入力電源電圧
対応の正弦波と比較され、電流検出抵抗Ｒ3 で検出され
た電流の三角波が正弦波に達した時に第２のオペアンプ
１４の出力が転換し、フリップフロップ１５のセット端
子Ｓにセット信号が与えられ、フリップフロップ１５の
Ｑ出力が低レベルとなってスイッチング素子Ｑ1 がオフ
に変化する。
で検出され、第２のオペアンプ１４のマイナス側入力端
子に入力され、乗算器１３から与えられる入力電源電圧
対応の正弦波と比較され、電流検出抵抗Ｒ3 で検出され
た電流の三角波が正弦波に達した時に第２のオペアンプ
１４の出力が転換し、フリップフロップ１５のセット端
子Ｓにセット信号が与えられ、フリップフロップ１５の
Ｑ出力が低レベルとなってスイッチング素子Ｑ1 がオフ
に変化する。
【００２７】スイッチング素子Ｑ1 のオフ期間には、チ
ョークコイルＬ1 に蓄積されたエネルギが、ダイオード
Ｄ1 を介してコンデンサＣ1 に移される。この時、電源
電圧にチョークコイルＬ1 の電圧を加算した電圧でコン
デンサＤ1 が充電され、コンデンサＣ1 は交流入力電圧
Ｅ1 よりも高い電圧に充電される。
ョークコイルＬ1 に蓄積されたエネルギが、ダイオード
Ｄ1 を介してコンデンサＣ1 に移される。この時、電源
電圧にチョークコイルＬ1 の電圧を加算した電圧でコン
デンサＤ1 が充電され、コンデンサＣ1 は交流入力電圧
Ｅ1 よりも高い電圧に充電される。
【００２８】また、スイッチング素子Ｑ1 のオフ期間に
は、チョークコイルＬ1 の電流が時間と共に減少し、チ
ョークコイルＬ1 のエネルギーの放出が終了すると、発
振回路１６からフリップフロップ１５のリセット端子Ｒ
にリセット信号が与えられ、再びスイッチング素子Ｑ1
がオンになる。
は、チョークコイルＬ1 の電流が時間と共に減少し、チ
ョークコイルＬ1 のエネルギーの放出が終了すると、発
振回路１６からフリップフロップ１５のリセット端子Ｒ
にリセット信号が与えられ、再びスイッチング素子Ｑ1
がオンになる。
【００２９】ところで、整流ブリッジダイオード４で整
流された電圧は、ダイオードＤａとコンデンサＣａとか
らなる平滑回路１１で平滑される。コンデンサＣａの電
圧Ｖ1 が抵抗Ｒａ，Ｒｂにより分圧され、抵抗Ｒｂ及び
ツェナーダイオードＤｂ間の電圧Ｖ2 が第１のオペアン
プ１２のプラス側入力端子に入力される。出力電圧Ｖo
を出力電圧検出回路９の抵抗Ｒ4 ，Ｒ5 で分圧したセン
ス電圧Ｖs は、第１のオペアンプ１２のマイナス側入力
端子に入力される。
流された電圧は、ダイオードＤａとコンデンサＣａとか
らなる平滑回路１１で平滑される。コンデンサＣａの電
圧Ｖ1 が抵抗Ｒａ，Ｒｂにより分圧され、抵抗Ｒｂ及び
ツェナーダイオードＤｂ間の電圧Ｖ2 が第１のオペアン
プ１２のプラス側入力端子に入力される。出力電圧Ｖo
を出力電圧検出回路９の抵抗Ｒ4 ，Ｒ5 で分圧したセン
ス電圧Ｖs は、第１のオペアンプ１２のマイナス側入力
端子に入力される。
【００３０】すなわち、センス電圧Ｖs を基準電圧と比
較するのではなく、第１のオペアンプ１２のプラス側入
力端子への入力電圧Ｖ2 と比較されて制御されるため、
出力電圧Ｖo は、入力電圧Ｖ2 の変化に応じて変化す
る。電圧Ｖ1 は、図２に示すように、ＡＣ入力電圧Ｅ1
の大きさに応じて高くなり、入力電圧Ｖ2 は、電圧Ｖ1
がツェナーダイオードＤｂのツェナー電圧Ｖz を越える
迄は、Ｖ2 ＝Ｖ1 で上昇するが、ツェナー電圧Ｖz を越
えると、 Ｖ2 ＝ｋ1 ＋ｋ2 ・Ｖ1 …(2) となる。但し、ｋ1 ＝Ｖz ・（Ｒａ−ｒｚ）／（Ｒａ＋
Ｒｂ） ｋ2 ＝（Ｒｂ＋ｒｚ）／（Ｒａ＋Ｒｂ） ｒｚ：ツェナーダイオードＤｂの動作抵抗
較するのではなく、第１のオペアンプ１２のプラス側入
力端子への入力電圧Ｖ2 と比較されて制御されるため、
出力電圧Ｖo は、入力電圧Ｖ2 の変化に応じて変化す
る。電圧Ｖ1 は、図２に示すように、ＡＣ入力電圧Ｅ1
の大きさに応じて高くなり、入力電圧Ｖ2 は、電圧Ｖ1
がツェナーダイオードＤｂのツェナー電圧Ｖz を越える
迄は、Ｖ2 ＝Ｖ1 で上昇するが、ツェナー電圧Ｖz を越
えると、 Ｖ2 ＝ｋ1 ＋ｋ2 ・Ｖ1 …(2) となる。但し、ｋ1 ＝Ｖz ・（Ｒａ−ｒｚ）／（Ｒａ＋
Ｒｂ） ｋ2 ＝（Ｒｂ＋ｒｚ）／（Ｒａ＋Ｒｂ） ｒｚ：ツェナーダイオードＤｂの動作抵抗
【００３１】この入力電圧Ｖ2 の特性を利用して図３に
示すように、ＡＣ入力電圧Ｅ1 と昇圧回路６Ａの出力電
圧Ｖo との関係が、０≦Ｅ1 ≦Ｖn ）において Ｖo ＝ａ・Ｅ1 （ａ：正の定数） の関係式、Ｖb ≦Ｅ1 において Ｖo ＝ｂ＋ｃ・Ｅ1 （ｂ，ｃ：正の定数、かつａ＞
ｃ） の関係式を各々満たすように力率改善回路１０Ａを設計
することができる。例えば、ＡＣ入力電圧Ｅ1 ＝２６４
Ｖのとき、出力電圧Ｖo ＝３９０Ｖとし、ＡＣ入力電圧
Ｅ1 ＝８５Ｖのとき、出力電圧Ｖo ＝２５０Ｖとなるよ
う設計することができる。なお、Ｖn は最小の入力電圧
（８５Ｖ）Ｖm 以下に設定してもよい。
示すように、ＡＣ入力電圧Ｅ1 と昇圧回路６Ａの出力電
圧Ｖo との関係が、０≦Ｅ1 ≦Ｖn ）において Ｖo ＝ａ・Ｅ1 （ａ：正の定数） の関係式、Ｖb ≦Ｅ1 において Ｖo ＝ｂ＋ｃ・Ｅ1 （ｂ，ｃ：正の定数、かつａ＞
ｃ） の関係式を各々満たすように力率改善回路１０Ａを設計
することができる。例えば、ＡＣ入力電圧Ｅ1 ＝２６４
Ｖのとき、出力電圧Ｖo ＝３９０Ｖとし、ＡＣ入力電圧
Ｅ1 ＝８５Ｖのとき、出力電圧Ｖo ＝２５０Ｖとなるよ
う設計することができる。なお、Ｖn は最小の入力電圧
（８５Ｖ）Ｖm 以下に設定してもよい。
【００３２】このような上記第１の形態に係る直流電源
装置１Ａによれば、交流入力電圧Ｅ1 が下がると、直流
出力電圧Ｖo も下がるようにしているので、例えば、Ａ
Ｃ入力電圧Ｅ1 がＡＣ８５ＶからＡＣ２６４Ｖまで変動
する場合に、出力電圧Ｖo をＤＣ２５０ＶからＤＣ３９
０Ｖまで変動するように設計したとすると、ＡＣ入力電
圧Ｅ1 がＡＣ８５Ｖの場合におけるスイッチング素子Ｑ
1 のオン抵抗による損失Ｐon3 は、 Ｐon3 ＝０．２９６×Ｉ1p 2 ・Ｒon となり、ＡＣ入力電圧Ｅ1 がＡＣ８５Ｖで出力電圧Ｖo
が３９０Ｖの場合の損失Ｐon2 と比べて約２０％下げる
ことができる。
装置１Ａによれば、交流入力電圧Ｅ1 が下がると、直流
出力電圧Ｖo も下がるようにしているので、例えば、Ａ
Ｃ入力電圧Ｅ1 がＡＣ８５ＶからＡＣ２６４Ｖまで変動
する場合に、出力電圧Ｖo をＤＣ２５０ＶからＤＣ３９
０Ｖまで変動するように設計したとすると、ＡＣ入力電
圧Ｅ1 がＡＣ８５Ｖの場合におけるスイッチング素子Ｑ
1 のオン抵抗による損失Ｐon3 は、 Ｐon3 ＝０．２９６×Ｉ1p 2 ・Ｒon となり、ＡＣ入力電圧Ｅ1 がＡＣ８５Ｖで出力電圧Ｖo
が３９０Ｖの場合の損失Ｐon2 と比べて約２０％下げる
ことができる。
【００３３】また、ＡＣ入力電圧Ｅ1 の変動幅（２６４
−８５）／２６４＝６７．８％に対し、出力電圧Ｖo の
変動幅（３９０−２５０）／３９０＝３５．９％を小さ
くしているので、負荷として実用的なＤＣ／ＤＣコンバ
ータ５を使用することができる。
−８５）／２６４＝６７．８％に対し、出力電圧Ｖo の
変動幅（３９０−２５０）／３９０＝３５．９％を小さ
くしているので、負荷として実用的なＤＣ／ＤＣコンバ
ータ５を使用することができる。
【００３４】また、ＡＣ入力電流Ｉ1 をＡＣ入力電圧Ｅ
1 に追従させながら、出力電圧Ｖoを交流入力電圧のピ
ーク値Ｅ1Pより常に高い電圧に制御している。
1 に追従させながら、出力電圧Ｖoを交流入力電圧のピ
ーク値Ｅ1Pより常に高い電圧に制御している。
【００３５】また、力率改善回路制御用ＩＣの出力電圧
制御用オペアンプの基準電圧が、外部から変えられる場
合か、又は独自にＩＣを組む場合に有効となる。
制御用オペアンプの基準電圧が、外部から変えられる場
合か、又は独自にＩＣを組む場合に有効となる。
【００３６】図４は本発明の実施の第２の形態に係る直
流電源装置の回路図である。
流電源装置の回路図である。
【００３７】本直流電源装置１Ｂのスイッチング素子制
御回路１０Ｂは、図１に示す直流電源装置１Ａのスイッ
チング素子制御回路１０ＡからツェナーダイオードＤｂ
を省き、第３のオペアンプ（Ａ3 ）１７を追加し、この
第３のオペアンプ１７のマイナス側入力端子にセンス電
圧Ｖs を印加するとともに、第３のオペアンプ１７のプ
ラス側入力端子に抵抗Ｒｂによる分圧電圧Ｖinを印加
し、第１のオペアンプ１２のプラス側入力端子に基準電
圧Ｖref を印加するとともに、第１のオペアンプ１２の
マイナス側入力端子に第３のオペアンプ１７の出力を印
加したものである。
御回路１０Ｂは、図１に示す直流電源装置１Ａのスイッ
チング素子制御回路１０ＡからツェナーダイオードＤｂ
を省き、第３のオペアンプ（Ａ3 ）１７を追加し、この
第３のオペアンプ１７のマイナス側入力端子にセンス電
圧Ｖs を印加するとともに、第３のオペアンプ１７のプ
ラス側入力端子に抵抗Ｒｂによる分圧電圧Ｖinを印加
し、第１のオペアンプ１２のプラス側入力端子に基準電
圧Ｖref を印加するとともに、第１のオペアンプ１２の
マイナス側入力端子に第３のオペアンプ１７の出力を印
加したものである。
【００３８】追加した第３のオペアンプ１７の出力電圧
Ｖ3 は、センス電圧Ｖs に対し、交流入力電圧Ｅ1 に応
じて変化するコンデンサＣａの電圧Ｖ1 を分圧した電圧
Ｖinだけマイナスした出力となる。この出力電圧Ｖ3 が
基準電圧Ｖref で制御されるため、出力電圧Ｖo は、 Ｖo ＝ｋ3 ・Ｖref ＋ｋ4 ・Ｖ1 …(3) となる。但し、ｋ3 ，ｋ4 は定数。
Ｖ3 は、センス電圧Ｖs に対し、交流入力電圧Ｅ1 に応
じて変化するコンデンサＣａの電圧Ｖ1 を分圧した電圧
Ｖinだけマイナスした出力となる。この出力電圧Ｖ3 が
基準電圧Ｖref で制御されるため、出力電圧Ｖo は、 Ｖo ＝ｋ3 ・Ｖref ＋ｋ4 ・Ｖ1 …(3) となる。但し、ｋ3 ，ｋ4 は定数。
【００３９】この式(3) は前記式(2) と同一な形をして
おり、第１の形態と同様に設計することができる。
おり、第１の形態と同様に設計することができる。
【００４０】また、図５で示した従来例の構成に対し、
平滑回路１１，第３のオペアンプ１７等を付加しただけ
なので、図５の従来例で使用するＩＣでも実現可能であ
る。
平滑回路１１，第３のオペアンプ１７等を付加しただけ
なので、図５の従来例で使用するＩＣでも実現可能であ
る。
【００４１】なお、第３のオペアンプ１７は、Ｖs 信号
に対し、Ｖin信号を減算する回路の一例であり、これを
実現するための回路は例えばディスクリートで組んでも
実現可能である。
に対し、Ｖin信号を減算する回路の一例であり、これを
実現するための回路は例えばディスクリートで組んでも
実現可能である。
【００４２】
【発明の効果】以上詳述したように本発明によれば、直
流出力電圧を交流入力電圧のレベルに応じて変動させる
ようにしたので、ワイド入力の場合でも、スイッチング
素子のオン抵抗による損失を低減し、交流入力電圧のピ
ーク値より高い直流電圧を高効率で出力できる力率改善
回路を実現することができる。
流出力電圧を交流入力電圧のレベルに応じて変動させる
ようにしたので、ワイド入力の場合でも、スイッチング
素子のオン抵抗による損失を低減し、交流入力電圧のピ
ーク値より高い直流電圧を高効率で出力できる力率改善
回路を実現することができる。
【００４３】また、交流入力電圧の変動幅に対し、直流
出力電圧の変動幅を小さくすることができるので、負荷
として実用的なＤＣ／ＤＣコンバータ等を接続すること
ができる。
出力電圧の変動幅を小さくすることができるので、負荷
として実用的なＤＣ／ＤＣコンバータ等を接続すること
ができる。
【図１】本発明の実施の第１の形態に係る直流電源装置
の回路図
の回路図
【図２】Ｖ2 の特性図
【図３】Ｖo の特性図
【図４】本発明の実施の第２の形態に係る直流電源装置
の回路図
の回路図
【図５】従来の直流電源装置の回路図
１Ａ，１Ｂ 直流電源装置 ２ａ，２ｂ 交流電源端子 ３ 高周波除去用フィルタ（ＦＩＬ1 ） ４ 整流ブリッジダイオード（ＤＢ1 ） ５ ＤＣ／ＤＣコンバータ ５ａ，５ｂ 直流出力端子 ６Ａ，６Ｂ 力率改善回路 ７ 昇圧回路 ８ 交流電圧波形検出回路 ９ 出力電圧検出回路 １０Ａ，１０Ｂ スイッチング素子制御回路 １１ 平滑回路 １２ 第１のオペアンプ １３ 乗算器 １４ 第２のオペアンプ １５ フリップフロップ １６ 発振回路 Ｄｂ ツェナーダイオード Ｒａ，Ｒｂ 抵抗 Ｑ1 スイッチング素子
Claims (3)
- 【請求項１】 Ｖm 以上の交流入力電圧Ｅ1 が印加され
る交流電源端子と、この交流電源端子に接続された整流
回路と、直流出力端子と、前記整流回路と前記直流出力
端子との間に昇圧回路を接続してなる力率改善回路とを
有する直流電源装置において、 交流入力電圧Ｅ1 と前記昇圧回路の直流出力電圧Ｖo と
の関係が、０≦Ｅ1 ≦Ｖn （Ｖn ≦Ｖm ）において Ｖo ＝ａ・Ｅ1 （ａ：正の定数） の関係式、Ｖn ≦Ｅ1 において Ｖo ＝ｂ＋ｃ・Ｅ1 （ｂ，ｃ：正の定数、かつａ＞
ｃ） の関係式を各々満たすよう前記力率改善回路を構成した
ことを特徴とする直流電源装置。 - 【請求項２】 前記力率改善回路は、前記整流回路の出
力を平滑する平滑回路と、この平滑回路の出力側に直列
に接続された２つの抵抗及びツェナーダイオードと、前
記２つの抵抗間の接続点を一方の入力端子に接続すると
ともに、前記出力電圧Ｖo に比例した電圧を他方の入力
端子に印加したオペアンプとを備えたことを特徴とする
請求項１記載の直流電源装置。 - 【請求項３】 前記力率改善回路は、前記整流回路の出
力を平滑する平滑回路と、この平滑回路の出力側に直列
に接続された２つの抵抗と、前記２つの抵抗間の接続点
を一方の入力端子に接続するとともに、前記出力電圧Ｖ
o に比例した電圧を他方の入力端子に印加した前段のオ
ペアンプと、この前段のオペアンプの出力を一方の入力
端子に印加するとともに、基準電圧を他方の入力端子に
印加した後段のオペアンプとを備えたことを特徴とする
請求項１記載の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25874695A JPH09103076A (ja) | 1995-10-05 | 1995-10-05 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25874695A JPH09103076A (ja) | 1995-10-05 | 1995-10-05 | 直流電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09103076A true JPH09103076A (ja) | 1997-04-15 |
Family
ID=17324514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25874695A Pending JPH09103076A (ja) | 1995-10-05 | 1995-10-05 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09103076A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010213423A (ja) * | 2009-03-09 | 2010-09-24 | Nec Wireless Networks Ltd | 力率改善回路 |
| JP2012226917A (ja) * | 2011-04-18 | 2012-11-15 | Mitsubishi Electric Corp | 電源装置及び照明装置 |
-
1995
- 1995-10-05 JP JP25874695A patent/JPH09103076A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010213423A (ja) * | 2009-03-09 | 2010-09-24 | Nec Wireless Networks Ltd | 力率改善回路 |
| JP2012226917A (ja) * | 2011-04-18 | 2012-11-15 | Mitsubishi Electric Corp | 電源装置及び照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11178327A (ja) | スイッチング型直流電源装置 | |
| JP3565416B2 (ja) | 力率改善回路 | |
| EP0964504B1 (en) | Switching power source apparatus | |
| JPH09103076A (ja) | 直流電源装置 | |
| JP2004350361A (ja) | スイッチング電源装置 | |
| EP0785611A2 (en) | Electric power apparatus | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JPH0242075Y2 (ja) | ||
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JPH10271812A (ja) | 電源装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JPH05336747A (ja) | スイッチング電源 | |
| JPH08331849A (ja) | 整流回路 | |
| JPH0715967A (ja) | スイッチング電源 | |
| JPH05328718A (ja) | スイッチング電源 | |
| JP3252347B2 (ja) | アクティブフィルタ | |
| JP2913800B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| JP2002101666A (ja) | Ａｃ−ｄｃコンバータ | |
| JP4228266B2 (ja) | 直流可変電圧電源装置 | |
| JPH05316729A (ja) | 電源制御装置 | |
| JPH0678541A (ja) | 力率改善電源装置 | |
| JPH10174432A (ja) | スイッチング電源装置 | |
| JPH08182332A (ja) | スイッチング電源 | |
| JPH06351250A (ja) | 電源装置 | |
| JPH08126320A (ja) | スイッチング電源 |